JPS5855917A - Flash emitting device which can emit flash continuously - Google Patents

Abstract

PURPOSE:To provide both functions for synchronizing the frame speed of a motor drive and flash emission and automatic dimming by stopping the flash emission at every supply of the energy of a main capacitor at a specified rate and to inhibit photographing by flash emission when the times of the flash emission attain set times. CONSTITUTION:Prescribed number of pulses are generated from a detecting circuit 5 in accordance with charging of a main capacitor CM, and times of flash emission are set in a shift register SR1 via an AND gate G4 and are displayed by diodes D1, D2... etc. When the flash is emitted at every closing of synchronizing contacts Sx in synchronization with the frame feeding of a motor drive, a transistor TR1 is turned off by the photometric pulses of a low level from the terminal (f) of a detecting circuit 3, and the emission of flash is stopped automatically with a comparator CP after the prescribed time synchronized with the frame feeding. On the other hand, the flash photographing is inhibitied by the output of a register SR1 responding to the flash emission trigger after the end of the set times.

Description

【発明の詳細な説明】 本発明は連続閃光発光可能な閃光発光装置に関する−の
である。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a flash light emitting device capable of continuously emitting flash light.

直列制御式の自動調光スピードライトを用いると、発光
光量が比較的少い時はスピードライトが短時間で再発光
可能となるため、毎秒数駒８ｉＦＩＬの連続発光が可能
となシモータードライブ装置を取シ付けたカメラと連動
して発光することができる。そこで従来は、モータード
ライブ装置の腕速度と閃光発光を同調させるた込に、ス
ピードライトの発光後一定時間後にタイマーにより発光
停止回路を発生したｐ、発光々量をモニターし毎回一定
光量になると発光停止信号を発生させスピードライトの
発光を毎回停止させることによシ駒速度と閃光発光とを
同調させて龜た。ところが発光量は毎回一定になってし
ｉ５九めに被卑体までの距離とガイドナンバーとによシ
レンズの絞シを決定せねばならないので自動調光の機能
が十分に生かせないことが多いという欠点があった。When using a series-controlled auto-flash control speedlight, the speedlight can be re-emitted in a short time when the amount of light emitted is relatively small, so it is recommended to use a simulator drive device that can fire continuously at several frames of 8iFIL per second. It can emit light in conjunction with an attached camera. Conventionally, in order to synchronize the arm speed of the motor drive device and the flashlight emission, a timer was used to generate a light emission stop circuit after a certain period of time after the speedlight emitted light, and the amount of light emitted was monitored and the light emission stopped when the light intensity reached a certain level each time. By generating a signal and stopping the flash light emission each time, the speed of the frame and the flash light emission were synchronized. However, the amount of light emitted remains constant each time, and the aperture of the lens must be determined based on the distance to the object and the guide number, so the automatic light control function is often not fully utilized. There were drawbacks.

本発明はこれらの欠点を解決し、モータードライブ装置
の駒速度と閃光発光の同調と自動調光機能とを両立させ
ゐことを目的とする。It is an object of the present invention to solve these drawbacks and to achieve both the synchronization of the frame speed and flash light emission of a motor drive device and the automatic light control function.

さらにモータードライブ装置と閃光発光との同調時に調
光の状態を表示する装置を得ることを目的とする。Another object of the present invention is to obtain a device that displays the dimming state when synchronizing the motor drive device and flashlight emission.

以下、本発明を実施例に基づいて説明する。Hereinafter, the present invention will be explained based on examples.

第１図は本発明の実施例を示すブロック図である。電源
スイッチＢ鳳がオンのとき、ＤＣ／ＤＣコシバータ１は
電ｒＩＸＭ８の電圧を昇圧し【高圧電源ラインｖｅｘ−
ＧＮＤＩＭＩに供給する。また低圧電源鳶の電圧は電源
Ｙｅ＠−ＧＮＤ間に供給されている。メインコンデンサ
ＣＭはＤ　Ｃ／Ｄ　Ｃコンバータ１の出力電圧を閃光発
光用エネルギーとして蓄積する。FIG. 1 is a block diagram showing an embodiment of the present invention. When the power switch B is on, the DC/DC converter 1 boosts the voltage of the electric current rIXM8 and connects it to the [high voltage power supply line
Supply to GNDIMI. Further, the voltage of the low voltage power supply is supplied between the power supply Ye@ and GND. The main capacitor CM stores the output voltage of the DC/DC converter 1 as energy for flashlight emission.

カメラ２に内蔵され九シンクロ接点８ｘのオン・オフ信
号は制御回路３０入力端子ｇＫ印加される。ＭＤ同調ス
イッチ８１のオン・オフ信号は制御回路３０入力端子り
に印加される。該スイッチ８．はモータドライブ装置を
カメラに装着して連続撮影するときにオンされるもので
、例えばスピードライト側に配置された操作部材（不図
示）にょシ、またカメラ本体あるいはモータドライブ装
置に配置され九操作部材（不図示）Ｋよりオンされる〇
後者の場合にはスィッチ８富自体はカメラ本体あるいは
モータドライブ装置に設けておき、電気的にスピードラ
イト側と接続する。制御回路３はシンクロ接点ｓｘのオ
ンに同期して出力端子Ｃ％　ｄＫ論理″Ｈ′″のトリガ
パルス＊１ｇ　−１、Ｓ鑑ｇ−２、を発生する。を九、
制御回路３はスイッチｓりがオンのときにはシンクロ接
点８ｘがオンされてから一定時間τ鳳後に論理“Ｈ″′
の纂１０制御パルスＳ贈−３を発生する。この一定時間
はモータドライブ装置の駒速く対応し【可変である。更
に制御回路３はシンクロ接点８ｘのオンに同期してスピ
ードライトの最大発光時間に対応した一定時間Ｔ、のあ
い友論理“Ｌ”の測光パルス−贈−４を端子ｆに発生す
る。この測光パルスはτｌの経過後から再びシンクロ接
点８寛がオンするまでＨ″を出力す為。The on/off signal of the nine synchro contacts 8x built into the camera 2 is applied to the control circuit 30 input terminal gK. The on/off signal of the MD tuning switch 81 is applied to the input terminal of the control circuit 30. The switch8. is turned on when the motor drive device is attached to the camera for continuous shooting.For example, the operation member (not shown) located on the speedlight side, and the operation member (not shown) located on the camera body or motor drive device are turned on. (not shown) Turned on by K. In the latter case, the switch 8 itself is provided in the camera body or motor drive device and electrically connected to the speedlight side. The control circuit 3 generates trigger pulses *1g-1 and Sg-2 of the output terminal C%dK logic "H'" in synchronization with the turning on of the synchro contact sx. nine,
When the switch s is on, the control circuit 3 outputs a logic "H"' after a certain period of time τ after the synchro contact 8x is turned on.
A sequence of 10 control pulses S-3 is generated. This fixed time corresponds to the speed of the motor drive device and is variable. Further, the control circuit 3 generates at the terminal f a photometric pulse 4 of the friendly logic "L" for a certain time T corresponding to the maximum light emission time of the speedlight in synchronization with the turning on of the synchro contact 8x. This photometric pulse outputs H'' after the elapse of τl until the synchro contact 8 is turned on again.

抵抗１１％コンデンサＣ，，）ランスＬ及び第１サイリ
スタＴ、は閃光放電管ＦＴのトリガ回路を構成する。萬
２サイリスタＴｍは放電管ＦＴとメインコンデンサＣＭ
との主放電ループを開閉する。転流コンデンサＣＩは通
常抵抗Ｒｓ％Ｒ１を介して図示の極性で充電されゐ、第
３サイリスタＴｓは転流コンデンサＣ，を第２サイリス
タＴｌに対して逆バイアス状態に接続するための転流ル
ープを開閉する。フォトダイオ−ＰＰＤとコンデンサＣ
ｓは光量積分回路を構成している。トランジスタＴｒｌ
は制御回路３から測光パルスｓｉｇ　−４を印加される
間オンとなり【コンデンサＣｓの充電を可能とする。コ
ンパレータＣＰは抵抗ＲＳとツェナーダイオードＤ１亀
によシ定まる基準電圧と、コンデンサＣ８の充電々圧が
所定関係となつ九ときに第２の制御１１ｉ＜ルスａ１ｇ
　−５を発生する。第３サイリスタＴ、はＯＲゲートＧ
１を介して第１１又は第２の制御パルス−１ｇ　−ｓ、
ｓｌｇ　−６を印加されるとオンして、転流ループを閉
成する。The 11% resistor capacitor C, ) lance L and the first thyristor T constitute a trigger circuit for the flash discharge tube FT. Man2 thyristor Tm is discharge tube FT and main capacitor CM
Open and close the main discharge loop with. The commutating capacitor CI is normally charged with the polarity shown through the resistor Rs%R1, and the third thyristor Ts is a commutating loop for connecting the commutating capacitor C in a reverse bias state with respect to the second thyristor Tl. Open and close. Photodiode-PPD and capacitor C
s constitutes a light amount integrating circuit. Transistor Trl
is turned on while the photometric pulse sig -4 is applied from the control circuit 3 [enables capacitor Cs to be charged]. The comparator CP controls the second control 11i<Rus a1g when the reference voltage determined by the resistor RS and the Zener diode D1 and the charging voltage of the capacitor C8 have a predetermined relationship.
-5 is generated. The third thyristor T, is the OR gate G
the eleventh or second control pulse through 1-1g-s,
When slg -6 is applied, it turns on and closes the commutation loop.

検出回路５はメインコンデンサＣＩの充電電圧から、閃
光発光可能回数を検出して該回数に応じた数のパルスを
端子ａに出力する。The detection circuit 5 detects the possible number of times the flash can be emitted from the charging voltage of the main capacitor CI, and outputs a number of pulses corresponding to the number of times to the terminal a.

抵抗Ｒ＠、コンデンサＣ４は微分回路を構成し接続点Ｐ
Ｋに出力を発生する０表示選択スイッチ８ｓはコンデン
サＣ４と並列接続されており、閃光発光可能回数表示モ
ードのときオフであシ閃光撮影に先立ってオンとされる
ものである。ＮＡＮＤゲートミー　、Ｇ、から成るラッ
チ回路はシンクロ接点ａ！のオン、オフ信号なＮＡＮＤ
ゲートミーの入力端子８の、また接続点Ｐ１の出力信号
なＮＡＮＤゲートミーの入力端子ｉの入力としている。Resistor R @ and capacitor C4 constitute a differentiator circuit, and the connection point P
A 0 display selection switch 8s which generates an output at K is connected in parallel with a capacitor C4, and is turned off in the possible flash emission count display mode and turned on prior to flash photography. The latch circuit consisting of NAND gate me, G, is synchro contact a! On, off signal NAND
The output signal of the input terminal 8 of the gate me and the output signal of the connection point P1 is input to the input terminal i of the NAND gate me.

抵抗８テ。Resistance 8te.

コンデンサＣ１％Ｃ＠から成る微分回路はＮＡＮＤゲー
トミーの互出力とＮＡＮＤゲートＧ１のＱ出力とを入力
とし接続点Ｐ１に出力信号を発生す−る。ＡＮＤゲーミ
ー４は検出回路Ｓの端子ａの出力とＮＡＮＤゲートミー
の互出力を入力としている。ムＮＤゲートＧｉは制御回
路５の端子ｆｆ）測光パルス（ｓｉｇ−４）とＮＡＮＤ
ゲートミーのｑ出力を入力としている。A differentiating circuit consisting of a capacitor C1%C@ receives the mutual output of the NAND gate Mi and the Q output of the NAND gate G1, and generates an output signal at the connection point P1. The AND game 4 receives as input the output of the terminal a of the detection circuit S and the mutual output of the NAND gate. The ND gate Gi connects the terminal ff of the control circuit 5) with the photometric pulse (sig-4) and the NAND
The input is the q output of Gate Me.

ＮＡＮＤゲートミーのｑ出力は検出回路５の端子すに印
加されておｐ％Ｑ出力が“Ｈｌのと自端子ａに出力が発
生するのを阻止する。＊読点ｐｍの出力はＯＲゲートＧ
１を介してシフトレジスターＲ１のりｔット端子ＲｔＣ
印加される。スイッチＳ４がオンのと自にはシフトレジ
スタＩＲＩは接続点Ｐ１の出力によ〉リセットされ、ス
イッチ８４がオフのときにはそれている。ＡＮＤゲーミ
ー　４の出力とＡＮＤゲートＧＭの出力とを入力とする
ＯＲゲミーＧ−の出力はシフトレジスタａＲ１のクロッ
ク入力端子に印加される。ＡＮＤゲートＧ４の出力とコ
ンパレータｃｐの出力とを入力とするＯＲゲートＧ１の
出力はシフトレジスタＩＲＩのデータ入力端子りに印加
される。シフトレジスタｓＲ４は計数値に応じて出力端
子１１〜Ｑａに“Ｌ′″を出力する。発光ダイオードＤ
１〜Ｄｎの各々は、対応する出力端子がＬ′″のときに
点灯する。中継−路４はシフトレジスタ１Ｒの出力端子
Ｑｒ〜Ｑｎの出力を、カメラボディ側の発光ダイオード
Ｄ′１〜ｐ　ｎ／に伝達する。発光ダイオードＤ１とＤ
ｌｌ、Ｄｓとり、’、・・・ＤｎとＤｒｌはそれぞれ同
時に点灯する。The q output of the NAND gate me is applied to the terminal S of the detection circuit 5, and when the p%Q output is "Hl", it prevents an output from being generated at its own terminal a. *The output of the reading point pm is applied to the OR gate G.
1 to the shift register R1 terminal RtC
applied. When the switch S4 is on, the shift register IRI is reset by the output of the connection point P1, and when the switch 84 is off, it is deviated. The output of OR game G-, which receives the output of AND game 4 and the output of AND gate GM, is applied to the clock input terminal of shift register aR1. The output of the OR gate G1, which receives the output of the AND gate G4 and the output of the comparator cp, is applied to the data input terminal of the shift register IRI. Shift register sR4 outputs "L'" to output terminals 11-Qa according to the count value. Light emitting diode D
Each of 1 to Dn lights up when the corresponding output terminal is L'''.A relay path 4 connects the outputs of the output terminals Qr to Qn of the shift register 1R to the light emitting diodes D'1 to D' on the camera body side. n/.Light-emitting diodes D1 and D
ll, Ds, ', . . . Dn and Drl are lit at the same time.

レリーズスイッチ８７はカメラのレリーズ操作に連動し
てオンされる。レリーズスイッチｓｙの出力は反転され
てアンドゲート０１６の一方入力端子に入力される。電
磁レリーズ回路１０５は７ンドゲーｔ’Ｇｌの出力がＨ
″になるとシャツタレリーズ動作を行う。The release switch 87 is turned on in conjunction with the release operation of the camera. The output of the release switch sy is inverted and input to one input terminal of the AND gate 016. In the electromagnetic release circuit 105, the output of the seventh gate t'Gl is H.
”, the shirt release operation is performed.

自動発光停止をさせるか否かを選択するための選択スイ
ッチＢ藝は、オフで自動発光停止機能を、またオンで通
常機能を選択する・撮影（発光）回数をプリセットする
ためのスイッチ８！は発光回数１−Ｎｉｌの所定の位置
陽子は２１〜ｚＩが対応）が選択される。するとそこへ
接ｌ！されているムＮＤゲートＧ・−１〜Ｇ・−Ｉのう
ち１つのゲートの一方入力なＨ″とする。シフトレジス
ターＢ３はクロック入力端子ＣＫＫクロックパルスが１
個人ると出力端子Ｑｓ’が’ｍ’に、２個人ると出力端
子Ｑ　Ｉ’、Ｑｓ’が−１となシ、以下Ｎ個人ると出力
端子Ｑ鳳′〜Ｑ／の出力が“Ｈ”となる、シフトレジス
タの出力端子ＱＩ′−Ｑ／に生ずる並列出力はそれぞれ
対応するムＮＤゲートＧ・−１〜ａｓ−ｘ　ｔＱ他方入
力端子に印加堪れている。その丸め、例えばスイッチａ
ｆが端子ｚｌを選択していればシフトレジスタｓＲｊの
出力端子Ｑｔ’が“Ｈｌとなつ九ときにＡＮＤゲーミー
参−１はＨ″を出力し、まＩＩ−、スイッチ８！が端子
ＺＪを選択していれば、シフトレジスタｓＲ１の出力端
子Ｑ　、　／が“Ｈ”″となり九と＠ＩＩＣＡＮＤゲー
トＧ・−ミー“Ｈ”を出力する。を九、リセット入力端
子８を“Ｈｌとするとすべての出力端子Ｑ１’〜Ｑ　ｘ
’は“Ｌ″となる。ＮＡＮＤゲートミーｅとＣｔｔはラ
ッチ回路を構成し【いて入力端子８が“Ｌｌとなると出
力端子Ｑが”Ｈ″″、出力端子益が“Ｌ−になシ、また
入力端子ＲがＬ＠となると出力端子互が“Ｈｌ、出力端
子Ｑが＠Ｌ″となる。The selection switch B is used to select whether or not to automatically stop the flash, and the switch 8 is used to select the automatic flash stop function when turned off, and the normal function when turned on.・Switch 8 is used to preset the number of shots (flash). 21 to zI are selected for the predetermined position protons with the number of light emissions of 1-Nil. Then there's the connection! One input of one of the ND gates G.-1 to G.-I is set to H''.The shift register B3 has a clock input terminal CKK clock pulse of 1.
For an individual, the output terminal Qs' becomes 'm'; for two individuals, the output terminals QI' and Qs' become -1; below, for N individuals, the output of the output terminals Q' to Q/ is 'H'. The parallel outputs generated at the output terminals QI'-Q/ of the shift register are applied to the other input terminals of the corresponding ND gates G.-1 to as-xtQ, respectively. Its rounding, for example switch a
If f selects the terminal zl, the output terminal Qt' of the shift register sRj outputs "H when the output terminal becomes Hl, and the AND game reference 1 outputs H", and the switch 8! If the terminal ZJ is selected, the output terminal Q, / of the shift register sR1 becomes "H"" and @IICAND gate G - me outputs "H". If Hl, all output terminals Q1' to Q x
' becomes "L". The NAND gate me and Ctt constitute a latch circuit, and when the input terminal 8 becomes "Ll", the output terminal Q becomes "H", the output terminal gain becomes "L-", and when the input terminal R becomes L@ The output terminals become "Hl" and the output terminal Q becomes @L.

ＡＮＤゲーミーｓ−鳳〜Ｇ・−ＩおよびＮＯＲＯＲゲー
トＧ１一致検出回路な構成していてスイッチ８！による
発光回数のプリセット値と。AND game s-Otori~G・-I and NOROR gate G1 match detection circuit is configured with switch 8! and the preset value of the number of flashes.

シフトレジスタの計数値が等しくなったときＮＯＲＯＲ
ゲートＧ１出力が１Ｌ′″になシＮＡＮＤゲートＧ１・
の出力端子ＱをＨ″にする。プルダウン抵抗Ｒ，−１〜
Ｒ１−ＮはムＮＤゲートＧｓ　−ｔ　％　Ｇ１−Ｈのう
ちスイッチＢｖＬＩＣよって選択されていないものの一
方入力端子を”Ｌ”にするためのものであゐ、インバー
タＧｌｌはＮＡＮＤゲー）ミー０１１の互出力を反転す
る。発光ダイオードＤＬはＮＡＮＤゲートミーｌの出力
端子互が“Ｌ″となった時に点灯する。NOROR when the count values of the shift register are equal
If the gate G1 output is 1L''', then the NAND gate G1.
Set output terminal Q to H''.Pull-down resistor R, -1~
R1-N is for setting one of the input terminals of the NAND gate Gs -t % G1-H that is not selected by the switch BvLIC to "L", and the inverter Gll is a NAND gate (Gs -t %) for setting the input terminal of the one not selected by the switch BvLIC to "L". Invert the output. The light-emitting diode DL lights up when the output terminals of the NAND gate MI1 become "L".

ＡＮＤゲーミーｔ４はスイッチＳ−の出力、ＮＡＮＤゲ
ートミーのｉ出力及びＡＮＤゲーミーＧｉの出力を入力
とし、その出力はシフトレジスタｓＲ１の入力端子Ｄ％
ＣＫに印加される。ＮＡＮＤゲートミーｔのｉ出力はム
ＮＤゲ）Ｇｔｉの他方入力端子に入力堪れる。ＯＲゲミ
ーＧ−の出力はシフトレジスタ５ｌＬ１のリセット入力
端子ＲＫ印加されるとともに、インバータＱ１−を介し
てＮＡＮＤゲートミーＳの入力端子８に印加される。ま
え、ＮＡＮＤゲ）Ｇｓｔのｉ出力は制御回路３０入力端
子ｊに印加される。制御回路３は入力端子ｊが′Ｌ１に
なると出力端予電、ｄへの信号発生を阻止されるっ 次に動作を説明する。AND game t4 inputs the output of switch S-, the i output of NAND gate me, and the output of AND game Gi, and its output is connected to the input terminal D% of shift register sR1.
Applied to CK. The i output of the NAND gate t is input to the other input terminal of the NAND gate Gti. The output of the OR gate G- is applied to the reset input terminal RK of the shift register 51L1, and is also applied to the input terminal 8 of the NAND gate S via the inverter Q1-. The i output of the NAND gate (NAND gate) Gst is applied to the control circuit 30 input terminal j. The operation of the control circuit 3 will be explained below in which when the input terminal j becomes 'L1', the output end is pre-charged and the generation of a signal to the output terminal d is prevented.

（１）　　モータドライブ装置を使用するときの動作； モータドライブ装置を使用して閃光撮影を連続して行う
ようなシーンにおいては、被写体条件はほぼ一定である
と考えられる。従って、被写体距離と絞シ値とを一定値
としておい【スピードライトの発光々量（即ち発光時間
）を所定値ＧＮＬに制限し、モータドライブ装置の駒速
度と該発光時間との対応関係を調節しておけば、数回の
連続閃光撮影が可能となる。つまり、駒速度は単位時間
当りの撮影回数を表わすから、各撮影毎に発光量が所定
値ＧＮ、の発光を終了するようにしておけば、被写体は
限定されるかも知れないが連続閃光撮影が可能となる。(1) Operation when using the motor drive device; In a scene where flash photography is performed continuously using the motor drive device, the subject conditions are considered to be approximately constant. Therefore, by keeping the subject distance and aperture value constant, the speedlight's light emission amount (i.e., light emission time) is limited to a predetermined value GNL, and the correspondence between the frame speed of the motor drive device and the light emission time is adjusted. If you do this, you will be able to take several consecutive flash shots. In other words, since the frame speed represents the number of shots per unit time, if the flash amount is set to finish at a predetermined value GN for each shot, continuous flash photography is possible, although the subject may be limited. It becomes possible.

具体的には、スイッチＳ２をオンすることによってシン
クロ接点８ｘがオンしてから第１の制御パルス５１ｇ−
３が発生するまでの時間τ１を駒速度に対Ｉ乙させてい
る。同、この動作のときには時間７ｇとτ１とは等しく
されているものとする。最大発光量は啼関で１で規制さ
れるからである。Specifically, after the synchro contact 8x is turned on by turning on the switch S2, the first control pulse 51g-
The time τ1 until a 3 occurs is made proportional to the piece speed. Similarly, during this operation, it is assumed that the time 7g and τ1 are equal. This is because the maximum amount of light emission is regulated at a value of 1.

さて、電源スィッチＢ１をオンにすると、ＤＣ／ＤＣコ
ンバータ１によってメインコンデンサ０Ｍ％コンデンサ
Ｃ１％ＣＩは充電開始される。同、このときスイッチＳ
４はオンにされているものとする。同時に、電源投入時
に接続点Ｐ！はＬ′″を出力するから（このときスイッ
チＳ３はオフ）、ＮＡＮＤゲートミーｓの互出力はＨ”
となシ、ＮＡＮＤゲートミーのＱ出力は“Ｌ″″となる
。そのため、接続点Ｐ！には一一″Ｈ”となって（ＯＲ
ゲートＧａの出力もＨ″）シフトレジスタｓＲ１の内容
をリセットする。一方、検出回路５はＮＡＮＩｎ’−ト
Ｇ＊　のＱ出力；ｕ″Ｉ、”Ｑ九めメインコンデンサＣ
Ｍの充電々圧から閃光発光可能な回数に対応した数θ′
Ｈ”レベルのパルスを端子ａに発生する。ＮＡＮＤゲ１
’　Ｇ　ｍの４出力がＨ′″のために端子ａからのパル
ス出力はＡＮＤゲートＧ４を介してＯＲゲミーＧ・、Ｇ
マに伝達される。ここでシフトレジスターＲ１は端子Ｃ
Ｋが’Ｈ“のときの端子りの入力を順次読み込んでゆく
４のであるとする。そうすると、シフトレジスタｓＲ１
の入力端子ＣＫ％ＤにはそれぞれＯＲゲートＧａ　ｓ　
Ｇｙを介して端子ａからのパルスが同時に印加されるの
で、シフトレジスタｓｆＪは端子ａの出力パルス数を計
数することになる。従って、その計数値は一閃光発光可
能な回数に対応する。そして、閃光発光可能回数が１回
のときには端子互ｌを“Ｌ”に、２回のときには端子互
１１互寞をＬ”に、・・・３回のときには端子互ｌ−互
ｎを１Ｌ”にする。それに応じて発光ダイオードＤ１〜
Ｄｎも点灯し、発光ダイオードの点灯数が閃光゛発光可
能回数を表示することになる。この回数は中継回路４を
介してカメラボディ２何でも例えばファインダー内に表
示される。Now, when the power switch B1 is turned on, the DC/DC converter 1 starts charging the main capacitor 0M% capacitor C1%CI. Same, at this time switch S
4 is assumed to be turned on. At the same time, when the power is turned on, the connection point P! outputs L''' (switch S3 is off at this time), so the output of the NAND gate mes is H''
Tonashi, the Q output of the NAND gate me becomes "L"". Therefore, the connection point P! becomes "H" (OR
The output of the gate Ga is also H") and resets the contents of the shift register sR1. On the other hand, the detection circuit 5 outputs the Q output of NANIn'-G*;
The number θ′ corresponding to the number of flashes that can be emitted from the charging pressure of M
A high level pulse is generated at terminal a.NAND gate 1
Since the 4 outputs of G m are H''', the pulse output from terminal a is ORed through AND gate G4.
transmitted to Ma. Here, shift register R1 is at terminal C
4, which sequentially reads the inputs of the terminals when K is 'H'. Then, the shift register sR1
The input terminal CK%D of each has an OR gate Ga s
Since pulses from terminal a are simultaneously applied via Gy, shift register sfJ counts the number of output pulses from terminal a. Therefore, the count value corresponds to the number of times that one flash of light can be emitted. When the number of flashes that can be emitted is one, the terminals are set to "L"; when the number of times the flash can be emitted is twice, the terminals are set to "L", and when the number of times the flash can be emitted is three times, the terminals are set to "L". Make it. Accordingly, the light emitting diode D1~
Dn is also lit, and the number of lit light emitting diodes indicates the number of flashes possible. This number of times is displayed on the camera body 2, for example, in the viewfinder via the relay circuit 4.

ここで、閃光発光可能回数の演算について明する。メイ
ンコンデンサＣＩｌの充電々圧を発光前の状態ではＶ・
、　１１１１１１目発光後ではＶ１％第２回発光後では
Ｖ１％・・・第ｎ回目発光後ではＶｍとし、前記所定発
光量Ｇ　Ｎ　ｘに要するエネルギーをａとすると、次の
関係が成立する。即ち、 第１＠目発光に要するエネルギーは Ｉ Ｔ　Ｃ，Ｖ、ｌ　−−＞　Ｃ，Ｖ−ｗｍ　ａ第２ｗ１目
発光Ｋｌｌするエネルギーは第ｍ回目発光に要するエネ
ルギーは ｉｃ　ｖ　　　５−−Ｌｃ　Ｖ”＋ｍ　Ｇ２　　Ｍｍ−
１２＃ｎ で表わせるから、（但しＣＩはメインコンデン！の容量
である）第ｎ（ｉｊＪ目の閃光発光時のメインコンデン
ｔＣの端子電圧は、 禽ａｄ Ｖ諺−ｙ−、。Here, the calculation of the possible number of times the flash can be emitted will be explained. The charging voltage of the main capacitor CIl is V・
, 111111 After the 1st light emission, V1%, after the 2nd light emission, V1%... After the nth light emission, it is Vm, and when the energy required for the predetermined light emission amount G N x is a, the following relationship holds true. That is, the energy required for the 1st@th light emission is I T C,V,l --> C,V-wm a The energy required for the 2nd w1th light emission is ic v 5--Lc V ”+m G2 Mm-
Since it can be expressed as 12#n, (where CI is the capacitance of the main capacitor!), the terminal voltage of the main capacitor tC at the time of the nth (ijJth flash) is as follows.

で表わすことがで自る。It can be expressed as .

このことから、閃光発光可能回数Ｎは ２　α として演算すゐことができる。との演算結果から得られ
九Ｎ側のパルスが端子ａから出力されゐ。From this, the possible number of flashes N can be calculated as 2 α. The pulse on the 9N side obtained from the calculation result is output from terminal a.

一方、電源スィッチ８ｉをＯＮＫすると０翼ゲートＧ暮
の出力は１Ｈ”となるのでシフトレジスタＩＲ１の内容
はシフトレジスタｓＲ１同様にリセットされる。同時Ｋ
ＮＡＮＤゲートＧｌｌの９出力は“Ｌ′″に、オたＮＡ
ＮＤゲー）ミー１１の互出力は“Ｈ”Ｋセットされる。On the other hand, when the power switch 8i is turned on, the output of the 0-wing gate G becomes 1H'', so the contents of the shift register IR1 are reset in the same way as the shift register sR1.
The 9th output of NAND gate Gll is "L'", and the output of
The mutual output of the ND game (ND game) me 11 is set to "H"K.

次に、スイッチＳ？によって所菫の発光回数（発光ダイ
オードＤ１〜ＤＩｌの点灯数以下）に対応し九端子（例
えば、発光回数を１１ＩＫしたいと１１には端子ｚ愈）
を選択すゐ、こうす石とムＮＤゲートＧ、−，の一方入
力端子が“Ｈ”となる。このと自スイッチ８−をオンに
して自動発光停止機能を選択すゐ。Next, switch S? According to the number of times of light emission (less than or equal to the number of lights of light emitting diodes D1 to DIl), there are nine terminals (for example, if you want the number of times of light emission to be 11 IK, 11 is the terminal Z).
When selecting S, one input terminal of the ND gate G,- becomes "H". At this time, turn on the switch 8- and select the automatic flash stop function.

以上のようにして発光ダイオードＤＩ　−Ｄｌｌの点灯
数から閃光発光可能回数を確認するとともに、スイッチ
Ｓ！によって閃光発光を停止するまでの発光回数が選択
される。さて、レリーズ操作を行うとＮＡＮＤゲートミ
ーｉのｉ出力は”Ｈ’″となるから、レリーズスイッチ
８７のオンによってＡＮＤゲーミー’寡ｓは１′Ｈ″を
出力可能となるとともに制御回ｉｔｓは端子Ｏ％ｄへの
トリガパルスｓ１ｇ−１ｈａｉｇ−１の発生が可能とな
る。As described above, the possible number of flashes can be emitted from the number of light-emitting diodes DI-Dll, and the switch S! The number of times the flash light is emitted until it is stopped is selected by . Now, when the release operation is performed, the i output of the NAND gate me becomes "H'", so when the release switch 87 is turned on, the AND game'' is able to output 1'H", and the control circuit its is output from the terminal O. It becomes possible to generate a trigger pulse s1g-1haig-1 to %d.

レリーススイッチ８１がオンになるとムＮＤミーｔ’　
Ｇｔｓが“Ｈ″を出力するからレリーズ回路１０５は電
磁的にシャッタをレリーズする。シャツタレリーズの後
にシンクロ接点８ｘがオンになると、ＮＡＮＤゲートミ
ーはＱ出力を−１とし、またＮＡＮＤゲートミーは互出
力を“Ｌ”とする、そのため接続点Ｐ！には一瞬“Ｈ”
が発生するからシフトレジスターＲ，の内容はリセット
される。まえ、ＡＮＤゲートＧ４はＮＡＮＤゲートミー
のｉ出力によシミートを閉じるし、検出回路５はＮＡＮ
Ｄゲー）ミーのＱ出力により端子ａへのパルス出力発生
を阻止される。一方、ＡＮＤゲーミー、はＮＡＮＤゲー
トＧ３のＱ出力によってゲートを開く。When the release switch 81 is turned on,
Since Gts outputs "H", the release circuit 105 electromagnetically releases the shutter. When the synchro contact 8x turns on after the shirt release, the NAND gate me sets the Q output to -1, and the NAND gate me sets the mutual output to "L", so the connection point P! “H” for a moment
Since this occurs, the contents of shift register R are reset. Before, the AND gate G4 closes the circuit by the i output of the NAND gate me, and the detection circuit 5
Generation of a pulse output to terminal a is prevented by the Q output of D game) me. On the other hand, the AND game opens the gate by the Q output of the NAND gate G3.

さて、時刻ｔｌでシンクロ接点ａＸがオンすると、制御
回路３は端子ａ、ｄＫｔ’リガパルス−ｋｇ　−１、ｗ
ｉｇ−２を発生する。これによって第１サイリスタＴ１
％第２サイリスタＴ３がオンとなるから放電管ＦＴは発
光す蟇。同時に、制御回路３は端子ｆｔｃ６１Ｊ光パル
ス５１ｇ−４を発生してトランジスタＴｒｌをオフにす
る。従う【、うンデンサＣ１は被写体からの反射光に応
じたフォトダイオードＰＤの光電流によって充電される
。コンデンサＣｓ′の充電々圧が時刻ｔｓで基準電圧と
所定関係になるとコンパレータＣＰは反射して第２の制
御パルスｍ１ｇ　−５を発生する。ＯＲゲートＧ１を介
して第２の制御パルスを印加された嬉３サイリスタＴｓ
はオンして、転流ループを閉成する。これによって第２
サイリスタＴ、はオフとなるから放電管ＦＴの発光は停
止する。Now, when synchro contact aX turns on at time tl, control circuit 3 outputs terminals a, dKt' trigger pulse -kg -1, w
Generate ig-2. As a result, the first thyristor T1
% Since the second thyristor T3 is turned on, the discharge tube FT emits light. At the same time, the control circuit 3 generates a light pulse 51g-4 at the terminal ftc61J to turn off the transistor Trl. Accordingly, the capacitor C1 is charged by the photocurrent of the photodiode PD according to the reflected light from the subject. When the charging voltage of the capacitor Cs' reaches a predetermined relationship with the reference voltage at time ts, the comparator CP reflects and generates a second control pulse m1g-5. 3 thyristor Ts to which the second control pulse is applied via OR gate G1
is turned on to close the commutation loop. This allows the second
Since the thyristor T is turned off, the discharge tube FT stops emitting light.

時刻１１と１．の時間々隔が前記一定時間τ工よυも短
かければ上述のように動作する。Time 11 and 1. If the time interval is shorter than the constant time τ, the operation will be as described above.

しかし、この時間々隔が一定時間ｒｌ　よｐも長けれは
該一定時間τ１の到来時点ｉｓで第１の制御パルス（ｓ
ｉｇ−３）が制御回路３の端子・からＯＲゲミーＱ１を
介して第３サイリスタＴｓに印加されて閃光発光は停止
する。However, if this time interval is longer than the constant time rl, the first control pulse (s
ig-3) is applied from the terminal of the control circuit 3 to the third thyristor Ts via the OR gear Q1, and the flash light emission is stopped.

このように、第１、第２の制御パルス−４−３、−贈−
５によシ閃光発光は自動的に一定時間τ凰以内で完了す
るからモータドライブ装置の駒速と閃光発光との同調が
可能になる０ｗ４、連続閃光発光によって適正露出を期
するためには所定発光量Ｇ　Ｎ　ｔ　Ｋ応じて絞シ値中
被写体距離を予め選定しておくとよい。In this way, the first and second control pulses-4-3, -present-
5, since the flash emission is automatically completed within a certain time τ, it is possible to synchronize the frame speed of the motor drive device with the flash emission. It is preferable to select the subject distance during the aperture value in advance according to the amount of light emission G N t K.

以上のようにして閃光発光量が制御されるが、調光表示
は次のように行われる。制御回路３の端子ｆの測光パル
ス−贈−４は一定時間Ｔ　＠　−ｆ　１の閲”Ｌ″″で
参るから％ＯＲゲートＧ−はこの関′Ｂ”を出力すゐ、
従つ【、シフトレジスタｓＲ１は☆閃光発光毎に入力端
を読み込む。即ち、第１回目の閃光発光時にＩＨ２・の
制御パルスｓｉｇ　−５が発生するとシフトレジスタｓ
Ｒ１のＱｔ出力がＬ″となって発光ダイオードＤＩ　ｓ
　ＤＩ’が点灯し、第２回目でｆｓ２の制御パルスａｉ
ｇ　−５が発生するとシフトレジスタＩＲＩのＱｌ　、
Ｑ＊比出力′Ｌ１となって発光ダイオード０１　％　Ｄ
　ｔ’　ｅ　Ｄ　ｓ、Ｄ１′が点灯する。一方、第３回
目では第２の制御パルスｗｉｇ　−５が発生せずに第１
の制御パルスｓｉｇ　−５が発生せずに第１の制御パル
スｓ１ｇ　−３で閃光発光を停止させたとすると、シフ
トレジスタのＱｓ比出力“Ｈ＠＊Ｑｓ、″Ｑｓ出力は“
Ｌ″となるので発光ダイオードＤＩ　％　Ｄｓ／　；　
ＤＩ　ｓ　ｐ１／が点灯することになる。このように、
発光ダイオードが点灯している数は脚光成功した数に対
応しておシ、また発光ダイオードの配列方向での発光ダ
イオードの点灯、消灯は連続閃光撮影中の何駒目が調光
成功し、何駒目が調光失敗し九かを表示することになる
。Although the amount of flash light emission is controlled as described above, the dimming display is performed as follows. Since the photometric pulse-4 at the terminal f of the control circuit 3 remains at "L"" for a certain period of time T@-f1, the %OR gate G- outputs this function 'B'.
Therefore, the shift register sR1 reads the input terminal every time a flash is emitted. That is, when the control pulse sig -5 of IH2 is generated during the first flash emission, the shift register s
The Qt output of R1 becomes L'' and the light emitting diode DI s
DI' lights up, and the fs2 control pulse ai is activated for the second time.
When g -5 occurs, Ql of shift register IRI,
Q* Specific output 'L1 becomes light emitting diode 01% D
t' e D s, D1' lights up. On the other hand, in the third time, the second control pulse wig -5 is not generated and the first control pulse wig -5 is not generated.
If the flash light emission is stopped by the first control pulse s1g -3 without generating the control pulse sig -5, the Qs ratio output of the shift register "H@*Qs," Qs output is "
Since it becomes L'', the light emitting diode DI % Ds/;
DI s p1/ will light up. in this way,
The number of light-emitting diodes that are lit corresponds to the number of successful spotlights, and the number of light-emitting diodes that are lit or turned off in the direction in which the light-emitting diodes are arranged corresponds to the number of frames during continuous flash photography that were successfully dimmed and the number of successful spotlights. The piece will fail to dim and display 9.

一方、閃光発光毎に制御回路３の端子ｆＫ発生される測
光パルス−１ｇ−４が上記時間τ３−Ｔ１の経過後に“
Ｈ″となる。七の九め、この制御回路３の端子１７）’
Ｈ”出力がＡＮＤゲーミー廖を介してムＮＤゲート０１
４に入力する。このときＡＮＤゲートＧ１４の他の入力
は一ビとなっているので、シフトレジスタｓＲ４の入力
端子ＯＫ、ＤＩＩＣＦｉ”Ｈ”が印加される。この端子
ｆの’Ｈ”はカメラの撮影駒数１駒につ１１１ｇＢ発生
されるのでカメラをレリーズした回数分だけシフトレジ
スタｓＲ１の出力端子Ｑ　ｌ　−Ｑ　＃の出力は“Ｉ［
″となる。レリーズ回数がプリセット値（２回）になる
とシフトレジスタｓＲ１の出力端子Ｑ　ｍ’が−１にな
る。すゐとムＮＤゲートＧ・−３が“Ｈ”を出力するか
らＮＯＲゲートＧ１１は“Ｌ”を出力する。その結果Ｎ
ＡＮＤゲートＧｓｅの出力端子ｑはＨ’″となシ、ＮＡ
ＮＤゲートミーｌの出力端干すが“Ｌｌとなる。し九が
ってインバーター釦１の出力が′Ｈ＠となシ発光ダイオ
ードＤＪが点灯し所定の回数の発光が終了し九ことを表
示する。ま九ＮＡＮＤゲート０１１の出力端干すの”Ｌ
’によって制御回路３の出力端子・、ｄへのトリガパル
スｇｉｇ　−１ｓ　　ｅｌｇ　−２の発生は禁止される
。同時にＮＡＮＤゲートＧ１１の出力端干すが“Ｌ″に
なることＫよシムＮＤゲ７．．．　）　Ｇ　ｔ　ｓのゲ
ートは閉じられレリーズは禁止される。この状態はスイ
ッチａＳをオンにするまで保持されるので誤ってカメラ
をレリーズしてしまうことも防止できる。On the other hand, the photometric pulse -1g-4 generated at the terminal fK of the control circuit 3 every time a flash is emitted is "
H''. Seventh nine, terminal 17) of this control circuit 3.
H” output is connected to ND gate 01 via AND game console.
Enter 4. At this time, since the other inputs of the AND gate G14 are 1 bit, the input terminals OK and DIICFi of the shift register sR4 are applied with "H". Since 'H' of this terminal f is generated at 111 gB for each frame taken by the camera, the output of the output terminal Q l -Q # of shift register sR1 is "I[
''. When the number of releases reaches the preset value (2 times), the output terminal Qm' of the shift register sR1 becomes -1. Since the ND gate G-3 outputs "H", the NOR gate G11 outputs “L”. As a result, N
The output terminal q of the AND gate Gse is H''', NA
The output terminal of the ND gate 1 becomes "Ll. Then, the output of the inverter button 1 becomes 'H@' and the light emitting diode DJ lights up to indicate that the predetermined number of times of light emission has been completed. Dry the output end of Maku NAND gate 011 "L"
', generation of the trigger pulse gig -1s elg -2 to the output terminals ., d of the control circuit 3 is prohibited. At the same time, the output terminal of NAND gate G11 becomes "L". ．． ．． ) G t s gate is closed and release is prohibited. Since this state is maintained until the switch aS is turned on, it is possible to prevent the camera from being released accidentally.

さて、この閃光撮影が終了し【スイッチ８１をオンする
と、ＮＡＮＤゲートミーのｉ出力が′Ｈ”となシ、ＮＡ
ＮＤゲートミーのＱ出力が“Ｌ”となる。その丸めシフ
トレジスタ’Ｒｓ　ｓ　ＩＲＩは接続点Ｐ１の一瞬の″
Ｈ′″パルスによってリセットされ、前述の閃光発光可
能回数の表示モード及び閃光発光停止回数設定モードと
表る。淘、スイッチＳ４をオフにすれば以上の動作は行
われない、ｔた、一定時間ｙｌ　と最大発光時間τ１と
は一歇しているからシンクロ接点８！のオン時刻からｒ
ｌ（Ｔ３）の経過後にトランジスタＴｒＫはオンにされ
、コンデンサａｍの充電々荷を放電して次の閃光撮影に
備える。Now, when this flash photography is completed and the switch 81 is turned on, the i output of the NAND gate me becomes 'H' and the NA
The Q output of the ND gate me becomes "L". The rounding shift register 'Rs IRI is instantaneous at connection point P1''
It is reset by the H''' pulse and appears as the display mode for the number of possible flash emissions and the setting mode for the number of times the flash is stopped.If switch S4 is turned off, the above operations will not be performed. Since there is an interval between yl and the maximum light emission time τ1, r from the on time of the synchro contact 8!
After l(T3) has elapsed, the transistor TrK is turned on, discharging the charge in the capacitor am and preparing for the next flash photography.

偉）　モータドライブ装置を使用しないときの動作； このと龜スイッチ８鵞はオフされていて菖ｌの制御パル
スａｔｇ　−８は発生しないから、第２の制御パルスＩ
贈−５のみによる調光動作が行われる。りｔＬ時間τ３
はメインコンデンサＣヨの容量等によｐ定置る最大発光
量（［１の制御パルス１目−３に規制されない）に対応
するようになっている。ｔた。スイッチ８４はオンにし
てか＜、＊スイッチ８ｓのオフのと自シフトレジスタａ
Ｒ１の端子風にＨ”を印加すれば閃光発光可能回数表示
を消すことがて龜る。(I) Operation when the motor drive device is not in use; Since the head switch 8 is turned off and the control pulse atg -8 of the iris is not generated, the second control pulse I
The dimming operation is performed only by the light-5. ritL time τ3
corresponds to the maximum light emission amount (not regulated by control pulse 1 - 3 of [1)] which is determined by the capacitance of the main capacitor C and the like. It was. Is the switch 84 on? *When the switch 8s is off, the shift register a
If H'' is applied to the R1 terminal, the display of the possible number of flashes can be erased.

次に、検出回路Ｓ　ＩＩ）回路を説明する。第２ＯＰ７
ンプ）である。ＣＰ息〜ＣＰｎはコンパレータである。Next, the detection circuit S II) circuit will be explained. 2nd OP7
). CP breath to CPn are comparators.

ＺＤＩ　、ＺＤ、はツェナーダイオードであるｏ　ＤＩ
−１ｓ　Ｉ）ｍ−ｓ　、ＤＩ−１はダイオードである。ZDI, ZD, are Zener diodes o DI
-1s I)m-s, DI-1 is a diode.

７ｒＨ〜Ｔｒ４はトランジスタである。ｒ１〜ｌｊ及び
ｒｌ−１〜ｒ３−１は抵抗であり、籍にｒｌはポジスタ
である。Ｃ５−ｔ〜ＣＳ−、はコンデンサである。7rH to Tr4 are transistors. r1 to lj and rl-1 to r3-1 are resistors, and rl is a positor. C5-t to CS- are capacitors.

！・、Ｉｐは絶対温度比例の電流を発生する定電流源で
ある。ＩＱは定電流源である。問、抵抗と定電流源はそ
の符号がその値を表わす本のとする。! , Ip is a constant current source that generates a current proportional to absolute temperature. IQ is a constant current source. Q: Assume that the resistance and constant current source have signs whose signs represent their values.

さて、抵抗ｒ１とｒｌの接続点Ｐ１の電圧な・・、ツェ
ナーダイオ−１’ＺＤｌのツェナー電圧を・凰とし、ま
九ＯＰ７ンブム３の出力端子に接続されているトランジ
スタＴｒ。Now, the voltage at the connection point P1 between the resistors r1 and rl is the zener voltage of the zener diode 1'ZDl, and the transistor Tr is connected to the output terminal of the OP7 3.

のエミッタ電流をＨｚ、コレクタ電流をＩＣとすると　
１１−□であるがトランジ − スタＴｒｌのｂｙｘが十分に大きいとｌｃ＃ｌｘとして
よい。従って、ＯＰ７ンブム４の出力電圧Ｖｘは 但し、ｘｌは逆方向麹和電流、電は電子電荷。If the emitter current is Hz and the collector current is IC, then
11-□, but if the byx of the transistor Trl is sufficiently large, it may be set to lc#lx. Therefore, the output voltage Vx of the OP7 unit 4 is, however, xl is the reverse kojiwa current, and den is the electron charge.

Ｔは絶体１１１１ｒＲ＊　＊はボルツマン定数。T is absolute 1111rR* * is Boltzmann's constant.

次ＫＯＰアンプム膳の出力電圧ｙｒを求め為。Next, to find the output voltage yr of the KOP amplifier.

ダイオードＤＩ−富を流れる電ｅｌｌ　Ｉ　Ｄ　ｔはＯ
Ｐ７ンプム＄の非反転入力端子が纏地″１れ【いるため
にＩＪ）１ｍ−＋−で表わすことかで龜ｒ４　　　　　
ｒｌ る。従って、 ｖ　　、　　−１き【ｌ烏じ〜！ン一 となる。Diode DI - Electricity flowing through wealth ell I D t O
If the non-inverting input terminal of P7 is connected to the input terminal, it can be expressed as 1m-+-.
rl ru. Therefore, v , -1 ki [l Karasuji~! Become one.

ＯＰ７ンプム賜は差動増幅をしてい為のでｒ、−ＩＩｒ
８．−ｒ會−ｒｌｌとなるように抵抗値を設定すゐとＯ
Ｆアンプ、ムｌの出力電圧ＶＪはＶｌｍＶｘ−ｙｒと貴
わすｃ、！−とかで龜る。ζζで、（２）％俤）式よｐ Ｖｊ　＃　ｒｔ　Ｉ　ｏ＋　”ｌ　’１ｆｆｌ　＋　’
、’　ｌ　ｖｍ　（’＃、　＋　＆　）　・・・（４）
となる。次にトランジスタＴｒｓのベース・工鳳ツタ間
電圧ｖ、ｘとコレクタ電ｆＩｔｘｃ−の関にはｖ、　Ｋ
Ｔ　ＩＩ＆！−１の関係がある。ことでＭｌ　　　ｑ　
　　　ｌＩ Ｖ　はＯＰアンプＡＩの出力電圧Ｖ　からダＭＩ　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　　ＪイオードＤ＠−１の層方向電
圧を引いたものでｔｈ為から、 ζこで’−”ｒ４−ｒｌ−ｗｌｉとなるように抵抗値を
選んでシ〈と、次の等式が成〉立つ、すなわち、　　　
　　　°　　　１°− Ｖ　−ｒｙ　Ｉ　０−４−　’、”　１　ｍ＠ｉ；：４
’４に、Ｔｓ弓＋；Ｂ−￥ｌ　ｍ　ｊニー１ となる。Since the OP7 amplifier uses differential amplification, r, -IIr
8. Set the resistance value so that -r and O
The output voltage VJ of the F amplifier and mul is expressed as VlmVx-yrc,! - It gets cloudy. In ζζ, (2)% 俤) formula p Vj # rt I o+ ``l '1ffl + '
,' l vm ('#, + &)...(4)
becomes. Next, the relationship between the voltage between the base and the base of the transistor Trs, v, x, and the collector voltage fItxc- is v, K.
T II&! There is a relationship of -1. By this, Ml q
lI V is the output voltage V of the OP amplifier AI

Since the voltage in the layer direction of the J diode D@-1 is subtracted from th, select the resistance value so that ζ becomes '-'r4-rl-wli, and then the following equation is formed. stand, i.e.
° 1°− V −ry I 0−4−′,” 1 m@i;:4
'4, Ts bow +; B-\l m j knee 1.

（６）式−を整理すると ＫＴ　　　＠・−・１　・・＋・寞 、　−ｒｔｌ（Ｆ＋−、〜ｌ＋％（・　−）−〇ｑ　　
　′酊−１１Ｃ＠ ところで定ｔｆｉ　１．０は絶体隠度Ｔに比例し九１′ 電流であ石から ｒｇｌＯｍ”１ｍＱ　　・−（６） 但し、Ｑは比例定数と表わすことができる。Rearranging equation (6), we get KT @・−・1 ・・＋・寞, −rtl(F+−, ~l+%(・ −)−〇q
'11C@ By the way, constant tfi 1.0 is proportional to absolute concealment T, 91' Current from stone rglOm''1mQ ·-(6) However, Q can be expressed as a proportionality constant.

よって、 ＫＴｌ。（唱す、盲、、）−８ 、・・−・１　・・＋・１ ”　　ＲＩＰ　”　ＲＩＣＩ　”−” ところで、・６　＝＝　−！！−Ｖ　　　＠Ｉ　Ｅ」Ｉ
Ｖｓ　（！：　すｆ１＋Ｙ雪ＣＭ　　　　ｒｌ＋ｒｌ ｘｃｓ　ｍ−１Ｆ（小か）”　（ｖ、、”　−Ｖｉｒ”
　）−（ｓ）（１）式と（８）式を対比させて定数項る
ように定数を選択すると、トランジスタＴｒｙのコレク
タに接続された抵抗ｒｉｍの両端電圧Ｖｌｌ＝ｒＨ・工
Ｃ１が閃光発光可能回数ＮｔＣ比例する。即ち、接続点
Ｐ４の電圧はＮの増大に伴って低下する。一方、コンパ
レータｃｐｌ〜ＣＰｎの非反転入力（抵抗２ｍ−１〜は
コンパレータＣＰｉが一番高く以下順々に低くなってい
るから接続点Ｐ４の電圧がメインコンデンサＣＪの充電
につれて低下すると、まずコンパレータｃＰ１の出力が
“Ｌ”から“Ｈ′″へ反転する。以下、コンパレータＣ
Ｐｓ、　　　　。Therefore, KTl. (Sing, blind,...) -8 ,...--1...+-1 ``RIP'' RICI ``-'' By the way, ・6 == -! ! -V @I E”I
Vs (!: f1+Y snow CM rl+rl xcs m-1F (small)” (v,,”-Vir”
) - (s) By comparing equations (1) and (8) and selecting a constant so that the constant term appears, the voltage across the resistor rim connected to the collector of the transistor Try, Vll=rH・C1, emits a flash. Proportional to the possible number of times NtC. That is, the voltage at the connection point P4 decreases as N increases. On the other hand, since the non-inverting inputs of the comparators cpl to CPn (resistance 2m-1 to The output of comparator C is inverted from "L" to "H'".
Ps.

ＣＦ２・・・と反転してゆく。コンデンサｃ１−１〜Ｃ
，−れと抵抗ｒ１ｇから成る微分回路はコンパレータＣ
Ｐ、〜ＣＰｎの反転ごとく微分パルスを発生する。波形
整形回路Ａ！はこの微分パルスを整形して端子ａに印加
する。CF2... and so on. Capacitor c1-1~C
, - and a resistor r1g is a comparator C.
Differential pulses are generated as inversions of P, to CPn. Waveform shaping circuit A! shapes this differential pulse and applies it to terminal a.

一方、端子すがＮＡＮＤゲー、ミー重の。出力によって
′″Ｈ″となると、トランジスタＴｒ４がオンして接続
点ｐｍの電圧を接地電位まで落とす。そのため、接続点
Ｐ４の電圧はｔｌぼ電源ラインｖｃｃの電位まで上昇し
フンパレータＣＰ、〜ＣＰｎの出方は“Ｌ”から＋＋ｌ
　Ｈ１″に反転することはない。On the other hand, the terminal is a NAND game, and I am heavy. When the output becomes ``H'', the transistor Tr4 turns on and drops the voltage at the connection point pm to the ground potential. Therefore, the voltage at the connection point P4 rises to the potential of the power supply line vcc by tl, and the output of the capacitors CP, ~CPn changes from "L" to ++l.
There is no inversion to H1''.

また、ポジスタｒ、は閃光放電管ＦＴの近傍に配置され
ておシ、閃光放電管ＦＴの周囲温度に応じて抵抗値を変
光る。つまシ、放電管ＦＴの温度が上昇すると例えば、
要因として閃光発光時の放電エネルギーがあげられる閃
光発光可能な電圧が上昇する傾向があるので、温度上昇
に応じてポジスタｒｌの抵抗値を上昇させて接続点ＰＩ
の電圧・０を下降させる。（７）式よシミ圧・・が上昇
すれば電流１ｃＢも減少するので結果的に端子ａＫ発生
されるパルス数が減少する。Further, the POSISTOR r is arranged near the flash discharge tube FT, and changes its resistance value according to the ambient temperature of the flash discharge tube FT. For example, when the temperature of the discharge tube FT increases,
The reason for this is the discharge energy when the flash is emitted.The voltage at which the flash can be emitted tends to rise, so the resistance value of the POSISTOR RL is increased in response to the rise in temperature, and the connection point PI
The voltage of 0 is lowered. According to equation (7), as the stain pressure increases, the current 1 cB also decreases, and as a result, the number of pulses generated at terminal aK decreases.

第３図は表示回路の別の実施例を示す回路図である。第
２図と同一作用のものは同一符号を付しである。この１
１施例は、コンパレータＣＰＳ　−ＣＰ飄の出力がＬ″
から′Ｈ″に反転すると１発光ダイオーＰＤｍ−ｔ〜Ｄ
、−１のうちその対応する発光ダイオードが点灯して閃
光発光可能回数を表示する゛ものである。FIG. 3 is a circuit diagram showing another embodiment of the display circuit. Components having the same functions as those in FIG. 2 are given the same reference numerals. This one
In the first embodiment, the output of the comparator CPS-CP is L''
When reversed from to 'H', 1 light emitting diode PDm-t~D
, -1, the corresponding light emitting diode lights up to display the possible number of times the flash can be emitted.

第４図は制御回路３の′実施回路例である。FIG. 4 is an example of an implementation circuit of the control circuit 3.

図において、シしクロ接点ａＸがオンとなって端子ｇが
’　Ｌ　”になると、ムＮＤゲートＱｍ。、インバータ
Ｇ１１、コンデンサＣｓ＊　−ａｍＲ１＠から成る第１
ワンシヨツトマルチバイブレータが作動し、インバータ
Ｃａｔの出力が一定時間“Ｌ″となる。この出力はイン
バータＧｌｌ、ＡＮＤゲーミーｓ４を介して端子・に、
またインバータＧｔ１ｂ　人ＮＤゲートＧ■を介して端
子４ｆｆＣ＠違される。このインバータＧｌｌが１Ｌ″
となっている時間は第１．第２サイリスタＴ１５Ｔｌが
オンするのに充分な時間となっている。その丸め、端子
ｊが“Ｌ′″のときＫＦｉＡＮＤゲーＦ　Ｇミー　、ｏ
ｓｉはゲートを閉じるので第１１第２トリガパルスｗｉ
ｇ−１゜５１ｇ−２は発生しない。逆に“Ｈ”のときに
はこれが発生することになる。In the figure, when the horizontal contact aX turns on and the terminal g becomes 'L', the first
The one-shot multivibrator operates, and the output of the inverter Cat becomes "L" for a certain period of time. This output is sent to the terminal via inverter Gll and AND game s4.
Further, the inverter Gt1b is connected to the terminal 4ffC via the ND gate G2. This inverter Gll is 1L"
The time marked as 1. This is sufficient time for the second thyristor T15Tl to turn on. Rounding off, when terminal j is "L'", KFiAND game FG me, o
si closes the gate, so the 11th second trigger pulse wi
g-1°51g-2 does not occur. Conversely, this will occur when the signal is "H".

ＮＡＮＤゲートミー１インバータＧ！１１％）ンデンサ
Ｃ１１％抵抗ａＳＳから成る一＃Ｉ２ワンショットマル
チバイブレータはインバータａｎｔの出力が“Ｌ”Ｋな
ると作動して、イン′５−タａＳＳの出力が一遊時間τ
ｌの関“Ｌ″″となる。抵ｇ　Ｒｖ凰を駒速度に応じて
可変とすると上記時間τｌが変化する。インバータＧ１
．、コン！ンサＣ１１％抵抗Ｒ１１１から成る＊ａワン
シ腿フットマルチバイブレーク、インバータＧａｓの出
力が時間７ｇの経過後に“Ｌ”から“Ｈｌになると作動
開始し、一定時間τ易の閲“Ｈ″を出力する。この一定
時間Ｔ、は菖３サイリスタｒｓをオンするのに充分な時
間である。NAND gate me 1 inverter G! A #I2 one-shot multivibrator consisting of an inverter C11% and a resistor aSS is activated when the output of the inverter ant is "L" and K, and the output of the inverter aSS remains idle for an idle time τ.
The function of the inverter G1 is "L"". If the resistor g Rv is made variable according to the piece speed, the above time τl changes. Inverter G1
．． , Con! *A one leg foot multi-vibration brake consisting of a sensor C11% and a resistor R111 starts operating when the output of the inverter Gas changes from "L" to "Hl" after the elapse of time 7g, and outputs "H" for a certain period of time. This fixed time T is sufficient time to turn on the iris 3 thyristor rs.

端子ｆには、スイッチＳ３がオンされてインバータ０１
？の出力が＠Ｈ”となっていると１１にシンクロ線点８
ｘがオンするとムＮＤゲＧａ５５　ＯＲゲートＧ■を介
し【その後一定時間”ｓ　　（＝ｆｓ　）の間“ｘ、−
１が出力される。When the switch S3 is turned on, the inverter 01 is connected to the terminal f.
? If the output of is @H”, synchro line point 8 appears at 11.
When x is turned on, "x, -" is turned on for a certain period of time "s (=fs)"
1 is output.

同じくＡＮＤゲーミーＩはインバータａＳＳの出力が“
Ｈ″となった後一定時間ｆｌの間“Ｈ”″を端子・に出
力する。これが第１の制御比カー贈−３となる。即ちス
イッチｍｓがオンのとき（連続閃光撮影時）には％１ｓ
ｌの１１・ 制御出力−１ｇ−３が発生する前ｒｔｃｍ光パルスｓｔ
ｇ−４がτ３の間″Ｌ”となっていて第１図のトランジ
スタＴｒｌをオフにし、その経過後にＩＩｌの制御、出
力５１ｇ−３が纂１図の第３サイリスタＴ、をオンにす
る。Similarly, in AND Game I, the output of inverter aSS is “
After it becomes H'', it outputs "H"'' to the terminal for a certain period of time fl. This becomes the first control ratio -3. In other words, when the switch ms is on (during continuous flash photography), %1s
11 of l・rtcm optical pulse st before control output -1g-3 is generated
g-4 remains "L" during τ3, turning off the transistor Trl in FIG. 1, and after that period, the control of IIl and the output 51g-3 turn on the third thyristor T in FIG.

次にスイッチ８歯をオフにすると、ＮＡＮＤゲー）ミー
ｓはシンクロ接点ａＸがオンしたと龜だけ“Ｈ”を出力
する。このと１ｌＡＮＤゲートＧ１参はゲートを閉じる
。ＮＡＮＤゲートミー１％インバータＧ１ｍｍコンデン
サＣ口、抵抗８■から成る第４ワンシヨツトマルチバイ
ブレータはこれによって作動開始し、インバータＧＳＳ
が一定時間丁４の間出力を＠Ｌ′″にする。このときＡ
ＮＤゲーミーｓｓの出力は′″Ｌ”であるから端子ｆは
一定時間τ４０閲″Ｌ”となる。この時間Ｔ４はスピー
ドライトが第１の制御出力−１ｇ−３によつ″Ｃ規制さ
れることなく最大発光するのに要する時間である。この
第４ワンシヨツトマルチバイブレータの出力はモータド
ライブ装置を使用しないときに端子ｆＫ出力される。Next, when the 8th tooth of the switch is turned off, the NAND game) outputs "H" only when the synchro contact aX is turned on. At this time, 11AND gate G1 closes the gate. The fourth one-shot multivibrator, which consists of a NAND gate me 1% inverter G1mm capacitor C port and a resistor 8mm, starts operating, and the inverter GSS
makes the output @L''' for a certain period of time 4. At this time, A
Since the output of the ND game ss is ``L'', the terminal f becomes ``L'' for a certain period of time τ40. This time T4 is the time required for the speedlight to emit maximum light without being regulated by the first control output -1g-3.The output of this fourth one-shot multivibrator uses a motor drive device. When not in use, it is output from terminal fK.

第５図線ＭＤ同調スイッチの別の実施例を示すブロック
図である。スイッチ８１と直列接続され九カメラボディ
側のスイッチ−一をモータドライブ装置ＭＤのカメラへ
の装着動作や電源投入動作が行われなければ端子りを“
Ｌ′″にできないようＫする。ζうして、不用意に連続
閃光撮影ができないようにする。FIG. 5 is a block diagram showing another embodiment of the MD tuning switch. If the motor drive device MD is not attached to the camera or the power is turned on, the switch 1 on the camera body side, which is connected in series with the switch 81, is connected to the terminal.
K is set so that the lens cannot be set to L'''.ζ This prevents continuous flash photography from being performed inadvertently.

次に、第６図に即して本発−の別の実施例を説明する。Next, another embodiment of the present invention will be described with reference to FIG.

第１図の実施例で唸発光可能回数表示と発光停止回数表
示及び停止とが別個独立してい九が、第６図では発光可
能回数を発光停止回数と一致させる機能を付加している
。In the embodiment shown in FIG. 1, the display of the number of times the flash can be emitted and the display and stop of the number of times the flash can be stopped are separate and independent, but in FIG.

図において、従続接続されたｌＯ進カウンタＣＴｌ　、
ＣＴ諺；　ＣＴｌ　Ｉ　ＣＴｌはそれぞれ２桁の計数が
可能である。デジタルコンパレータＣＭＩはカウンタｃ
’ｒｉ、ｃｔ・の計数値を比較し、デジタルコンパレー
タＣＭ。In the figure, successively connected lO advance counter CTl,
CT Proverb: CTl I Each CTl can count to 2 digits. Digital comparator CMI is counter c
Compare the count values of 'ri and ct. Digital comparator CM.

はカウンタＣＴ鵞、ＣＴｎの計数値を比較する。ＤＤ、
％ＤＤ、はセブンセグメント・デジタル表示器である。compares the counts of counters CT and CTn. DD,
%DD is a seven segment digital display.

デコーダＤＣｓ、ＤＣｌはカウンタＣＴＩ、ＣＴ−の計
数値をそれぞれデジタル表示１）Ｄ　Ｄｓ　ｂ　Ｄ　Ｄ
ａの表示モードに適合するように変換する。よって、デ
ジタル表示１１）Ｄ　Ｄｔ　ｓ　Ｄ　ＤａによってＯ〜
９９までの表示が可能になる。Decoders DCs and DCl digitally display the counts of counters CTI and CT-, respectively 1) D Ds b D D
Convert to match the display mode of a. Therefore, O ~ by digital display 11) D Dt s D Da
It is possible to display up to 99.

スイッチ８■はオンのときに発光可能ａ数表示モードな
、オフのとＩＩＫ発光停止回数表示及び停止作動モード
をそれぞれ選択すゐ。The switch 8■ selects the A number display mode in which the light can be emitted when it is on, and the display and stop operation mode when it is off and the IIK light emission stop count.

スイッチ８１１の出力はＡＮＤゲーミーｏの一方の入力
端子に印加されるとともに、インバータ０４ｍを介して
ＡＮＤゲート０４ｍの一方の入力端子に印加されている
。第１図のＯＲゲ−）Ｏｓの反転された出力はＡＮＤゲ
ート０４ｇの他方入力端子に、を九第１ｍｌのＯＢゲ−
４０・の出力はムＮＤゲートｏ４ｓの他方入力端子にそ
れぞれ印加される。ムＮＤゲートＧ４・、Ｇ４龜の出力
はＯＲゲミー”Ｑ＜ａＦＣ入力される。ＡＮＤゲーミー
ａＩの出力はカウンタｃ’ｒｓにｓ　を九ｏａゲートＧ
４４の出力はカウンタＣＴ＊にそれヤれ入力される。デ
ジタルコンパレータＣＭ、、ＣＭ、はそれでれの２入力
が一致するとｌＨ＠″を出力してＮＡＮＤゲートＧ４．
に入力する。ＮＡＮＤゲートＧ口の出力は第１図でも説
明したＮＡＮＤゲートミーｏの入力端子８の入力となる
。絢、第６Ｈの実施例は第１図のシフトレジスターＲ１
ｓ　ｓＲｈ発光ダイオ−ＦＤＩ　−Ｄ　１１％　ＤＢ’
　〜Ｄ　！ｌ’％中継回路４、スイッチ８＠　％　ａｔ
　、抵抗Ｒ・−１〜Ｈ、Ｊ、　　ＡＮＤゲーミー警−１
〜Ｇ−−１，Ｇ息４．ＯＲゲミーＧｖ、Ｎｏｎゲーミー
ＳＳを置換したもので、他の構成は第１図と同じである
。The output of the switch 811 is applied to one input terminal of the AND game o, and is also applied to one input terminal of the AND gate 04m via an inverter 04m. The inverted output of the OR gate Os in FIG. 1 is connected to the other input terminal of the AND gate 04g.
The outputs of 40 and 40 are respectively applied to the other input terminal of the ND gate o4s. The outputs of the ND gates G4 and G4 are input to the OR gate G<aFC.
The output of 44 is input to counter CT*. Digital comparators CM, , CM output lH@'' when their two inputs match, and NAND gate G4.
Enter. The output of the NAND gate G becomes the input to the input terminal 8 of the NAND gate MIO described in FIG. Aya, the embodiment of the 6th H is the shift register R1 of Fig. 1.
s sRh light emitting diode-FDI-D 11% DB'
~D! l'% relay circuit 4, switch 8 @ % at
, resistance R・-1~H, J, AND game police-1
~G--1, G breath 4. OR gamey Gv and non-gamey SS are replaced, and the other configurations are the same as in FIG. 1.

次に、モータドライブ装置を使用し九ときの連続撮影動
作を説明する。Next, continuous photographing operation at 9 o'clock using the motor drive device will be explained.

（１）　　スイッチａｌｌをオフにしたとき；このとき
ムＮＤゲートＧ４＠　ｓ　Ｇ４凰のゲートが開かれる。(1) When the switch all is turned off; at this time, the gate of the mund gate G4@s G4凰 is opened.

そのため、スイッチｌｉｔ・をオンにするとクロックパ
ルスがムＮＤゲートＧ４・、０４４を介してカウンタＣ
？１　＠　ＣＴｓ　Ｋよって計数される。この計数値は
デジタル表示器００１　％　００１　Ｋ１つ【表示され
る。Therefore, when the switch lit is turned on, the clock pulse is sent to the counter C via the ND gate G4.044.
? 1 @CTs Counted by K. This count value is displayed on the digital display.

そして、この表示値が所望の回数になったリーズ操作を
行うと第１図のＡＮＤゲートＧ１は前記時間τ冨の関ｍ
Ｌ″を出力するから、ＡＮＤゲートＧ４１はこの間″Ｈ
１を出力する。これがカウンタＣＴＩ、ＣＴ４に計数さ
れる。そして撮影毎に計数が進められてゆき、カウンタ
ＣＴＩ　、ＣＴ、の計数値とカウンタＣＴ、％ＣＴ４の
計数値とが一致するとコンパレータＣＭ、、ＣＭ■の出
力は共にＨ”となる。すると、ＮＡＮＤゲートミーｓは
Ｌ″″を出力するのでＮＡＮＤゲートミー□は出力端子
′ｉ”を・′Ｌ″にして前述の発光停止及びレリーズ禁
止を行う。When the display value reaches the desired number of times, the AND gate G1 in FIG.
Since it outputs "L", AND gate G41 outputs "H" during this time.
Outputs 1. This is counted by counters CTI and CT4. Then, the count is advanced for each shooting, and when the count values of the counters CTI, CT, and the counts of the counters CT, %CT4 match, the outputs of the comparators CM, CM■ both become H''. Then, the NAND Since the gate me s outputs L'''', the NAND gate me □ sets the output terminal 'i' to 'L' to perform the above-mentioned light emission stop and release prohibition.

（２）　スイッチａｌｌをオンにしたとき；このときＡ
ＮＤゲーミー４ｈＧ４．のゲートは開かれる。そのため
、レリーズ操作前にはＯ，ＲゲートＧ−は発光可能回数
に対応したパルスを発生する。このパルスはＡＮＤゲー
ト０４３％　ＯＲゲート０４４を介してカウンタＣＴＩ
　、ＣＴ、に入力される。シンクロ接点８ｘがオンする
と第１１ｉｉ！２のＡＮＤゲートＧ４のゲートは閉じる
のでカウンタＣ丁亀、ＣＴｍの計数値は固定される０次
に１撮影毎にＡＮＤゲートＧ４１は“五”を発生するの
でカウンタＣＴ、、ＣＴ４は撮影毎に計数を進めてゆく
。そして、カウンタＣＴ、％ＣＴＩとＣ”ｌｌ’農、Ｃ
Ｔ４の計数値が一致するとデジタルコンパレータＣＭ、
、ＣＭ。(2) When switch all is turned on; at this time A
ND Gamey 4hG4. gate will be opened. Therefore, before the release operation, the O and R gates G- generate pulses corresponding to the number of times the light can be emitted. This pulse is passed through AND gate 043% and OR gate 044 to counter CTI.
, CT. When the synchro contact 8x turns on, the 11th ii! Since the gate of AND gate G4 of 2 is closed, the count values of counters C and CTm are fixed. Continue counting. And counter CT, %CTI and C"ll' Agriculture, C
When the count value of T4 matches, the digital comparator CM,
, CM.

の出力が共に“Ｈｌとなるので前述同様に発光停止及び
レリーズ禁止を行う。Since the outputs of both become "Hl," the light emission is stopped and the release is prohibited in the same manner as described above.

以上のような本発明によれば、モータドライブ装置の駒
速と閃光発光とを同調させることができるのみならず、
閃光発光可能回数の表示と所望の撮影枚数で閃光発光の
自動停止を行えることになる。According to the present invention as described above, it is not only possible to synchronize the frame speed of the motor drive device and the flash light emission, but also
The number of times the flash can be emitted can be displayed and the flash can be automatically stopped when the desired number of shots has been taken.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の実施例のブロック図、第２図は第１図
中の検出回路５の具体例を示す図、 １！Ｘ３図は上記実施例に使用される表示回路の別の例
を示す図、 第４図は第１図の制御回路３の具体例な示す図、 第５図は上記実施例に使用されるＭＤ同調スイッチの別
の例を示す図、 第６図は本発明の別の実施ガな示すブロック図である。 （主要部分の符号の説明） ＦＴ　　閃光放電管 ＣＭ　　メインコンデンサ ＦＤ　　フォトダイオード Ｃｍ　　コンデンサ Ｔｒｌ　　　トランジスタ Ｒ１抵抗 ＣＰ　コンパレータ ＧＩ　　ＯＲゲート Ｔｓ　サイリスタ ３　制御回路 ５　検出回路 Ｓ・　自動発光停止選択スイッチ ８７　発光回数プリセットスイッチ ｓＲ１シフトレジスタ Ｇ・−１・・・Ｇ・−ｇ　　ＡＮＤＮＯゲートり　　　
　　ＮＯＲゲートFIG. 1 is a block diagram of an embodiment of the present invention, and FIG. 2 is a diagram showing a specific example of the detection circuit 5 in FIG. 1. 1! Fig. X3 is a diagram showing another example of the display circuit used in the above embodiment, Fig. 4 is a diagram showing a specific example of the control circuit 3 in Fig. FIG. 6 is a block diagram showing another embodiment of the present invention. (Explanation of symbols of main parts) FT Flash discharge tube CM Main capacitor FD Photodiode CM Capacitor Trl Transistor R1 Resistor CP Comparator GI OR gate Ts Thyristor 3 Control circuit 5 Detection circuit S/Automatic light emission stop selection switch 87 Number of light emission preset switch sR1 Shift register G・-1...G・-g ANDNO gate
NOR gate

Claims (1)

【特許請求の範囲】 １、　閃光放電管と、メインコンデンサと、カメラのレ
リーズ操作に連動し【メインコンデンサのエネルギーを
閃光放電管に供給して閃光発光させる回路と、被写体か
らの反射光量が所定値に遣すると閃光発光停止用のｔｓ
ｌ信号を発生する回路と、メインコンデンサのエネルギ
ーが閃光放電管に一定光量分だけ供給されたと１１？ｃ
閃光発光停止用の第２信号を発生する回路と、前記第１
、第２信号のいずれか一方の入力で閃光発光を停止させ
る発光停止回路と、閃光発光回数を予め設定する設定回
路と、前記予め設定され九閃光発光回数分の閃光発光が
行われると該閃光発光及びカメラのレリーズ操作の少な
くとも一方な禁′止する回路とを備えたことを特徴とす
る連続閃光発光可能な閃光発光装置。 ２、舵′記設定回路は、メインコンデンサの充電電圧と
前記一定光量とから閃光発光可能回数を演算する演算回
路を備え、前記閃光発光可能回数を前記閃光発光回数と
して設定することを特徴とする特許請求の範囲第１項に
記載の閃光発光装置。[Claims] 1. A flash discharge tube, a main capacitor, a circuit that supplies energy from the main capacitor to the flash discharge tube to emit flash light in conjunction with the camera release operation, and a circuit that supplies the energy of the main capacitor to the flash discharge tube to emit flash light, and a circuit that controls the amount of light reflected from the subject to a predetermined value. When the value is set, ts is used to stop flash emission.
If the circuit that generates the l signal and the energy of the main capacitor are supplied to the flash discharge tube for a certain amount of light, 11? c.
a circuit that generates a second signal for stopping flash emission;
, a light emission stop circuit that stops the flash light emission upon input of either one of the second signals; a setting circuit that presets the number of flash light emission; 1. A flashlight emitting device capable of continuously emitting flashlight, comprising a circuit for prohibiting at least one of light emission and camera release operation. 2. The rudder setting circuit is characterized in that it includes an arithmetic circuit that calculates the possible number of times the flash can be emitted from the charging voltage of the main capacitor and the constant light amount, and sets the possible number of flashes as the number of times the flash can be emitted. A flashlight emitting device according to claim 1.