JPS5855683B2 - Ｆｍ ケンパカイロノジドウチヨウセイソウチ - Google Patents

Description

【発明の詳細な説明】 本発明は、テレビジョン受像機の音声検波回路やＦＭラ
ジオ受信機等におけるＦＭ検波回路の検波周波数の中心
位置を調整するための装置に関し、特に調整作業の自動
化を図るようにしたものである。

従来ＦＭ検波回路の調整は第１図に示す如くシンクロス
コープのブラウン管上にＦＭ波復調特性つまり周波数に
対する出力電圧のＳ字曲線を描かせ、このＳ字曲線を確
認しながら、検波トランスを手動調整してＳ字曲線のＰ
ｅａｋｔｏ ｐｅａｋの中間にキャリア周波数が来るよ
うにしている。

各点に於ける出力電圧の関係を次式に示すと次のように
なる。

ｅｌ−最高値出力電圧 ｅ２−最小値出力電圧 ｅ。

＝ｅ１＋ｅ２ ・・・（１）ｅ□−キャリア周波数電
圧 しかしこのような人間の視覚による手動調整では、その
判断に視覚的な誤調整が生じやすく調整速度も遅く且限
界がある等の欠点があった。

本発明はかかる点に鑑みて案出されたもので従来ＦＭ検
波回路の調整はシンクロスコープのブラウン管上にＳ字
曲線を描かせ確認しながら検波トランスを手動調整して
、Ｓ字曲線のＰｅａｋ ｔ。

ｐｅａｋの中間にキャリア周波数が来るようにしていた
この手動調整方法を自動化するものである。

本発明に係るＦＭ検波回路の自動調整装置は、被調整Ｆ
Ｍ検波回路の検波中心周波数ｆｃを有す中心周波数信号
を出力する発振器と、上記検波中心周波数ｆｃの前後に
亘って周波数が変化する掃引周波数信号を出力する掃引
発振器と、上記中心周波数信号と掃引周波数信号とを被
調整ＦＭ検波回路に交互に入力する線形ゲート回路と、
被調整ＦＭ検波回路による上記掃引周波数信号の検波出
力電圧の最大値ｅ１および最小値ｅ２を検出して記憶す
る回路と、この回路にて記憶された上記最大値ｅ１と最
小値ｅ２を加算する加算回路と、被調整ＦＭ検波回路に
よる上記中心周波数信号の検波出力電圧ｅ。

を２倍する係数器と、上記加算回路の出力電圧（ｅ、＋
ｅ２）と上記係数器の出力電圧２ｅｏとを比較する電圧
比較回路と、被調整ＦＭ検波回路の検波周波数の中心位
置を可変調整する調整装置とを備え、上記電圧比較回路
の比較出力により上記調整装置の動作制御を行ない、上
記各出力電圧（ｅ １＋ ６２ ）、（２ｅｏ）の差が
無くなったときに上記調整装置の動作を停止するように
したことを特徴とする。

第２図はＦＭ検波回路の自動調整装置を示すブロックダ
イヤグラムである。

これによってその回路構成及び動作に関して以下詳細に
説明する。

掃引発振器１と直列に接続された線形ゲート回路２と発
振器３と直列に接続された線形ゲート回路４の両信号入
力回路を有し、被調整ＦＭ検波回路５の入力として交互
に作動する。

例えばゲートパルス発生器６のゲートパルス７が各々の
線形ゲート回路２，４，８．１６に入力として導入され
ない時つまりゲートパルス７が無い時に被調整ＦＭ検波
回路５には掃引発振器１からの信号が入力と成り、被調
整ＦＭ検波回路５の出力は線形ゲート回路８を通り記憶
回路を有するパルス電圧計９で最高出力電圧値ｅ１を記
憶する。

一方の線形ゲート回路８の出力から減算器１２に向う信
号Ｅ（ｖ）の直流電源１１との差を取られる為に記憶回
路を有するパルス電圧計１３で＋ Ｅ−ｅ２ｊｌを最高
値として記憶し、次の減算器１５に於いて又Ｅ（ｖ）の
直流電源１４との差を取り加算器１０にはＳ字曲線の最
小値ｅ２の電圧が入力として導入され、同時に上記の記
憶回路を有するパルス電圧計９で記憶された最高出力電
圧値ｅ１も入力として導入し両方が加算されｅ１＋ｅ２
となって電圧比較回路１８への入力とされる。

但しＥ＞ｅｌである。更にゲートパルス発生器６からの
ゲートパルス７が各々の線形ゲート回路２，４，８．１
６の入力として導入される時つまりゲートパルス７があ
る時に被調整ＦＭ検波回路５には発振器３からキャリア
周波数ｆｃの電圧が入力として被調整ＦＭ検波回路５に
導入され、その出力は線形ゲート回路１６を通り、係数
器１７で２倍にされ、その電圧は２ｅｏとなって電圧比
較回路１８への入力とされる。

そこで上記の加算されたｅ１＋ｅ２の電圧と係数器１７
で二倍にされた２ｅ□の電圧が電圧比較回路１８で振幅
比較され、両方が等しくない〈 時つまりｅ １ ＋ｅ ２ ＞ ２ ｅ □の時は調整
装置１９は被調整ＦＭ検波回路５への調整を続ける。

もし両方が等しい時つまりｅ１＋ｅ２二２ｃｏの時には
調整装置１９は被調整ＦＭ検波回路５への停止信号を出
し、上記の調整装置１９を停止させ調整を完了する。

第３図は第２図の記憶回路を有するパルス電圧計９，１
３を示すもので、その一例である。

入力信号は入力ジャック２０を介して入力減衰器２１と
ＡＣ切替２２．ＤＣ切替２３のカップル切替を可動接点
切替２４で行いプリアンプ２５の入力となる、更にプリ
アンプ２５の出力は伸長器（ＳＴＲＥＴＣＨＥＲ）２６
．２７に各々加わり、入力信号の幅だけ引伸すことによ
ってパルス幅の狭い入力についても以後のＡ−Ｄ変換比
較を可能にするものである。

伸長器２６．２７はアナログコンパレータ２８，２９の
一方の入力として入り、その出力を〔Ｏ〕つまり２入力
値号が異なる時の出力レベルを示すもので、その時２Ｍ
Ｈｚのクロックパルス３２はＮＡＮＤ回路３０を経たゲ
ート回路３１を通り１０ビツトバイナリカウンタ３３の
各フリップフロップ３４ 、３５ 、３６ 、３７ 、
３８ 。

３９．４０，４１．４２．４３をトリガする。

一方コンパレータ２８，２９の出力が〔１〕、つまり２
入力値号が同じ値の出力レベルになれば２ＭＨｚのクロ
ックパルス３２はゲート３１を通らなくなり、その状態
は２ＭＨｚのクロックパルス３２が加わって２進で計算
を続けるｌＯ箇のフリップフロップ３４，３５，３６，
３７，３８゜３９．４０，４１．４２，４３の各出力に
接続さＲＲＲＲ，ＲＲＲ Ｆｔ′ｆｖＭｂ’Ａ’Ｘ Ｒ・７・７・・ヲ３・テ・テ
・ｐ・２・・ＲＲの合成点電圧が伸長器２１からコンパ
レ２８ ’ ２９ −タ２８，２９の一方の入力値と等しくなるまで上昇し
た時に実現するもので、上記の合成点電圧は伸長器２６
，２７の出力電圧すなわち入力信号の尖頭値と同じくす
るまで上昇し停止する。

又この点の電圧を出力増幅器４４で直流出力電圧として
同時にメータに加えて指示させる。

更に上記の１０箇のフリップフロップと各重み抵抗の部
分は永久保持を可能にするＡ−Ｄ変換部である。

リセットは１０ビツトバイナリカウンタ３３で上記の各
フリップフリップをクリヤすることで行われる為にリセ
ットしている時でも伸長器２６゜２７の回路は作動し続
けて、入力信号の尖頭値を測定引伸ばしているのでリセ
ットパルスと入力の尖頭値が同じ瞬間に現われても測定
のデッドタイムになることはない。

第４図は第２図のＦＭ検波回路の自動調整装置を示すブ
ロックダイヤグラムの動作タイムチャートに関するもの
であり、これは周波数又は時間軸に対する掃引発振器１
出力の８字特性を示すものである。

第２図に於いて線形ゲート２が閉じた時の時間をＯとし
第４図に示す周波数ｆ２．ｆｏ。

ｆｌ、を発生している時間をｔ２．ｔｏ、ｔｌとすると
Ｓ字曲線は時間の関数ｅ（ｔ）で表わされる。

又線形ゲート回路２，８がＯＮの状態であり、線形ゲー
ト回路４，１６がＯＦＦの時にその時間が０＜ｔ＜ｔ２
とするとパルス電圧計９の記憶している電圧はｅ （ｏ
）であり、又パルス電圧計１３に記憶している電圧はＥ
−ｅ（ｔ）の電圧となり更に加算器１０の加算された電
圧はｅ （Ｃ））＋ ｅ （ｔ）となる。

又時間がｔ２くｔくｔｌとするとパルス電圧計９の記憶
している電圧はｅ（ｔ）でありパルス電圧計１３の記憶
している電圧はＥ ｅ（ｔ２）となって、加算器１０
の加算された電圧はｅ （ｔ）＋ ｅ （ｔ ２）とな
る。

更にｔｌくｔの時間に於いてはパルス電圧計９はｅ（ｔ
ｔ）をパルス電圧計１３はＥ−ｅ（ｔ２）を記憶し続け
る。

結局線形ゲート２，８がＯＮになってからｔ１以上時間
がたてばパルス電圧計９゜１３とも時間に無関係に最低
値と最高値の電圧を記憶していることになる。

今度は線形ゲート２゜８がＯＦＦの時に線形ゲート４，
１６はＯＮとなり発振器３から発生する周波数の出力を
係数器１７で２倍にしたものと、前記の状態で記憶した
ｅ （ｔｌ） ＋ｅ （ｔ２）との比較が振幅比較回路
１８で行なわれ等しければ停止するが等しくない時には
調整続行される。

第５図は上記実施例における被調整における被調整ＦＭ
検波回路５に関するブロックダイヤグラムである。

ＦＭ波人力５０は入力抵抗Ｒ８５１を介して、ｆｏ例え
ば４５ＭＨｚに前後する周波数ｆ１゜ｆ２に共振する共
振回路５９に入る。

今ＦＭ波がｆｏより高くなったとするとｆｌの共振回路
５９のキャリアは増加し、ｆ２の共振回路５９のキャリ
アは減少する。

そしてこのキャリアをピーク検波回路５２．５５でピー
ク検波し差動増幅回路５３でそれぞれの差を増幅するこ
とにより周波数の変位を電圧に変換できることになる。

このいわゆるディファレンシャルピークディテクタとい
われる検波方式はＦＭのキャリア強度が増減してもｆ１
ｆ２の共振回路５９の出力も一緒に増減するため、その
差はあまり変化しないと云う特質を持っている０ 第６図は第５図のブロックダイヤグラムに示した被調整
ＦＭ検波回路の周波数に対するＦＭ波電圧ｅｉ特性を示
すもので、ｆｌの直列共振に於ける電圧ｅ１及びｆ２の
並列共振に於ける電圧ｅ２の特性曲線を示す図である。

第５図に於いてコイル（Ｌｌ）５６とコンデンサ（Ｃ１
） ５７の等価インダクタンス及びコンデンサ（Ｃ２）
５８とで周波数ｆ、に於いて直列共振し長周波数ｆ２よ
り低い周波数であり、又コイル（Ｌｌ）５６とコンデン
サ（Ｃｔ）５７はｆ２で並列共振していて第６図の特性
曲線が得られる。

第７図は共振回路を自動調整する箇所を示すものでＡは
コンデンサ（Ｃ’１）５７’の電極を変化し得る回路を
有するものであり、Ｂはコイル（Ｌ’１） ５６’を変
化し得る回路、例えばインダクタンスのコアを変位させ
る方法によって調整する回路である。

前記したディファレンシャルピークディテクタはコンデ
ンサ（Ｃ’１）５７’あるいはコイル（Ｌ’、）５６’
のみの変化により８字特性を周波数に対して左右に動か
すことができるので本発明による自動調整には好適であ
るが被調整ＦＭ検波回路の方式はこれに限るものではな
い。

本発明はかかる構成に於いて、従来ＦＭ検波回路の調整
はシンクロスコープのブラウン管上にＦＭ波復調特性で
ある周波数に対する出力電圧のＳ字曲線を描かせ、確認
しながら検波トランスを手動調整してＳ字曲線のＰｅａ
ｋ ｔｏ ｐｅａｋの中間にキャリア周波数が来るよう
な方法であったが、これに対して、簡単なシステムによ
り手動調整を自動調整にするものである。

このことによって調整時間の短縮及び人間の視覚が必要
な手動調整による誤調整が少なくなり、調整機能の精度
向上が期特出来且被調整ＦＭ検波回路の中心周波数、帯
域等が変化しても掃引発振器及びｆ。

発振器の周波数を変化させるのみでよく汎用性に富む等
の効果がある。

【図面の簡単な説明】

第１図は従来のＦＭ検波回路手動調整時にシンクロスコ
ープのブラウン管上に周波数に対する出力電圧のＳ字曲
線を描せた図である。 第２図は本発明によるＦＭ検波回路の自動調整装置を示
すブロックダイヤグラムである。 第３図は第２図の記憶回路を有するパルス電圧計を示す
ものである。 第４図は周波数又は時間軸に対する掃引発振器出力のＳ
字曲線であり、動作タイムチャートを示す図である。 第５図は第２図に於ける被調整ＦＭ検波回路に関するブ
ロックダイヤグラムである。 第６図は第５図に於ける被調整ＦＭ検波回路の周波数に
対するＦＭ検波電圧ｅｉ特性を示すものでｆｌの直列共
振電圧ｅ１及びｆ２の並列共振電圧ｅ２の特性曲線を示
す図である。 第７図は共振回路を自動調整する箇所を示すものでＡは
コンデンサの電極を変化させ得る回路であり、Ｂはコイ
ルに於いてインダクタンスのコアを変位させる回路図を
示すものである。 １・・・・・・掃引発振器、２，４，８，１６・・・・
・・線形ゲート、３・・・・・・発振器、５・・・・・
・被調整ＦＭ検波回路“、９，１３・・・・・・パルス
電圧計、１０・・・・・・加算器、１５・・・・・・減
算器、１７・・・・・・係数器、１８・・・・・・電圧
比較回路、１９・・・・・・調整装置。

Claims (1)

1. 【特許請求の範囲】 １ 被調整ＦＭ検波回路の検波中心周波数ｆｃを有する
   中心周波数信号を出力する発振器と、上記検波中心周波
   数ｆｃの前後に亘って周波数が変化する掃引周波数信号
   を出力する掃引発振器と、上記中心周波数信号と掃引周
   波数信号とを被調整ＦＭ検波回路に交互に入力する線形
   ゲート回路と、被調整ＦＭ検波回路による上記掃引周波
   数信号の検波出力電圧の最大値ｅ１および最小値ｅ２を
   検出して記憶する回路と、この回路にて記憶された上記
   最大値ｅ１と最小値ｅ２を加算する加算回路と、被調整
   ＦＭ検波回路による上記中心周波数信号の検波出力電圧
   ｅ。 を２倍する係数器と、上記加算回路の出力電圧（ｅ１＋
   ０２）と上記係数器の出力電圧２ｅｏとを比較する電圧
   比較回路と、被調整ＦＭ検波回路の検波周波数の中心位
   置を可変調整する調整装置とを備え、上記電圧比較回路
   の比較出力により上記調整装置の動作制御を行ない、上
   記各出力電圧（ｅ１＋ｅ２ ）、（２ｅ（１）の差が無
   くなったときに上記調整装置の動作を停止するようにし
   たことを特徴とするＦＭ検波回路の自動調整装置。