JPS5851351A - Microcomputer - Google Patents

Abstract

PURPOSE:To decrease the number of microinstructions, and to increase the storage capacity of a control memory by using an increment signal, a fetch instruction signal, and an input switching signal from a counter for various kinds of control by a program control circuit. CONSTITUTION:A mapping memory 9 stores the number M of machine cycles, required for the program control by a control memory, as preset data (f). The mapping memory 9 supplies a counter 12 as preset data with the number of machine cycles which is the frequency of looping of a program constituted so that a control signal Dl and an instruction signal dm form a loop relatively and repeatedly in the control memory 10. The counter 12 sends an increment signal E1 to a program counter 2, a fetch instruction signal E2 to an instruction register 3, and an input switching signal E3 to a multiplexer 5 respectively.

Description

【発明の詳細な説明】 本発明はコント１１−／Ｌ／メモリに格納されているマ
イクロ命令数を減少させ、前記マイクロ命令数の減少分
だけ前記コントロールメモリの記憶容量・を有効利用す
ることができるようなマイクロコンピュータに関するも
のである。DETAILED DESCRIPTION OF THE INVENTION The present invention reduces the number of microinstructions stored in the control memory, and effectively utilizes the storage capacity of the control memory by the reduction in the number of microinstructions. It concerns a microcomputer that can

マイクロコンピュータは近年の半導体技術の進歩により
、安価かつ超小型のプログラム制御装置として広範囲な
分野で利用されるようになってきた。以下、−マイクロ
コンピュータにおけるプログラム制御回路の従来例を図
面を参照しながら説明する。Due to recent advances in semiconductor technology, microcomputers have come to be used in a wide range of fields as inexpensive and ultra-small program control devices. Hereinafter, a conventional example of a program control circuit in a microcomputer will be described with reference to the drawings.

第１図は従来のマイクロコンピュータにおけるプログラ
ム制御回路の一例を示すブロック図で、１は順次行なう
複数のプログラムＰｉ−（但し、ｉはｉ≧２の整数であ
る）に対応する命令コードａｊ（但し、ｊはｊ〉１の整
数）を格納しているプログラムメモリ、２は後述するイ
ンクリメント信号によりカウントアツプされることによ
りプログラムメモリ１における命令コードａｊ　　に対
応したアドレスｂｉ　の指定を行なうプログラムカウン
タ、３はプログラムメモリ１の命令コードａｊ　　を一
時記憶するインストラクションレジスタ、４はインスト
ラクションレジスタ３の命令コードａｊヲスタートアド
レスｄ’ｋ（但し、ｋはに≧１の整数である。）に変換
するマツピングメモリである。６ハ後述するコントロー
ルメモリに出力するアドレスを、マツピングメモリ４の
出力すなわちスタートアドレスｄ’ｋにする・ノ１、あ
るいは後述するコントロールメモリの出力である命令ア
ドレスにするかを選択するマルチプレクサで、コントロ
ールメモリの制御により、マツピングメモリ４の出力側
Ｘまたは後述するコントロールメモリデータレジヌタの
出力側Ｙの切換えがおこなわれる。６はプログラム制御
回路以外で制御を必要とする他の機能部Ｘ（図示せず）
のため送出する制御信号Ｄｇ（但し、ｅはｌイ１の整数
である）と、自己制御のため送出する命令アドレスｄｍ
　　（但し、ｍはｍ≧１の整数である）と、プログラム
制御回路のプログラムカウンタ２、インストラクション
レジスタ３及びマルチプレクサ６を制御するために送出
する制御信号Ｋｎ　　（但し、ｎは１≧ｎ≧３の整数で
ある）とを、プログラムＰｉ　　に対応して一定の、組
み合わせでマイクロ命令として記憶しているコントロー
ルメモリである。７はコントロールメモリのマイクロ命
令を一時記憶し、制御信号Ｄ６を端子８を介して曲の機
能部工に、また命令アドレス（１ｍ　　ヲマルチプレク
サ６に、さらに制御信号Ｋｎ　　をプログラムカウンタ
２．インストラクションレジスタ３及びマルチプレクサ
６の各制御部に。FIG. 1 is a block diagram showing an example of a program control circuit in a conventional microcomputer, in which 1 is an instruction code aj (however, i is an integer of i≧2) corresponding to a plurality of programs Pi- (where i is an integer of i≧2) to be executed sequentially. , j is an integer with j>1), 2 is a program counter that specifies the address bi corresponding to the instruction code aj in the program memory 1 by being counted up by an increment signal to be described later, 3 4 is an instruction register that temporarily stores the instruction code aj of the program memory 1, and 4 is a mapping memory that converts the instruction code aj of the instruction register 3 into a start address d'k (k is an integer greater than or equal to 1). It is. 6C A multiplexer for selecting whether the address to be output to the control memory, which will be described later, should be the output of the mapping memory 4, that is, the start address d'k, or the instruction address, which is the output of the control memory, which will be described later. Under the control of the control memory, the output side X of the mapping memory 4 or the output side Y of the control memory data register, which will be described later, is switched. 6 is another functional section X (not shown) that requires control other than the program control circuit.
control signal Dg (however, e is an integer of 1) and an instruction address dm to be sent for self-control.
(however, m is an integer of m≧1) and a control signal Kn sent out to control the program counter 2, instruction register 3, and multiplexer 6 of the program control circuit (however, n is an integer of 1≧n≧3). This is a control memory that stores microinstructions (integers) in certain combinations corresponding to the program Pi. 7 temporarily stores microinstructions in the control memory, sends a control signal D6 to the song function section via a terminal 8, sends an instruction address (1m) to the multiplexer 6, and sends a control signal Kn to the program counter 2.instruction register 3. and each control section of the multiplexer 6.

それぞれ送出するコントロールメモリデータレジヌタで
ある。These are control memory data registers to be sent respectively.

以上のような構成において、プログラムＰ１〜Ｐｉの処
理手順を説明する。In the above configuration, the processing procedures of the programs P1 to Pi will be explained.

まずプログラムＰ１に対応するプログラムカウンタ２に
おけるアドレスｂ１の指定により、プログラムメモリ１
では命令コードａ１をインストラクションレジスタ３に
送出し一時記、憶させる。First, by specifying the address b1 in the program counter 2 corresponding to the program P1, the program memory 1
Then, the instruction code a1 is sent to the instruction register 3 and temporarily stored.

次にマツ−ピングメモリ４は、インストラクションレジ
スタ３に一時記憶させている命令コードａ１をスタート
アドレスｄ＋　／　に変換して、マルチプレクサ６に送
出し、さらにマルチプレクサ６はスタートアドレスｄ＋
’　ヲコントロールメモリ６　Ｋ送出する。Next, the mapping memory 4 converts the instruction code a1 temporarily stored in the instruction register 3 into a start address d+ / and sends it to the multiplexer 6.
' Send control memory 6K.

ソシテコントロールメモリ６はスタートアドレスｄ＋’
が人力されると、コントローフレメモリデータレジスタ
７を介し、インクリメント信号Ｅ１をプログラムカウン
タ２に、またフェッチ命令Ｍ　号ＩＣ２をインストラク
ションレジスタ３に、さらに入力切換信号Ｅ３をマルチ
プレクサ６にそれぞれ送出して各制御をする。すなわち
、 インクリメント信号に１は プログラムカウンタ２のカウントア ツプを行ない、プログラムメそす１ にプログラムカウンタのためアドレス レのアドレス指定を行なわせる。The social control memory 6 has a start address d+'
When inputted manually, the increment signal E1 is sent to the program counter 2, the fetch instruction M IC2 is sent to the instruction register 3, and the input switching signal E3 is sent to the multiplexer 6 via the control frame memory data register 7. Take control. That is, an increment signal of 1 causes the program counter 2 to count up, and causes the program counter 1 to specify an address for the program counter.

またフェッチ命令信号ｚ２は インストラクションレジスタ３に一 時記憶させているブ′ログラムＰ１の命令コードａ１を
クリアさせ、新たにプ ログラムメモリ１から送出されるプ ログシムＰ２の命令コードｌＬ２　ヲ−時記憶させる。Further, the fetch command signal z2 clears the instruction code a1 of the program P1 temporarily stored in the instruction register 3, and stores the instruction code lL2 of the program P2 newly sent from the program memory 1.

さらに入力切換信号Ｅ３は マルチプレクサ６の入力を、マツピ ングメモリ４の出力側Ｘからコント ロールメモリテ゛−タレジスタフの出 力側Ｙに切換えさせる。Furthermore, the input switching signal E3 is The input of multiplexer 6 is control from output side X of programming memory 4. Output of roll memory data register Switch to power side Y.

一方スタートアドレスｄ＋’に対応しだ制御信号Ｄ１は
、各制御信号ｘ１〜Ｅ３の送出と同時に、コントロール
メモリデータレジスタ７を介し、端子８に接続されてい
る他の機能部工に送出される。On the other hand, the control signal D1 corresponding to the start address d+' is sent out to other functional units connected to the terminal 8 via the control memory data register 7 at the same time as the control signals x1 to E3 are sent out.

さらにまた、制御信号片に付加されている命令アドレス
ｌｉｒ　　（但し、ｒはｌ≧ｒ≧１の整数）は、コント
ローイレメモリデータレジスタ７に送出される。そして
マルチプレクサ６の入力は、入力切換（Ｍ　号ｖｔｓに
よりマツピングメモリ４の出力側Ｘからコントロールメ
モリデータレジスタ７の出力側Ｙに切換わっていること
により、命令アドレスａｒは自己制御のため再びマルチ
プレクサ６を介しコントロールメモリ６に入力される。Furthermore, the instruction address lir (where r is an integer satisfying l≧r≧1) added to the control signal piece is sent to the controller memory data register 7. Then, the input of the multiplexer 6 is switched from the output side 6 to the control memory 6.

以上のようにプログラムＰ１を開始する際、コントロー
ルメモリ６は、スタートアドレス４１′ニ対応した制御
信号Ｄ１と、自己制御のための命令アドレスｄｒ　　と
、プログラム制御回路に対する制御信号ｘ１〜に５とを
マイクロ命令として同時に送出する。As described above, when starting the program P1, the control memory 6 sends the control signal D1 corresponding to the start address 41', the command address dr for self-control, and the control signals x1 to 5 for the program control circuit. Send simultaneously as microinstructions.

さて次に命令アドレスｄｒ　が再びコントロールメモリ
６に入力されると、命令アドレスｄｒ　　に対応した制
御信号Ｄｒ　が選択され、さらに制御信号Ｄｒ　　に付
加されている命令アドレスａｍ　　（但し、Ｓはｍ≧Ｓ
≧１の整数である）も同時に決定される。そして制御信
号Ｄｒ　は前述したように他の機能部Ｉに送出されると
ともに、命令アドレス、ｄｓはコントローフレメモリデ
ータレジスタ７及びマルチプレクサ５を介して再びコン
トロールメモリ６に入力され、次の制御信号Ｄｓ　　を
選択する。すなわちプログラムＰ１は１．−ｔｌ、プロ
グラムメモリ４からヌク−ドアドレスｄ’ｋがコントロ
ールメモリ６に入力されると、後はコントロールメモリ
６に格納さ゛れている制御信号Ｄ６　　と、制御信号Ｄ
ｉ　に付加され忙いる命令アドレスｄｍ　　とが互いに
関連をもって独自にプログラムＰ１を実行していく。Next, when the instruction address dr is inputted into the control memory 6 again, the control signal Dr corresponding to the instruction address dr is selected, and the instruction address am added to the control signal Dr (where S is m≧S
(which is an integer of ≧1) is also determined at the same time. Then, the control signal Dr is sent to the other functional unit I as described above, and the instruction address, ds, is again input to the control memory 6 via the control frame memory data register 7 and the multiplexer 5, and the next control signal Ds Select. That is, program P1 is 1. -tl, when the code address d'k is input from the program memory 4 to the control memory 6, the control signal D6 stored in the control memory 6 and the control signal D
The busy instruction address dm added to i executes the program P1 independently in relation to each other.

そしてプログラムＰ１の終了の際、命令アドレスｄｕ（
但し、Ｕはｍ≧Ｕ≧１の整数である）によす、コントロ
ールメモリ６はコントロールメモリデータレジスタ７を
介し、入力切換信号ＴＬ３’　をマルチプレクサ６に送
出すると、マルチプレクサ６０入カバコントロールメモ
リデータレジスタ７の出力側Ｙから、マツピングメモリ
４の出力側Ｘに切換ワる。それからインストラクシ町ン
レジスタ３に一時記憶されていたプログラムＰ２に対応
する命令コードａ２は、マツピングメモリ４に送出され
てからスタートアドレスｄ２’に変換され、マ？レチプ
レクサ６を介してコントロールメモリ６に入力される。Then, when the program P1 ends, the instruction address du(
However, U is an integer of m≧U≧1), when the control memory 6 sends the input switching signal TL3' to the multiplexer 6 via the control memory data register 7, the multiplexer 60 input cover control memory data register The output side Y of the mapping memory 7 is switched to the output side X of the mapping memory 4. Then, the instruction code a2 corresponding to the program P2 temporarily stored in the instruction register 3 is sent to the mapping memory 4, converted to a start address d2', and then mapped to the mapping memory 4. The signal is input to the control memory 6 via the retiplexer 6.

そして上述したプログラムＰ１の処理手順と同様に、プ
ログラム制御回路は順次プログラムＰ２〜Ｐｉを実行し
ていく。Then, similar to the processing procedure of the program P1 described above, the program control circuit sequentially executes the programs P2 to Pi.

しかし上述したようなマイクロコンピュータにおける制
御例回路の構成では、プログラムメモリ６は制御信号Ｄ
ｇ　、　Ｅｎ及び命令アドレスｄｍ　　を記憶しておか
なければならず、とりわけ制御信号ＤＪ。However, in the configuration of the control example circuit in the microcomputer as described above, the program memory 6 receives the control signal D.
g, En and the command address dm must be stored, in particular the control signal DJ.

ｕｎ　に関しては、 ■　プログラムＰｉ　の開始及び終了の際、制御信号Ｄ
ｉ及びｘｎを同時に送出する場合 ■　プログラムＰｉ　　の実行中、制御信号町のみ送出
する場合 とが生じるため、コントロールメモリ６には、（Ｄｌｒ
　＋　ｄｉ　、　Ｉｎ　）　　と（Ｄ１２　、ｄｍ　）
　ノ組ミ合りセをもつ２通りのマイクロ命令を別々にか
つ、プログラム順にすべて格納しておかなければならず
、記憶すべき情報量は非常に太きい。そのためコントロ
ールメモリ６内の制御信号Ｄｇ　、　Ｋｎ及び命令アド
レスｄｍ　　の記憶容量は限定され、プログラム制御処
理量の拡大は望むことができない。Regarding un, ■ At the start and end of program Pi, control signal D
When transmitting i and
+di, In) and (D12, dm)
Two types of microinstructions with combinations and combinations must be stored separately and in the order of the program, and the amount of information to be stored is extremely large. Therefore, the storage capacity of the control signals Dg, Kn and the instruction address dm in the control memory 6 is limited, and it is not possible to increase the amount of program control processing.

本発明は、上記欠点を鑑み、コントロールメモリのマイ
クロ命令数を減少させ、前記マイクロ命令の減少分だけ
前記コントロールメモリの記憶容量を有効利用すること
ができるようなマイクロコンピュータを提供するもので
ある。In view of the above drawbacks, the present invention provides a microcomputer in which the number of microinstructions in the control memory is reduced, and the storage capacity of the control memory can be effectively utilized by the reduction in the number of microinstructions.

以下、本発明の一実施例について、図面を参照しながら
説明する。An embodiment of the present invention will be described below with reference to the drawings.

第２図は本発明の一実施例におけるマイクロコンピュー
タのプログラム制御回路ブロック図である。第２図にお
いて、１はプログラムメモリ、２はプログラムカウンタ
、３はインヌトラクションレジスタ、６はマルチプレク
サ％８は端子で第１図における同じ図番に対応する。９
はインストラクションレジスタ３の出力をスタートアド
レスｄ’ｋ（但し、ｋはに≧１の整数である）に変換す
るとともに後述するコントロールメモリがプログラム制
御をするのに必要なマシンサイクル数Ｍをプリセットデ
ータｆとして記憶しているマツピングメモリで、プリセ
ットデータｆは後述するカウンタに出力される。１ｏは
プログラム制御回路以外で制御を必要とする他の機能部
Ｉに送出される制御信号Ｄ７１（但し、Ｅ、はＥ≧１の
整数である）と、制御信号Ｄ７１　　に付加さｎた自己
制御のため送出される命令アドレスａｍ　　（但し、ｍ
はｍ≧Ｏの整数である）とを、マイクロ命令として、組
み合わせて記憶しているコントロールメモリで、制御信
仰Ｄ７Ｂ　　と命令アドレスｄｍ　　を相互に関連させ
ることによりプログラム制御　　（但し、ｉはｉ≧２の
整数）を実行する。１１はコントロールメモリ１ｏの出
力を一時記憶し、制御信号ＤＪ　　を端子８を介して他
の機能部Ｉに送出し、さらに命令アドレスｌ１ｍ　　ヲ
マルチプレ先す６に送出するコントロールメモリデータ
レジスタである。１２はマツピングメモリ９から、コン
トロールメモリ１０で制御信号Ｄ７１　　と命令信号ｄ
ｍ　が関連をもち互いにループを繰り返して構成してい
るプログラム制御（但し、マはｎ≧マ≧１の整数である
）の・ループ回数であるマシンサイクル数を、プリセッ
トデータとして入力するカウンターで、プログラムカウ
ンタ２にインクリメント信号Ｅ１を、またインストラク
ションレジスタ３にフェッチ命令信号Ｅ２を、さらにマ
ルチプレクサ６に人力切換信号Ｅ５をそれぞれ送出する
。FIG. 2 is a block diagram of a program control circuit of a microcomputer in an embodiment of the present invention. In FIG. 2, 1 is a program memory, 2 is a program counter, 3 is an innuction register, 6 is a multiplexer, and %8 is a terminal, which corresponds to the same figure number in FIG. 9
converts the output of the instruction register 3 into a start address d'k (where k is an integer ≧1), and also sets the number of machine cycles M required for the control memory to perform program control, which will be described later, using preset data f. The preset data f is output to a counter to be described later. 1o is a control signal D71 (where E is an integer of E≧1) sent to other functional units I that require control other than the program control circuit, and a self-control signal added to the control signal D71. The instruction address am sent for (however, m
is an integer with m≧O) as microinstructions, and program control is performed by correlating the control belief D7B and the instruction address dm (where i is an integer of i≧2). integer). Reference numeral 11 designates a control memory data register which temporarily stores the output of the control memory 1o, sends a control signal DJ to another functional unit I via a terminal 8, and further sends an instruction address l1m to a multiplex destination 6. 12 is a control signal D71 and a command signal d sent from the mapping memory 9 to the control memory 10.
A counter that inputs the number of machine cycles, which is the number of loops, as preset data of program control where m is related and repeats loops with each other (where, m is an integer of n≧ma≧1). An increment signal E1 is sent to the program counter 2, a fetch command signal E2 is sent to the instruction register 3, and a manual switching signal E5 is sent to the multiplexer 6.

次にマツピングメモリ４におけるスタートアドレスｄ′
ｋ（但し、ｋはに≧１の整数である）とマシンサイクル
数Ｍの格納状態を、またコントロールメモリ１ｏにおけ
る制御信号ＤＩ　　と命令アドレスｄｍ　の格納状態を
具体的に説明する。Next, start address d' in mapping memory 4
The storage state of k (where k is an integer of ≧1) and the number of machine cycles M, as well as the storage state of the control signal DI and instruction address dm in the control memory 1o, will be specifically explained.

まずマツピングメモリ４におけるスタートアドレスｄ′
にとマシンサイクル数Ｍの格納状態は、第３図に示すよ
うに、スタートアドレスｄ′ｋに付加された形でマシン
サイクル数Ｖが記憶されている。First, start address d' in mapping memory 4
As shown in FIG. 3, the machine cycle number M is stored in such a way that the machine cycle number V is added to the start address d'k.

タトえばインストラクションレジスタ３に一時記憶され
ている命令コードａ１によりスタートアドレスｄ１′が
選択された際には、スタートアドレス＜１＋’はマルチ
プレクサ５に送出されるように、またフ。In other words, when the start address d1' is selected by the instruction code a1 temporarily stored in the instruction register 3, the start address <1+' is sent to the multiplexer 5, and the flag is set.

リセットデータｆ１としてのマシンサイクル数Ｍである
　３　はカウンター１２に送出されるよう國格納されて
いる。The machine cycle number M 3 as the reset data f1 is stored so as to be sent to the counter 12.

一方コントロールメモリ１０における制御信号Ｄ７Ｂ　
　と命令アドレスｄＩＩ　の格納状態ｌは、第４図に示
すように、制御信号Ｄ４に付加された形で命令アドレス
１１ｍ　が記憶されている。たとえばマツピングメモリ
９からマルチプレクサ６を介し、スタートアドレスｄ１
′がコントロールメモリ１０に入力されると、スタート
アドレスｄ’＋　に対応してコントロールメモリ１０で
はＤｌ、すなわち（ＤＩ、ｄｚ）を選択して、（ＤＩ、
ｄｚ）はコントロールメモリデータレジスタ１１に送出
する。そして後述するように、制御信号Ｄ１は端子８を
介して曲の機能部鴬に送出される一方、命令アドレスｄ
２はマルチプレクサ６を介し、再びコントロールメモリ
１０に入力される。そこでコントロールメモリ１ｏでは
次に命令アドレスｄ２に対応してＤ２、すなわち（Ｄ２
゜ａＳ）を選択し、上述のようにコントロールメモリデ
ータレジスタ１１に送出する。以下、マシンサイクル数
１３”に応じ、　Ｄｓが端子８を介して他の機能部に送
出されるまでｐ−デがつづくように、制御信号Ｄｇ　　
と命令アドレスらは格納されている。On the other hand, the control signal D7B in the control memory 10
As shown in FIG. 4, the storage state l of the instruction address dII is such that the instruction address 11m is stored as being added to the control signal D4. For example, from the mapping memory 9 through the multiplexer 6, the start address d1 is
' is input to the control memory 10, the control memory 10 selects Dl, that is, (DI, dz) corresponding to the start address d'+, and then selects (DI, dz).
dz) is sent to the control memory data register 11. As will be described later, the control signal D1 is sent to the song function section 4 via the terminal 8, while the command address d
2 is again input to the control memory 10 via the multiplexer 6. Therefore, in the control memory 1o, the next instruction address d2 is D2, that is, (D2
aS) and sends it to the control memory data register 11 as described above. Thereafter, according to the number of machine cycles 13'', the control signal Dg is changed so that p-de continues until Ds is sent to other functional parts via the terminal 8.
and instruction addresses are stored.

以上のような構成において、プログラムＰ１〜Ｐｉを順
次処理していく過程を、具体的な例を基にして説明する
。そのため、まず下記に示すような条件を設徒する。In the above configuration, the process of sequentially processing the programs P1 to Pi will be explained based on a specific example. Therefore, first establish the conditions shown below.

条件 プログラムＰ＋（但し、制御信号はＤＩ　、　Ｄ２．　
Ｄｓとする）、Ｐ２（但し、制御信号はＤ２．　Ｄｓ、
　Ｄｓ、　Ｉｈとする）、Ｐ３（但し、制御信号はＤ（
ＤＩとする）、以下Ｐ−・・・・・・Ｐｉ　　を順次実
行していくものとして、最終的に端子８を介して、他の
機能部Ｉに制御信号をＤｌ、　Ｄ２．　Ｄｓ、　Ｄ２．
　Ｄ５．　Ｄ４．　ＤＩ　、　Ｄｂ、ＤＩ　　・山・・
の順で送出するものとする。Condition program P+ (however, the control signals are DI, D2.
Ds), P2 (however, the control signal is D2.Ds,
Ds, Ih), P3 (however, the control signal is D(
DI), hereinafter P-...Pi are executed sequentially, and finally, control signals are sent to the other functional units I via the terminal 8 as Dl, D2...Pi. Ds, D2.
D5. D4. DI, Db, DI ・Mountain...
shall be sent in this order.

上記条件ケもとに、以下第６図、第６図を用い処理手順
を述べる。なお第５５図においてｓ　ＴＸ　は時間を表
わし、プログラム制御は矢印の方向へ進行するものとす
る。−力筒６図ｆａｔは時間Ｔｘ　　を、第６図（ｂｌ
はカウンタ１２のカウント数を、第６図（Ｃ）はカウン
タ１２のインフリメント信号Ｅ１及ヒフエッチ命令信号
Ｅ２の送出タイミングを、第６図（山はマルチプレクサ
６の入力切換に対スルカウンタ１２の入力切換信号Ｅ３
の送出タイミングを、第６図ｔｅｌ　＆−１マツピング
メモリ９からコントローフレメモリ１ｏに送出されるス
タートアドレス”ｋ’ｉｓ　第ｅ　図（ｎ　ハコントロ
ールメモリデータレジスタ１１カラ７７レチプレクサ６
を介してコントロールメモリ１０に再び送出される命令
アドレスｄｍ　　を、第６ｄ（ｇ）ハコントロールメモ
リデータレジスタ１１から端子８を介して曲の機能部工
に送出される制御信号Ｄ７１　　をそれぞれ表わす。以
下、・プログラムＰ１〜Ｐ３までの処理手順について、
時間Ｔｘ　　ごとに区切って説明する。Based on the above conditions, the processing procedure will be described below using FIGS. In FIG. 55, s TX represents time, and program control is assumed to proceed in the direction of the arrow. - Figure 6 fat is the time Tx, Figure 6 (bl
6(C) shows the sending timing of the increment signal E1 and the high-etch command signal E2 of the counter 12. Switching signal E3
The sending timing of FIG.
6d(g) represents the control signal D71 sent from the control memory data register 11 to the song function unit via the terminal 8. Below, regarding the processing procedure of programs P1 to P3,
The explanation will be given separately for each time Tx.

時間ＴＩ・・・・・・カウンタ１２は自己のカウント数
を２にするとともに、プログラムカウンタ ２に、インクリメント信号に＋を送出する。プログラム
カウンタ２は、インク リメント信号ＴＬ１により、カウント数ヲ１として、プ
ログラムＰ１を実行させるアドレスｂ１をプログラムメ
モリ１に送出する。そしてプログラムメモリ１は アドレスｂ１に対応する命令コード＆１をインストラク
ションレジスタ３に送出 して一時記憶させる。Time TI...The counter 12 sets its own count to 2 and sends an increment signal of + to the program counter 2. In response to the increment signal TL1, the program counter 2 sets the count number to 1 and sends the address b1 for executing the program P1 to the program memory 1. Then, the program memory 1 sends the instruction code &1 corresponding to the address b1 to the instruction register 3 to temporarily store it.

時間Ｔ２・・・・・・インストラクションレジスタ３Ｕ
−特記１意していた命令コードａ１をマツピングメモリ
９に送出して、次にマツピン グメモリ９では第３図に示すように、 スタートアドレスｄ＋’　とスタートアドレスｄ＋’に
付加さ扛ているマシンサイクル叔１３”を命令コードＩ
Ｌ１に対応して送出する。Time T2...Instruction register 3U
- Send the instruction code a1, which was specified in special note 1, to the mapping memory 9, and then in the mapping memory 9, as shown in FIG. 3, it is added to the start address d+' and the start address d+'. Machine cycle 13” is the instruction code I
Send in response to L1.

またマツピングメモリ９は、カウンタ １２０人力切換信号Ｘｓによりマルチプレクサ６の入力
側がマツピングメモリ ９の出力側Ｘになっていることにより。Further, the mapping memory 9 is configured such that the input side of the multiplexer 6 becomes the output side X of the mapping memory 9 due to the manual switching signal Xs of the counter 120.

スタートアドレスｄ＋”ｅマルチプレクサ６を介し、コ
ントロールメモリ１０ に送出させる。The start address d+"e is sent to the control memory 10 via the multiplexer 6.

時間Ｔ５・・・・・・マツピングメモリ９はプログラム
Ｐ１のマシンサイクル数“３″をプリセット データｆ１としてカウンター１２に送出し、カウンタ１
２のカウント数をａｔ３ｓ′に更新する。Time T5...The mapping memory 9 sends the number of machine cycles "3" of the program P1 to the counter 12 as preset data f1, and
The count number of 2 is updated to at3s'.

一方、コントロールメモリ１ｏでは、 スタートアドレスｄ、／　に対応した制御信号Ｄ＋、す
なわち第４図に示すような（Ｄ＋、ｄｚ）が選択され、
制−信号Ｄ１はコントロールメモリデータレジスタ １１、さらに端子８を介して、その池 の機能部Ｉに送出される。On the other hand, in the control memory 1o, the control signal D+ corresponding to the start address d, /, that is, (D+, dz) as shown in FIG. 4, is selected.
The control signal D1 is sent via the control memory data register 11 and further via the terminal 8 to the functional section I of the pond.

また命令アドレス４２はコントロールメモリデータレジ
スタ１１に送出され。The instruction address 42 is also sent to the control memory data register 11.

さらにカウンタ１２の入力切換信−％　Ｋｓによりマル
チプレクサ６の入力側がコ ントロールメモリデータレジスタ１１ の出力側Ｙに切換わることにより、マ ルチプレクサ６を介して再びコントロ ールメモリ１０に入力される。Furthermore, the input side of the multiplexer 6 is switched to the output side Y of the control memory data register 11 by the input switching signal -% Ks of the counter 12, so that the signal is again input to the control memory 10 via the multiplexer 6.

時間−・・・・・−コントロールメモリ１０でハ、命令
アドレスｄ２により、命令アドレスｄ２に対応した制御
信号Ｄ２、すなわち第４図に示すような（Ｄｚ、ｄｓ）
が選択さ扛、制ａ　ｉＢ　号Ｄ２／ｌｉコントロールメ
モリデータレジスタ１１、さらに端子８を介して その他の機能部工に送出される。Time--In the control memory 10, the command address d2 generates the control signal D2 corresponding to the command address d2, that is, (Dz, ds) as shown in FIG.
Once selected, the control a iB number D2/li is sent to the control memory data register 11 and further to other functional units via the terminal 8.

また命令アドレスｄ５はコントロール メモリデータレジスタ１１及びマルチ プレクサ６を介して再びコントロール メモリ１０に入力される。Also, the instruction address d5 is the control Memory data register 11 and multi Control again via Plexa 6 It is input into memory 10.

一方カウンタ１２は自己のカウント 数が２となったことにより、プログラ ムメモリ２にインクリメント信号Ｅ１を送出し、１０グ
ラムカウント２０゛男ウント数を１”　アップさせてカ
ウント 数を′２２′　とし、プログラムＰ２を実行サセるアド
レスｂ２をプログラムメモリ１に送出させる。そしてプ
ログラムメ モリ１はアドレスｂ２に対応する命令コーｌ’　＆ｚヲ
インストラクションレジスタ３に送出する。また同時に
カウンタ １２はインストラクションレジスタ３ にフェッチ命令信号Ｅ２を送出し、一時記憶していた命
令コードａ１をクリアさせるとともに、プログラムメモ
リ１が ら送出される命令コードａ２を一時記憶させておく。On the other hand, since the counter 12 has reached 2, it sends an increment signal E1 to the program memory 2, increases the 10-gram count 20゛ count by 1'', and makes the count ``22''. Address b2 for executing P2 is sent to program memory 1. Program memory 1 then sends the instruction call l'& zwo corresponding to address b2 to instruction register 3. At the same time, counter 12 sends a fetch instruction signal to instruction register 3. E2 is sent to clear the temporarily stored instruction code a1, and the instruction code a2 sent from the program memory 1 is temporarily stored.

時間Ｔ５・・・・・・コントロールメモリ１ｏでは命令
アドレスｄ５により、命令アドレスｄ３に対応した制御
信号Ｄｓ、すなわち第４図に示すような（Ｄｓ、ｄ４）
が選択は扛、！ＩＪ岬信号Ｄ！りハコントローｌレメモ
リデータレジスタ１１、さらに端子８を介して。Time T5...In the control memory 1o, the command address d5 generates the control signal Ds corresponding to the command address d3, that is, (Ds, d4) as shown in FIG.
But the choice is 扛! IJ Misaki signal D! The controller is connected to the memory data register 11 and also via the terminal 8.

その他の機能部工に送出される。Sent to other functional departments.

一方インヌトラクションレジヌタ３ は一時記憶していた命令アドレス＋Ｌ１をマツピングメ
モリ９に送出し、次にマ ツピングメモリ９では、第３図に示す ヨウニ、スタートアドレスｄ２′トスタートアドレスｄ
２’に付加されているマシンサイク／Ｌ’数”　’　”
　全命令コートａ２に対応して選択する。On the other hand, the innuction register 3 sends the temporarily stored instruction address +L1 to the mapping memory 9, and then in the mapping memory 9, the instruction address +L1 shown in FIG.
Machine cycle/L' number added to 2'
Select corresponding to all instruction codes a2.

またマツピングメモリ９はカウンタ １２の入力切換信号Ｅ３によりマルチプレクサ６の入力
側がマンピングメモリ ９の出力側Ｘになっていることにより、スタートアドレ
スｄ２′ヲ、マルチプレクサ６を介してコントロールメ
モリ １０に送出させる。In addition, the mapping memory 9 is configured so that the input side of the multiplexer 6 becomes the output side let

時間Ｔ６・曲・マツピングメモリ９はプログラムＰ２の
マシンサイクルｇ　／／　３１１をプリセットデータｆ
２としてカウンタ１２に送出し。The time T6/music/mapping memory 9 is the machine cycle g // 311 of the program P2 and the preset data f
Send it to the counter 12 as 2.

カウンタ１２のカウント数を４／４ｊ）ニ更新する。The count number of the counter 12 is updated by 4/4j).

一方コントロールメモリ１０では、 スタートアドレスｄｚ’に対応した制御信号Ｄ２、すな
わち第４図に示すような（Ｄｚ、ｄｓ）が選択され、制
御信号Ｄ２はコントロールメモ、リデータレジヌタ １１、さらに端子８を介して、その他 の機能部工に送出さｎる。On the other hand, in the control memory 10, the control signal D2 corresponding to the start address dz', that is, (Dz, ds) as shown in FIG. , and send it to other functional departments.

まり命令アドレスｄ３はコントロール メモリデータレジスタ１１に送出さへ さらにカウンタ１２の入力切換信号Ｅ５により、マｌレ
チプレクサ６０入力端がコントロールメモリデータレジ
スタ １１の出力側Ｙに切換わることにより、マルチプレクサ
６を介して再びコント ロールメモリ１０に入力される。Furthermore, the input terminal of the multiplexer 60 is switched to the output side Y of the control memory data register 11 by the input switching signal E5 of the counter 12, so that the instruction address d3 is sent to the control memory data register 11. and then inputted into the control memory 10 again.

時間Ｔ７・・・・・・コントロールメモリ１０では、命
令アドレスｄ５に対応した制御１ｄ号Ｄｓ、すなわち第
４図に示すような（Ｄｓ、ａｍ）が選択され、制御信号
Ｄ５はコントロールメモリデータレジスタ１１、さらに
端 子８を介して、その他の機能部工に送 出される。Time T7...In the control memory 10, the control number Ds corresponding to the instruction address d5, that is, (Ds, am) as shown in FIG. , and further sent to other functional parts via the terminal 8.

マタ命令アドレスｄ４はコントロール メモリデータレジスタ１１及びマルチ プレクサ５を介し、再びコントロール メそり１０に入力される。Master instruction address d4 is control Memory data register 11 and multi Control again via Plexa 5 The data is input to Mesori 10.

時間Ｔａ・・・・・・コントロールメそり１０では、命
令アドレスｄ４により、命令アドレスｄ４に対応した制
御信号Ｄａ、すなわち第４図に示すような（Ｄａ、ｄｔ
）が選択され、制御（ｍ号Ｄ４ハコントロールメモリデ
ータレジスタ１１、さらに端子８を介して、その他の機
能部工に送出される。Time Ta...In the control system 10, the command address d4 generates the control signal Da corresponding to the command address d4, that is, (Da, dt as shown in FIG. 4).
) is selected and sent to other functional units via the control memory data register 11 and the terminal 8.

まだ命令アドレスｄ１はコントロール メモリデータレジスタ１１及びマルチ プレクサ５を介し、再びコントロール メモリ１０に入力される。Instruction address d1 is still under control Memory data register 11 and multi Control again via Plexa 5 It is input into memory 10.

一方カウンタ１２は自己のカウント 数が２となったことにより、プログラ ム２にインクリメント信号１ｃ＋を送出ｌＡプログラム
カウンタ２のカウント数を ７１１））　　アップさせてカウント数をｕ　３ｔｐと
し、プログラムＰ２を実行させるアドレスｂｘをプログ
ラムメモリ１に送出させる。そしてプログラムメモリ１
はア ドレスｂ２に対応する命令コード！Ｌ５をインストラク
ションレジスタ３に送出す る。まだ同時にカウンタ１２はインス トラクションレジスタ３にフェッチ命 令信号Ｅ２を送出し、一時記憶していた命令コードａ２
をクリアさせるとともに、プログラムメモリ１から送出
される命 令コードａ３を一時記憶させておく。On the other hand, since the counter 12 has reached 2, it sends an increment signal 1c+ to the program 2, increasing the count of the program counter 2 to 711)), increasing the count to 3tp, and executing the program P2. Address bx is sent to program memory 1. and program memory 1
is the instruction code corresponding to address b2! Send L5 to instruction register 3. At the same time, the counter 12 sends a fetch command signal E2 to the instruction register 3, and the temporarily stored instruction code a2 is sent to the instruction register 3.
is cleared, and the instruction code a3 sent from the program memory 1 is temporarily stored.

時間Ｔ９・・・・・・コントロールメモリ１ｏでは命令
アドレスｄ１により、命令アドレスｄ１に対応した制御
信号筒、すなわち第４図に示 すような（ＤＩ、ｄｚ）が選択され、制御信号Ｔ）＋ハ
コントロールメモリデータレジスタ１１、さらに端子８
を介して。Time T9...In the control memory 1o, the command address d1 selects the control signal tube corresponding to the command address d1, that is, (DI, dz) as shown in FIG. 4, and the control signal T)+H Control memory data register 11 and further terminal 8
Via.

その他の機能部工に送出される。Sent to other functional departments.

一方インストラクションレジスタ３ は一時記憶していた命令アドレス記を マツピングメモリ９に送出し、次にマ ツピングメモリ９では、第３図に示す ように、スタートアドレスｄ６′　とスタートアドレス
ｄ６′　に付加されているマシンサイクル数″２′）全
命令コートｌＬ３に対応して選択する。On the other hand, the instruction register 3 sends the temporarily stored instruction address record to the mapping memory 9, and then in the mapping memory 9, as shown in FIG. The number of machine cycles "2') is selected in accordance with the total instruction code LL3.

１だマツピングメモリ９はカウンタ １２の入力切換信号Ｅ５によりマルチプレクサ５０入力
側がマツピングメモリ ９の出力側Ｘになっていることにより、スタートアドレ
スｄ６′　を、マルチプレクサ５を介し、コントロール
メモリ １ｏに送出させる。Since the input switching signal E5 of the counter 12 causes the input side of the multiplexer 50 to become the output side X of the mapping memory 9, the mapping memory 9 sends the start address d6' to the control memory 1o via the multiplexer 5. let

時間Ｔ幻・・・・・・コントロールメモリ１０でハ、ス
タートアドレスｄ６′により、スタートアドレスｄ６／
に対応した制御信号Ｄ６．すなわち第４図に示すような
（’Ｄ６．ａ７）が選択され、制御信号Ｄ２はコントロ
ールメモリデータレジスゲ１１、さらに端 子８を介して、その他の機能部Ｉに送 出される。Time T phantom... In the control memory 10, start address d6/c is set by start address d6'.
Control signal D6 corresponding to D6. That is, ('D6.a7) as shown in FIG. 4 is selected, and the control signal D2 is sent to the other functional sections I via the control memory data register gate 11 and further through the terminal 8.

まだ命令アドレスｄ７はコントロール メモリデータレジスタ１１に送出さね、サラにカウンタ
１２の入力切換信号Ｅ５により、マルチプレクサ５の入
力側が コントローフレメモリデータレジスタ １１の出力側Ｙに切換わることにより、マルチプレクサ
６を介して再びコント ロールメモリ１０に入力される。The instruction address d7 has not yet been sent to the control memory data register 11, and the input switching signal E5 of the counter 12 causes the input side of the multiplexer 5 to be switched to the output side Y of the control memory data register 11. The signal is then inputted to the control memory 10 again via the signal.

一方カウンタ１２は自己のカウント 数が２となったことにより、プログラ ムカウンタ２にインクリメント信号１２ヲ送出Ｌ、プロ
グラムカウンタ２のカ ウント数を“ぜ　アップさせてカウン ト数を−１４−とし、プログラムＰ４を実行させるアド
レスｂ４をプログラムメモリ１に送出させる。そして°
プログラムメモリ１はアドレスｂ４に対応する命令：Ｉ
−Ｆ　ＩＬａｔインストラクションレジヌタ３に送出す
る。また同時にカウンタ １２はインストラクションレジスタ３ にフェッチ命令信号ＩＣ２を送出し、一時記憶していた
命令コードＩＬ５をクリアさせるとともに、プログラム
メモリ１か ら送出される命令コードａ４を一時記憶させておく。On the other hand, since the counter 12 has reached 2, it sends an increment signal 12 to the program counter 2, increments the count of the program counter 2 to -14-, and starts the program P4. The address b4 to be executed is sent to the program memory 1. Then, °
Program memory 1 has an instruction corresponding to address b4: I
-F Send to ILat instruction register 3. At the same time, the counter 12 sends a fetch command signal IC2 to the instruction register 3 to clear the temporarily stored instruction code IL5 and temporarily store the instruction code a4 sent from the program memory 1.

時間Ｔｏ・・・・・・コントロールメモリ１０では命令
アドレスｄ１により、命令アドレスｄ７に対応した制御
信号Ｄ７．すなわち第４図に示すような（Ｄｚ、ａｓ）
が選択され、制御１５　号”ハコントロールメモリデー
タレジスタ１１、さらに端子８を介して、 その他の機能部工に送出される。Time To: In the control memory 10, the command address d1 causes the control signal D7. That is, (Dz, as) as shown in FIG.
is selected and sent to other functional units via the control memory data register 11 and the terminal 8.

一方インヌトラクシ目ンレジスタ３ は一時記憶していた命令アドレスａ４をマツピングメモ
リ９に送出し、次にマ ツピングメモリ９ではヌタートアドレ スｑ′とスタートアドレス匂′に付加 されているマシンサイクル数Ｍを命令 コードａ４に対応して選択する。On the other hand, the input register 3 sends the temporarily stored instruction address a4 to the mapping memory 9, and then the mapping memory 9 stores the number M of machine cycles added to the input address q' and the start address address '. Select corresponding to instruction code a4.

またマツピングメモリ９はカウンタ １２の入力切換信号ｇｓによりマルチプレクサ６の入力
側がマツピングメモリ ９の出力側Ｘになっていることにより、スタートアドレ
スｄ７１′ヲ、マルチプレクサ６を介してコントロール
メモリ １０に送出させる。Furthermore, the input side of the multiplexer 6 is set to the output side let

上述したように、時間Ｔ１〜Ｔ＋ｔ　　の間に制御信号
ＤＩ、　Ｄ２．　ＤＳ、　Ｄ２．　ＤＳ、　Ｄ４．　ｆ
ｈ、　Ｄ６．　Ｄ７を順次能の機能部Ｉに送出し、以降
も同様な手順によりプログラムＰ；　までのプログラム
制御を実行していくことができる。またコントロールメ
モリ１ｏに格納されているマイクロ命令、すなわち制御
信号Ｄｇ（！：　命令７ドレスａｍ　は、マツピングメ
モリ９に格納されているスタートアドレスｄ′にとマシ
ンサイクル数Ｍにより、操り返し利用することができ、
従来のコントロールメモリ６と比較スルトコントローμ
メモリ１０に格納されているマイクロ命令は大幅に減少
させることが可能である。As mentioned above, the control signals DI, D2 . DS, D2. DS, D4. f
h, D6. D7 is sequentially sent to the functional unit I, and program control up to program P; can be executed in the same manner thereafter. In addition, the microinstruction stored in the control memory 1o, that is, the control signal Dg (!: instruction 7 dress am) is manipulated and reused by the number of machine cycles M to the start address d' stored in the mapping memory 9. It is possible,
Comparison with conventional control memory 6 Sult control μ
The microinstructions stored in memory 10 can be significantly reduced.

以上のように本発明ｄ１プログラム制御回路におけるプ
ログラムカウンタ、インストラクションレジスタ及びマ
ルチプレクサの制御を、カウンタの送出するインクリメ
ント信号、フェッチ命令信号及び入力切換信号により行
なうことにより、従来コントロールメモリに格納されて
いたマイクロ命令数を減少させることができ、前記マイ
クロ命令数の減少分だけ前記コントロールメモリに他の
命令を格納させることができるので、その実用的効果は
犬なるものがある。As described above, by controlling the program counter, instruction register, and multiplexer in the d1 program control circuit of the present invention using the increment signal sent from the counter, the fetch command signal, and the input switching signal, Since the number of instructions can be reduced and other instructions can be stored in the control memory by the amount corresponding to the reduction in the number of microinstructions, the practical effects are significant.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は従来のマイクロコンピュータにおけるプログラ
ム制御回路のブロック図、第２図は本発明の一実施例に
おけるマイクロコンピユー反′のプログラム制、卸回路
のブロック図、第３図は第２．Ａにおけるマンピングメ
モリの記「意状態を示す図、第４図は第２図におけるコ
ントロールメモリの記憶状態を示す図、第６図はプログ
ラムＰ１〜Ｐ５の処理手順を示す図、第６図は本発明の
一実施例におケルマイクロコンピュータのプログラム制
御）　ｍ　路のタイミング図である。 １・・・・・・プログラムメモリ、２・・・・・・プロ
グラムカウンタ、３・・・・・・インストラクションレ
ジスタ、５・・・・・・マルチプレクサ、９・・・・・
・マツピングメモリ。 １０・・・・・・コントロールメモリ、１２・・・・・
・カウンタ。FIG. 1 is a block diagram of a program control circuit in a conventional microcomputer, FIG. 2 is a block diagram of a program control circuit in a microcomputer according to an embodiment of the present invention, and FIG. Figure 4 is a diagram showing the memory state of the control memory in Figure 2. Figure 6 is a diagram showing the processing procedure of programs P1 to P5. 1 is a timing diagram of program control of a microcomputer according to an embodiment of the present invention. 1...Program memory, 2...Program counter, 3... Instruction register, 5...Multiplexer, 9...
・Mapping memory. 10... Control memory, 12...
·counter.

Claims (2)

【特許請求の範囲】[Claims] （１）命令コードを格納しているプログラムメモリと、
上記命令コードのアドレス指定をおこなうプログラムカ
ウンタと、上記プログラムカウンタのアドレス指定によ
り上記プログラムメモリから送出された上記命令コード
を一時記憶するインストラクションレジスタと、上記イ
ンストラクションレジスタに一時記憶された上記命令コ
ードをスタートアドレスとして出力するマッレクサと、
上記マルチプレクサの出力をアドレス情報として、上記
命令アドレスを含むマイクロ命令を出力するコントロー
ルメモリと、上記コントロールメモリからマルチプレク
サを介し再ヒコントロールメモリに継続して入力すれる
回数を七とすると、（Ｎ−１）をプリセットデータとし
て、上記プリセ、ットデータにより、上記プログラムカ
ウンタにはインクリメント信号を、また上記インストラ
クションレジスタにはフェッチ命令信号を、さらに上記
マルチプレクサには上記スタートアドレスあるいは上記
命令アドレスのどちらか一方を選択させる入力切換信号
をそれぞれ制御信号として送出するカウンタとを有する
ことを特徴とするマイクロコンピュータ。(1) A program memory that stores instruction codes;
A program counter that specifies the address of the instruction code, an instruction register that temporarily stores the instruction code sent from the program memory according to the address specification of the program counter, and starts the instruction code that is temporarily stored in the instruction register. Mallexa that outputs as an address,
Assuming that the output of the multiplexer is used as address information, and the number of times the microinstruction including the instruction address is output from the control memory and the control memory is continuously input from the control memory to the rehi control memory via the multiplexer is seven, then (N- 1) as preset data, the preset data sends an increment signal to the program counter, a fetch command signal to the instruction register, and either the start address or the instruction address to the multiplexer. A microcomputer comprising a counter that sends out input switching signals for selection as control signals. （２））　カウンタに送出されるプリセットデータを、
　　　′マツピングメモリが格納していることを特徴と
する特許請求の範囲第１項記載のマイクロコンピュータ
。(2)) Preset data sent to the counter,
2. The microcomputer according to claim 1, further comprising a mapping memory.