JPS5849058B2 - 装置間デ−タ伝送同期方式 - Google Patents
装置間デ−タ伝送同期方式Info
- Publication number
- JPS5849058B2 JPS5849058B2 JP55121897A JP12189780A JPS5849058B2 JP S5849058 B2 JPS5849058 B2 JP S5849058B2 JP 55121897 A JP55121897 A JP 55121897A JP 12189780 A JP12189780 A JP 12189780A JP S5849058 B2 JPS5849058 B2 JP S5849058B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- data
- output
- inter
- transmission synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
- H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
本発明は、比較的短い距離に置かれた装置間においてデ
ータ伝送を行なう場合における、装置間データ伝送同期
方式に関するものである。
ータ伝送を行なう場合における、装置間データ伝送同期
方式に関するものである。
１つの装置から、例えば数十メートル程度の長さを有す
るケーブルを通じて、他の装置に対して、時分割された
データを伝送するような場合は、装置間におけるクロツ
クの位相のずれや、ケーフルによる伝送遅延を考慮して
、受信するデータの同期をとる必要がある。
るケーブルを通じて、他の装置に対して、時分割された
データを伝送するような場合は、装置間におけるクロツ
クの位相のずれや、ケーフルによる伝送遅延を考慮して
、受信するデータの同期をとる必要がある。
これに対して、従来は送信側においてケーブル遅延等を
見込んで適当なタイミングでデータを送出し、受信側で
これに対してリタイミングを行なって、データを受信す
る方法が行なわれていた。
見込んで適当なタイミングでデータを送出し、受信側で
これに対してリタイミングを行なって、データを受信す
る方法が行なわれていた。
第１図は従来の装置間データ伝送同期方式の構成を示す
ブロック図である。
ブロック図である。
同図において、１，２，３．４はＤタイプフリツプフロ
ツプ（Ｄ Ｆ）、５はストラップ、６はケーブルドライ
バ（ＤＶ）、７は多重化データ線、８はケーブルレシー
バ（ＲＥＣ）、９はＤタイプフリツプフロツプ（ＤＦ）
である。
ツプ（Ｄ Ｆ）、５はストラップ、６はケーブルドライ
バ（ＤＶ）、７は多重化データ線、８はケーブルレシー
バ（ＲＥＣ）、９はＤタイプフリツプフロツプ（ＤＦ）
である。
また同図において、多重化データ線７を中介として、左
側の１点鎖線内は第１の装置、右側の１点鎖線内は第２
の装置であって、第１の装置から第２の装置に対してデ
ータ伝送を行なう場合を示している０ また第２図は、第１図に示された従来の装置間データ伝
送同期方式における各部信号を示すタイムチャートであ
る。
側の１点鎖線内は第１の装置、右側の１点鎖線内は第２
の装置であって、第１の装置から第２の装置に対してデ
ータ伝送を行なう場合を示している０ また第２図は、第１図に示された従来の装置間データ伝
送同期方式における各部信号を示すタイムチャートであ
る。
同図において、ａはケーブル遅延が小さい場合を示し、
ｂはケーブル遅延が大きい場合を示している。
ｂはケーブル遅延が大きい場合を示している。
また第１図およひ第２図において、１ ，２，３．４は
それぞれＤＦ１，２，３，４の出力デ゛一タ、５はＤＶ
６の出力テ゛一タ、６はＲＥＣ８の出力データ、７は第
２の装置のクロツクＣＬＫ２、８はＤＦ９の出力デ゛−
クをそれぞれ示している。
それぞれＤＦ１，２，３，４の出力デ゛一タ、５はＤＶ
６の出力テ゛一タ、６はＲＥＣ８の出力データ、７は第
２の装置のクロツクＣＬＫ２、８はＤＦ９の出力デ゛−
クをそれぞれ示している。
第ｌの装置において、データＤＰＩ，２，３．４を順次
経て、それぞれの周期の１／２ずつ順次遅れた４種類の
出力を得る（第１図１ ．２，３．４）。
経て、それぞれの周期の１／２ずつ順次遅れた４種類の
出力を得る（第１図１ ．２，３．４）。
第１図においてＣＬＫ１は第１の装置のクロツクであっ
て、ＤＦ１，２，３．４はクロツクＣＬＫ，によって動
作する。
て、ＤＦ１，２，３．４はクロツクＣＬＫ，によって動
作する。
多重化データ線７におけるケーブル遅延が小さい場合は
、第２図ａに示すように遅れの多い出力、例えばＤＦ４
の出力４をストラツプ５によって選択してＤＶ６に入力
する。
、第２図ａに示すように遅れの多い出力、例えばＤＦ４
の出力４をストラツプ５によって選択してＤＶ６に入力
する。
ＤＶ６はこれによって出力５を生じる。
ＲＥＣ８は多重化データ線７を経てこれを受信して出力
６を生じる。
６を生じる。
出力６は、出力５に比べて、多重化データ線７における
遅延に相当して遅れている（第２図ａ，５．６）。
遅延に相当して遅れている（第２図ａ，５．６）。
ＤＦ９においては、ＲＥＣ８の出力を受けてクロツクＣ
ＬＫ２の立上りによってこれを読み取って、同期された
出力を生じる（第２図ａ，７．８）。
ＬＫ２の立上りによってこれを読み取って、同期された
出力を生じる（第２図ａ，７．８）。
多重化データ線７におけるケーブル遅延が大きい場合は
、第２図ｂに示すように遅れの少ない出力、例えばＤＦ
１の出力１をストラツプ５によって選択してＤＶ６に入
力する。
、第２図ｂに示すように遅れの少ない出力、例えばＤＦ
１の出力１をストラツプ５によって選択してＤＶ６に入
力する。
これによってＤＶ６、多重化データ線７、ＲＥＣ８を経
て出力６を生じるが、出力６は出力５に比べ、第２図ａ
の場合より多く遅れている（第２図ｂ，５．６）。
て出力６を生じるが、出力６は出力５に比べ、第２図ａ
の場合より多く遅れている（第２図ｂ，５．６）。
ＤＦ９においてはクロツクＣＬＫ２によって出力６を読
み取って同期された出力を生じる（第２図ｂ，７，８）
。
み取って同期された出力を生じる（第２図ｂ，７，８）
。
このように従来の装置間データ伝送同期方式においては
、装置間のケーブルの長さによって送信側においてスト
ラップの接続変更を行なう必要があるだけでなく、第１
の装置のクロツクと、第２の装置のクロックの間におけ
る、位相ずれの許容範囲が少ない欠点があった。
、装置間のケーブルの長さによって送信側においてスト
ラップの接続変更を行なう必要があるだけでなく、第１
の装置のクロツクと、第２の装置のクロックの間におけ
る、位相ずれの許容範囲が少ない欠点があった。
本発明はこのような従来技術の欠点を除去しようとする
ものであって、その目的は、装置間のケーブル長が変化
してもストラップの接続変更等の調整が必要でなく、ま
た第１の装置のクロツクと第２の装置のクロックとの間
における位相のずれが、ある程度許容できる同期方式を
提供することにある。
ものであって、その目的は、装置間のケーブル長が変化
してもストラップの接続変更等の調整が必要でなく、ま
た第１の装置のクロツクと第２の装置のクロックとの間
における位相のずれが、ある程度許容できる同期方式を
提供することにある。
この目的を達成するため、本発明の装置間データ伝送同
期方式においては、時分割多重化されたデータを送出す
る第ｌの装置と、該データを受信する第２の装置との間
における装置間デー夕伝送同期方式において、第１の装
置から前記時分割多重化されたデータとともに該データ
のビットごとに同期した第１のクロツクと該データの複
数ビットごとに同期した第２のクロックとを送出すると
ともに、第２の装置において受信した前記第１のクロツ
クと第２のクロツクをもとに第２のクロツクと等しい周
期の多相クロツクを作成し、前記時分割多重化されたデ
ータを該多相クロツクの各相をクロツクとして各相ごと
にそれぞれ対応するレジスタに蓄積し、該各レジスタの
出力を第２の装置のクロツクによって制御されるセレク
タを経て順次選択することによって、受信した時分割多
重化データを第２の装置のクロックに同期させることを
特徴としている。
期方式においては、時分割多重化されたデータを送出す
る第ｌの装置と、該データを受信する第２の装置との間
における装置間デー夕伝送同期方式において、第１の装
置から前記時分割多重化されたデータとともに該データ
のビットごとに同期した第１のクロツクと該データの複
数ビットごとに同期した第２のクロックとを送出すると
ともに、第２の装置において受信した前記第１のクロツ
クと第２のクロツクをもとに第２のクロツクと等しい周
期の多相クロツクを作成し、前記時分割多重化されたデ
ータを該多相クロツクの各相をクロツクとして各相ごと
にそれぞれ対応するレジスタに蓄積し、該各レジスタの
出力を第２の装置のクロツクによって制御されるセレク
タを経て順次選択することによって、受信した時分割多
重化データを第２の装置のクロックに同期させることを
特徴としている。
以下、実施例について説明する。
第３図は本発明の装置間データ伝送同期方式の一実施例
の構成を示すブロック図である。
の構成を示すブロック図である。
同図において、１１．１２はＤタイプフリツプフロツプ
（ＤＦ）、１３，１４．１５はケーブルドライバ（ＤＶ
）、１６は多重化データ線、１７は第１のクロツク線、
１８は第２のクロツク線、１ ９ ， ２０ ． ２１
はケーブルレシーバ（ＲＦＣ），２２はシフトレジスタ
（Ｓ Ｒ）、２３，２４ ，２５ ，２６はＤタイプフ
リップフロツプ（ＤＦ）、２７はセレクタ（Ｓ Ｅ Ｌ
）、２８はカウンタ（Ｃ Ｎ Ｔ）、２９はＤタイプフ
リツプフロツプ（ＤＦ）である。
（ＤＦ）、１３，１４．１５はケーブルドライバ（ＤＶ
）、１６は多重化データ線、１７は第１のクロツク線、
１８は第２のクロツク線、１ ９ ， ２０ ． ２１
はケーブルレシーバ（ＲＦＣ），２２はシフトレジスタ
（Ｓ Ｒ）、２３，２４ ，２５ ，２６はＤタイプフ
リップフロツプ（ＤＦ）、２７はセレクタ（Ｓ Ｅ Ｌ
）、２８はカウンタ（Ｃ Ｎ Ｔ）、２９はＤタイプフ
リツプフロツプ（ＤＦ）である。
多重化データ線１６、第１のクロツク線１７および第２
のクロツク線１８を中介として、左側の１点鎖線内は第
１の装置、右側の１点鎖線内は第２の装置であって、第
１の装置から第２の装置に対してデータ伝送を行なう場
合を示している。
のクロツク線１８を中介として、左側の１点鎖線内は第
１の装置、右側の１点鎖線内は第２の装置であって、第
１の装置から第２の装置に対してデータ伝送を行なう場
合を示している。
また第４図および第５図は、第３図の装置間データ伝送
同期方式における各部信号を示すタイムチャートである
。
同期方式における各部信号を示すタイムチャートである
。
第３図ないし第５図において、１，２．３はそれぞれＤ
Ｖ１３，１４，１５の出カデ′一タ、４，５．６はそれ
ぞれＲＥＣ１９，２０．２１の出力デ゛一タ、７，８，
９．１０はＳＲ２２の出力であるそれぞれ第１相、第２
相、第３相、第４相のクロツク、１５は第２の装置のク
ロツクＣＬＫ２、１６はＣＮＴ２８の出力、１７はＤ
Ｆ２９の出力をそれぞれ示している。
Ｖ１３，１４，１５の出カデ′一タ、４，５．６はそれ
ぞれＲＥＣ１９，２０．２１の出力デ゛一タ、７，８，
９．１０はＳＲ２２の出力であるそれぞれ第１相、第２
相、第３相、第４相のクロツク、１５は第２の装置のク
ロツクＣＬＫ２、１６はＣＮＴ２８の出力、１７はＤ
Ｆ２９の出力をそれぞれ示している。
また第４図はケーブル遅延が小さい場合を示し、第５図
はケーブル遅延が大きい場合を示している。
はケーブル遅延が大きい場合を示している。
第１の装置において、多重化データはＤＦ１１において
第１の装置のクロツクＣＬＫ１によってタイミングをと
られたのち、ＤＶ１３を経て送出され、また第１のクロ
ツクＣＬＫ１はＤＶ１４を経て送出される（第４図およ
び第５図１，２）。
第１の装置のクロツクＣＬＫ１によってタイミングをと
られたのち、ＤＶ１３を経て送出され、また第１のクロ
ツクＣＬＫ１はＤＶ１４を経て送出される（第４図およ
び第５図１，２）。
また第１のクロツクＣＬＫ，はＤＦ１２において４分周
され、第２のクロツクＣＬＫ１’としてＤＶ１５を経て
送出される（第４図および第５図３）。
され、第２のクロツクＣＬＫ１’としてＤＶ１５を経て
送出される（第４図および第５図３）。
出力１ ，２．３は、それぞれ多重化線１６、第１のク
ロツク線１７、第２のクロツク線１８を経て第２の装置
へ送られ、それぞれＲＥＣ１９，２０．２１を経て、出
力４，５．６を生じる（第４図および第５図４．５．６
）。
ロツク線１７、第２のクロツク線１８を経て第２の装置
へ送られ、それぞれＲＥＣ１９，２０．２１を経て、出
力４，５．６を生じる（第４図および第５図４．５．６
）。
第２の装置においては、ＳＲ２２において出力６を入力
とし、出力５をクロツクとして、第２のクロツクＣＬＫ
，’を第１のクロツクＣＬＫ１の１周期ずつ遅延させた
、４相のクロツクを作成する（第４図および第５図７，
８，９；１０）。
とし、出力５をクロツクとして、第２のクロツクＣＬＫ
，’を第１のクロツクＣＬＫ１の１周期ずつ遅延させた
、４相のクロツクを作成する（第４図および第５図７，
８，９；１０）。
ＤＦ２３は第１相のクロツク７によって出力デ゛ータ４
におけるデータＤ。
におけるデータＤ。
を、次にデータＤ４によって書きかえられるまで蓄積す
る。
る。
同様にＤＦ２４は、第２相のクロツク８によってデータ
Ｄ，を、次にデータＤ，によって書きかえられるまで蓄
積し、ＤＦ２５は第３相のクロツク９によって、データ
Ｄ２を次にデータＤ６によって書きかえられるまで蓄積
し、ＤＦ２６は第４相のクロツク１０によって、データ
Ｄ３を次にデータＤ７によって書きかえられるまで蓄積
する。
Ｄ，を、次にデータＤ，によって書きかえられるまで蓄
積し、ＤＦ２５は第３相のクロツク９によって、データ
Ｄ２を次にデータＤ６によって書きかえられるまで蓄積
し、ＤＦ２６は第４相のクロツク１０によって、データ
Ｄ３を次にデータＤ７によって書きかえられるまで蓄積
する。
このような動作を繰り返えすことによって、各ＤＦ２３
，２４ ，２５ ，２６の出力として、第４図および
第５図に示されるように、出力多重データ４のビットレ
ートに対して、ビットレートが１／４であり、かつ各周
期のデータが順次含まれる４つの信号を生じる（第４図
および第５図１１ ．１２，１３．１４）。
，２４ ，２５ ，２６の出力として、第４図および
第５図に示されるように、出力多重データ４のビットレ
ートに対して、ビットレートが１／４であり、かつ各周
期のデータが順次含まれる４つの信号を生じる（第４図
および第５図１１ ．１２，１３．１４）。
一方、第２の装置のクロツクＣＬＫ２（第４図および第
５図１５）はカウンタ２８に加えられて、４周期ごとに
Ｏ〜３を繰り返す出−力を生じる（第４図および第５図
１６）。
５図１５）はカウンタ２８に加えられて、４周期ごとに
Ｏ〜３を繰り返す出−力を生じる（第４図および第５図
１６）。
この出力によってセレクタ２７が制御されて、入力端子
Ｘ。
Ｘ。
，Ｘ１，Ｘ２，Ｘ３にそれぞれ加えられている信号１１
，１２，１３．１４が順次選択されて、出力端子Ｘに出
力を生じる。
，１２，１３．１４が順次選択されて、出力端子Ｘに出
力を生じる。
ＳＥＬ２７の出力ＸはさらにＤＦ２９に入力され、クロ
ツクＣＬＫ２をクロックとしてこれを読みとることによ
って、第２の装置のクロツクＣＬＫ２に同期した出力を
得る（第４図および第５図１７）。
ツクＣＬＫ２をクロックとしてこれを読みとることによ
って、第２の装置のクロツクＣＬＫ２に同期した出力を
得る（第４図および第５図１７）。
第４図および第５図から明らかなように、ケーブル遅延
の大小に拘らず、出力１７においては第２の装置のクロ
ツクに同期した受信データが得られ、ケーブル遅延は自
動的に吸収されている。
の大小に拘らず、出力１７においては第２の装置のクロ
ツクに同期した受信データが得られ、ケーブル遅延は自
動的に吸収されている。
なお以上の説明はケーブル遅延量が変化する場合につい
て述べたが、第１の装置のクロツクと第２の装置のクロ
ックとの間に位相ずれがある場合にも、同様にしてある
程度までこれを吸収することができる。
て述べたが、第１の装置のクロツクと第２の装置のクロ
ックとの間に位相ずれがある場合にも、同様にしてある
程度までこれを吸収することができる。
また時分割された多重化データを、複数のレジスタに順
次蓄積して多相クロツクによって読み出す場合における
、レジスタの数と相数はケーブル遅延量および第１の装
置のクロツクと第２の装置のクロツクの間の位相ずれの
許容量によって、任意に選択し得ることは言うまでもな
い。
次蓄積して多相クロツクによって読み出す場合における
、レジスタの数と相数はケーブル遅延量および第１の装
置のクロツクと第２の装置のクロツクの間の位相ずれの
許容量によって、任意に選択し得ることは言うまでもな
い。
以上説明したように、本発明の装置間データ伝送同期方
式によれば、装置間のケーブル長が変化した場合におい
ても、ストラップの接続変更を行なう等の調整が必要で
なく、また第１の装置のクロツクと第２の装置のクロツ
クとの間の位相のずれもある程度まで許容できるので、
極めて効果的である。
式によれば、装置間のケーブル長が変化した場合におい
ても、ストラップの接続変更を行なう等の調整が必要で
なく、また第１の装置のクロツクと第２の装置のクロツ
クとの間の位相のずれもある程度まで許容できるので、
極めて効果的である。
第１図は従来の装置間データ伝送同期方式の構成を示す
ブロック図、第２図は第１図の方式における各部信号を
示すタイムチャート、第３図は本発明の装置間データ伝
送同期方式の一実施例の構成を示すブロック図、第４図
および第５図は第３図の方式における各部信号を示すタ
イムチャートである。
ブロック図、第２図は第１図の方式における各部信号を
示すタイムチャート、第３図は本発明の装置間データ伝
送同期方式の一実施例の構成を示すブロック図、第４図
および第５図は第３図の方式における各部信号を示すタ
イムチャートである。
Claims (1)
- １ 時分割多重化されたデータを送出する第１の装置と
、該データを受信する第２の装置との間における装置間
データ伝送同期方式において、第１の装置から前記時分
割多重化されたデータとともに該データのビットごとに
同期した第１のクロツクと該データの複数ビットごとに
同期した第２のクロックとを送出するとともに、第２の
装置において受信した前記第１のクロツクと第２のクロ
ックをもとに第２のクロツクと等しい周期の多相クロツ
クを作或し、前記時分割多重化されたデータを該多相ク
ロツクの谷相をクロツクとして各相ことにそれぞれ対応
するレジスタに蓄積し、該各レジスタの出力を第２の装
置のクロツクによって制御されるセレクタを経て順次選
択することによつて、受信した時分割多重化データを第
２の装置のクロツクに同期させることを特徴とする装置
間データ伝送同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55121897A JPS5849058B2 (ja) | 1980-09-03 | 1980-09-03 | 装置間デ−タ伝送同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55121897A JPS5849058B2 (ja) | 1980-09-03 | 1980-09-03 | 装置間デ−タ伝送同期方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5746550A JPS5746550A (en) | 1982-03-17 |
| JPS5849058B2 true JPS5849058B2 (ja) | 1983-11-01 |
Family
ID=14822607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55121897A Expired JPS5849058B2 (ja) | 1980-09-03 | 1980-09-03 | 装置間デ−タ伝送同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5849058B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60107449U (ja) * | 1983-12-23 | 1985-07-22 | 日産ディーゼル工業株式会社 | ダンパ付クランクプ−リ |
| JPH0113788Y2 (ja) * | 1984-06-18 | 1989-04-24 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63110838A (ja) * | 1986-10-29 | 1988-05-16 | Nec Corp | 同期信号転送方式 |
-
1980
- 1980-09-03 JP JP55121897A patent/JPS5849058B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60107449U (ja) * | 1983-12-23 | 1985-07-22 | 日産ディーゼル工業株式会社 | ダンパ付クランクプ−リ |
| JPH0113788Y2 (ja) * | 1984-06-18 | 1989-04-24 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5746550A (en) | 1982-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4851909A (en) | Method and apparatus for maintaining audio/ video synchronism in a television signal read-out from a digital buffer memory by a reference signal | |
| US6628679B1 (en) | SERDES (serializer/deserializer) time domain multiplexing/demultiplexing technique | |
| IL36446A (en) | Time divison multiplex data transmission system | |
| EP0334357B1 (en) | Pulse insertion circuit | |
| JPH03179830A (ja) | フレーム位相同期方式 | |
| JPS59225640A (ja) | クロツク位相同期方式 | |
| EP0016336B1 (en) | Digital signal transmission system | |
| JPH0478061B2 (ja) | ||
| JPS5849058B2 (ja) | 装置間デ−タ伝送同期方式 | |
| US4101739A (en) | Demultiplexer for originally synchronous digital signals internested word-wise | |
| JPH0756962B2 (ja) | データ通信システム | |
| JPS6350896B2 (ja) | ||
| JP2511551B2 (ja) | 共通バス制御方式 | |
| SU1531135A1 (ru) | Способ компенсации фазовых сдвигов при многоканальном воспроизведении информации и устройство дл его осуществлени | |
| EP0544451A1 (en) | A communication bus | |
| JP2548709B2 (ja) | 多重フレ−ムアライナ | |
| KR100204062B1 (ko) | 저속 데이타 프레임 위상 정렬기 | |
| JP2692476B2 (ja) | フレーム同期システム | |
| JPH02121541A (ja) | チャンネルアクセス方式 | |
| SU734887A1 (ru) | Способ приема информации в многоканальных системах св зи с импульснокодовой модул цией и устройство дл его осуществлени | |
| SU652718A1 (ru) | Многоканальна система передачи двоичной информации с временным уплотнением | |
| JPH0379134A (ja) | 直列―並列変換回路を用いたフレーム位相同期回路 | |
| JPH0697757B2 (ja) | 多重化方式 | |
| JPH0636493B2 (ja) | 遅延等化回路 | |
| JPH0712163B2 (ja) | 多重化マルチフレ−ム同期回路 |