JPS5849058B2 - 装置間デ−タ伝送同期方式 - Google Patents
装置間デ−タ伝送同期方式Info
- Publication number
- JPS5849058B2 JPS5849058B2 JP55121897A JP12189780A JPS5849058B2 JP S5849058 B2 JPS5849058 B2 JP S5849058B2 JP 55121897 A JP55121897 A JP 55121897A JP 12189780 A JP12189780 A JP 12189780A JP S5849058 B2 JPS5849058 B2 JP S5849058B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- data
- output
- inter
- transmission synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
- H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
本発明は、比較的短い距離に置かれた装置間においてデ
ータ伝送を行なう場合における、装置間データ伝送同期
方式に関するものである。
ータ伝送を行なう場合における、装置間データ伝送同期
方式に関するものである。
1つの装置から、例えば数十メートル程度の長さを有す
るケーブルを通じて、他の装置に対して、時分割された
データを伝送するような場合は、装置間におけるクロツ
クの位相のずれや、ケーフルによる伝送遅延を考慮して
、受信するデータの同期をとる必要がある。
るケーブルを通じて、他の装置に対して、時分割された
データを伝送するような場合は、装置間におけるクロツ
クの位相のずれや、ケーフルによる伝送遅延を考慮して
、受信するデータの同期をとる必要がある。
これに対して、従来は送信側においてケーブル遅延等を
見込んで適当なタイミングでデータを送出し、受信側で
これに対してリタイミングを行なって、データを受信す
る方法が行なわれていた。
見込んで適当なタイミングでデータを送出し、受信側で
これに対してリタイミングを行なって、データを受信す
る方法が行なわれていた。
第1図は従来の装置間データ伝送同期方式の構成を示す
ブロック図である。
ブロック図である。
同図において、1,2,3.4はDタイプフリツプフロ
ツプ(D F)、5はストラップ、6はケーブルドライ
バ(DV)、7は多重化データ線、8はケーブルレシー
バ(REC)、9はDタイプフリツプフロツプ(DF)
である。
ツプ(D F)、5はストラップ、6はケーブルドライ
バ(DV)、7は多重化データ線、8はケーブルレシー
バ(REC)、9はDタイプフリツプフロツプ(DF)
である。
また同図において、多重化データ線7を中介として、左
側の1点鎖線内は第1の装置、右側の1点鎖線内は第2
の装置であって、第1の装置から第2の装置に対してデ
ータ伝送を行なう場合を示している0 また第2図は、第1図に示された従来の装置間データ伝
送同期方式における各部信号を示すタイムチャートであ
る。
側の1点鎖線内は第1の装置、右側の1点鎖線内は第2
の装置であって、第1の装置から第2の装置に対してデ
ータ伝送を行なう場合を示している0 また第2図は、第1図に示された従来の装置間データ伝
送同期方式における各部信号を示すタイムチャートであ
る。
同図において、aはケーブル遅延が小さい場合を示し、
bはケーブル遅延が大きい場合を示している。
bはケーブル遅延が大きい場合を示している。
また第1図およひ第2図において、1 ,2,3.4は
それぞれDF1,2,3,4の出力デ゛一タ、5はDV
6の出力テ゛一タ、6はREC8の出力データ、7は第
2の装置のクロツクCLK2、8はDF9の出力デ゛−
クをそれぞれ示している。
それぞれDF1,2,3,4の出力デ゛一タ、5はDV
6の出力テ゛一タ、6はREC8の出力データ、7は第
2の装置のクロツクCLK2、8はDF9の出力デ゛−
クをそれぞれ示している。
第lの装置において、データDPI,2,3.4を順次
経て、それぞれの周期の1/2ずつ順次遅れた4種類の
出力を得る(第1図1 .2,3.4)。
経て、それぞれの周期の1/2ずつ順次遅れた4種類の
出力を得る(第1図1 .2,3.4)。
第1図においてCLK1は第1の装置のクロツクであっ
て、DF1,2,3.4はクロツクCLK,によって動
作する。
て、DF1,2,3.4はクロツクCLK,によって動
作する。
多重化データ線7におけるケーブル遅延が小さい場合は
、第2図aに示すように遅れの多い出力、例えばDF4
の出力4をストラツプ5によって選択してDV6に入力
する。
、第2図aに示すように遅れの多い出力、例えばDF4
の出力4をストラツプ5によって選択してDV6に入力
する。
DV6はこれによって出力5を生じる。
REC8は多重化データ線7を経てこれを受信して出力
6を生じる。
6を生じる。
出力6は、出力5に比べて、多重化データ線7における
遅延に相当して遅れている(第2図a,5.6)。
遅延に相当して遅れている(第2図a,5.6)。
DF9においては、REC8の出力を受けてクロツクC
LK2の立上りによってこれを読み取って、同期された
出力を生じる(第2図a,7.8)。
LK2の立上りによってこれを読み取って、同期された
出力を生じる(第2図a,7.8)。
多重化データ線7におけるケーブル遅延が大きい場合は
、第2図bに示すように遅れの少ない出力、例えばDF
1の出力1をストラツプ5によって選択してDV6に入
力する。
、第2図bに示すように遅れの少ない出力、例えばDF
1の出力1をストラツプ5によって選択してDV6に入
力する。
これによってDV6、多重化データ線7、REC8を経
て出力6を生じるが、出力6は出力5に比べ、第2図a
の場合より多く遅れている(第2図b,5.6)。
て出力6を生じるが、出力6は出力5に比べ、第2図a
の場合より多く遅れている(第2図b,5.6)。
DF9においてはクロツクCLK2によって出力6を読
み取って同期された出力を生じる(第2図b,7,8)
。
み取って同期された出力を生じる(第2図b,7,8)
。
このように従来の装置間データ伝送同期方式においては
、装置間のケーブルの長さによって送信側においてスト
ラップの接続変更を行なう必要があるだけでなく、第1
の装置のクロツクと、第2の装置のクロックの間におけ
る、位相ずれの許容範囲が少ない欠点があった。
、装置間のケーブルの長さによって送信側においてスト
ラップの接続変更を行なう必要があるだけでなく、第1
の装置のクロツクと、第2の装置のクロックの間におけ
る、位相ずれの許容範囲が少ない欠点があった。
本発明はこのような従来技術の欠点を除去しようとする
ものであって、その目的は、装置間のケーブル長が変化
してもストラップの接続変更等の調整が必要でなく、ま
た第1の装置のクロツクと第2の装置のクロックとの間
における位相のずれが、ある程度許容できる同期方式を
提供することにある。
ものであって、その目的は、装置間のケーブル長が変化
してもストラップの接続変更等の調整が必要でなく、ま
た第1の装置のクロツクと第2の装置のクロックとの間
における位相のずれが、ある程度許容できる同期方式を
提供することにある。
この目的を達成するため、本発明の装置間データ伝送同
期方式においては、時分割多重化されたデータを送出す
る第lの装置と、該データを受信する第2の装置との間
における装置間デー夕伝送同期方式において、第1の装
置から前記時分割多重化されたデータとともに該データ
のビットごとに同期した第1のクロツクと該データの複
数ビットごとに同期した第2のクロックとを送出すると
ともに、第2の装置において受信した前記第1のクロツ
クと第2のクロツクをもとに第2のクロツクと等しい周
期の多相クロツクを作成し、前記時分割多重化されたデ
ータを該多相クロツクの各相をクロツクとして各相ごと
にそれぞれ対応するレジスタに蓄積し、該各レジスタの
出力を第2の装置のクロツクによって制御されるセレク
タを経て順次選択することによって、受信した時分割多
重化データを第2の装置のクロックに同期させることを
特徴としている。
期方式においては、時分割多重化されたデータを送出す
る第lの装置と、該データを受信する第2の装置との間
における装置間デー夕伝送同期方式において、第1の装
置から前記時分割多重化されたデータとともに該データ
のビットごとに同期した第1のクロツクと該データの複
数ビットごとに同期した第2のクロックとを送出すると
ともに、第2の装置において受信した前記第1のクロツ
クと第2のクロツクをもとに第2のクロツクと等しい周
期の多相クロツクを作成し、前記時分割多重化されたデ
ータを該多相クロツクの各相をクロツクとして各相ごと
にそれぞれ対応するレジスタに蓄積し、該各レジスタの
出力を第2の装置のクロツクによって制御されるセレク
タを経て順次選択することによって、受信した時分割多
重化データを第2の装置のクロックに同期させることを
特徴としている。
以下、実施例について説明する。
第3図は本発明の装置間データ伝送同期方式の一実施例
の構成を示すブロック図である。
の構成を示すブロック図である。
同図において、11.12はDタイプフリツプフロツプ
(DF)、13,14.15はケーブルドライバ(DV
)、16は多重化データ線、17は第1のクロツク線、
18は第2のクロツク線、1 9 , 20 . 21
はケーブルレシーバ(RFC),22はシフトレジスタ
(S R)、23,24 ,25 ,26はDタイプフ
リップフロツプ(DF)、27はセレクタ(S E L
)、28はカウンタ(C N T)、29はDタイプフ
リツプフロツプ(DF)である。
(DF)、13,14.15はケーブルドライバ(DV
)、16は多重化データ線、17は第1のクロツク線、
18は第2のクロツク線、1 9 , 20 . 21
はケーブルレシーバ(RFC),22はシフトレジスタ
(S R)、23,24 ,25 ,26はDタイプフ
リップフロツプ(DF)、27はセレクタ(S E L
)、28はカウンタ(C N T)、29はDタイプフ
リツプフロツプ(DF)である。
多重化データ線16、第1のクロツク線17および第2
のクロツク線18を中介として、左側の1点鎖線内は第
1の装置、右側の1点鎖線内は第2の装置であって、第
1の装置から第2の装置に対してデータ伝送を行なう場
合を示している。
のクロツク線18を中介として、左側の1点鎖線内は第
1の装置、右側の1点鎖線内は第2の装置であって、第
1の装置から第2の装置に対してデータ伝送を行なう場
合を示している。
また第4図および第5図は、第3図の装置間データ伝送
同期方式における各部信号を示すタイムチャートである
。
同期方式における各部信号を示すタイムチャートである
。
第3図ないし第5図において、1,2.3はそれぞれD
V13,14,15の出カデ′一タ、4,5.6はそれ
ぞれREC19,20.21の出力デ゛一タ、7,8,
9.10はSR22の出力であるそれぞれ第1相、第2
相、第3相、第4相のクロツク、15は第2の装置のク
ロツクCLK2、16はCNT28の出力、17はD
F29の出力をそれぞれ示している。
V13,14,15の出カデ′一タ、4,5.6はそれ
ぞれREC19,20.21の出力デ゛一タ、7,8,
9.10はSR22の出力であるそれぞれ第1相、第2
相、第3相、第4相のクロツク、15は第2の装置のク
ロツクCLK2、16はCNT28の出力、17はD
F29の出力をそれぞれ示している。
また第4図はケーブル遅延が小さい場合を示し、第5図
はケーブル遅延が大きい場合を示している。
はケーブル遅延が大きい場合を示している。
第1の装置において、多重化データはDF11において
第1の装置のクロツクCLK1によってタイミングをと
られたのち、DV13を経て送出され、また第1のクロ
ツクCLK1はDV14を経て送出される(第4図およ
び第5図1,2)。
第1の装置のクロツクCLK1によってタイミングをと
られたのち、DV13を経て送出され、また第1のクロ
ツクCLK1はDV14を経て送出される(第4図およ
び第5図1,2)。
また第1のクロツクCLK,はDF12において4分周
され、第2のクロツクCLK1’としてDV15を経て
送出される(第4図および第5図3)。
され、第2のクロツクCLK1’としてDV15を経て
送出される(第4図および第5図3)。
出力1 ,2.3は、それぞれ多重化線16、第1のク
ロツク線17、第2のクロツク線18を経て第2の装置
へ送られ、それぞれREC19,20.21を経て、出
力4,5.6を生じる(第4図および第5図4.5.6
)。
ロツク線17、第2のクロツク線18を経て第2の装置
へ送られ、それぞれREC19,20.21を経て、出
力4,5.6を生じる(第4図および第5図4.5.6
)。
第2の装置においては、SR22において出力6を入力
とし、出力5をクロツクとして、第2のクロツクCLK
,’を第1のクロツクCLK1の1周期ずつ遅延させた
、4相のクロツクを作成する(第4図および第5図7,
8,9;10)。
とし、出力5をクロツクとして、第2のクロツクCLK
,’を第1のクロツクCLK1の1周期ずつ遅延させた
、4相のクロツクを作成する(第4図および第5図7,
8,9;10)。
DF23は第1相のクロツク7によって出力デ゛ータ4
におけるデータD。
におけるデータD。
を、次にデータD4によって書きかえられるまで蓄積す
る。
る。
同様にDF24は、第2相のクロツク8によってデータ
D,を、次にデータD,によって書きかえられるまで蓄
積し、DF25は第3相のクロツク9によって、データ
D2を次にデータD6によって書きかえられるまで蓄積
し、DF26は第4相のクロツク10によって、データ
D3を次にデータD7によって書きかえられるまで蓄積
する。
D,を、次にデータD,によって書きかえられるまで蓄
積し、DF25は第3相のクロツク9によって、データ
D2を次にデータD6によって書きかえられるまで蓄積
し、DF26は第4相のクロツク10によって、データ
D3を次にデータD7によって書きかえられるまで蓄積
する。
このような動作を繰り返えすことによって、各DF23
,24 ,25 ,26の出力として、第4図および
第5図に示されるように、出力多重データ4のビットレ
ートに対して、ビットレートが1/4であり、かつ各周
期のデータが順次含まれる4つの信号を生じる(第4図
および第5図11 .12,13.14)。
,24 ,25 ,26の出力として、第4図および
第5図に示されるように、出力多重データ4のビットレ
ートに対して、ビットレートが1/4であり、かつ各周
期のデータが順次含まれる4つの信号を生じる(第4図
および第5図11 .12,13.14)。
一方、第2の装置のクロツクCLK2(第4図および第
5図15)はカウンタ28に加えられて、4周期ごとに
O〜3を繰り返す出−力を生じる(第4図および第5図
16)。
5図15)はカウンタ28に加えられて、4周期ごとに
O〜3を繰り返す出−力を生じる(第4図および第5図
16)。
この出力によってセレクタ27が制御されて、入力端子
X。
X。
,X1,X2,X3にそれぞれ加えられている信号11
,12,13.14が順次選択されて、出力端子Xに出
力を生じる。
,12,13.14が順次選択されて、出力端子Xに出
力を生じる。
SEL27の出力XはさらにDF29に入力され、クロ
ツクCLK2をクロックとしてこれを読みとることによ
って、第2の装置のクロツクCLK2に同期した出力を
得る(第4図および第5図17)。
ツクCLK2をクロックとしてこれを読みとることによ
って、第2の装置のクロツクCLK2に同期した出力を
得る(第4図および第5図17)。
第4図および第5図から明らかなように、ケーブル遅延
の大小に拘らず、出力17においては第2の装置のクロ
ツクに同期した受信データが得られ、ケーブル遅延は自
動的に吸収されている。
の大小に拘らず、出力17においては第2の装置のクロ
ツクに同期した受信データが得られ、ケーブル遅延は自
動的に吸収されている。
なお以上の説明はケーブル遅延量が変化する場合につい
て述べたが、第1の装置のクロツクと第2の装置のクロ
ックとの間に位相ずれがある場合にも、同様にしてある
程度までこれを吸収することができる。
て述べたが、第1の装置のクロツクと第2の装置のクロ
ックとの間に位相ずれがある場合にも、同様にしてある
程度までこれを吸収することができる。
また時分割された多重化データを、複数のレジスタに順
次蓄積して多相クロツクによって読み出す場合における
、レジスタの数と相数はケーブル遅延量および第1の装
置のクロツクと第2の装置のクロツクの間の位相ずれの
許容量によって、任意に選択し得ることは言うまでもな
い。
次蓄積して多相クロツクによって読み出す場合における
、レジスタの数と相数はケーブル遅延量および第1の装
置のクロツクと第2の装置のクロツクの間の位相ずれの
許容量によって、任意に選択し得ることは言うまでもな
い。
以上説明したように、本発明の装置間データ伝送同期方
式によれば、装置間のケーブル長が変化した場合におい
ても、ストラップの接続変更を行なう等の調整が必要で
なく、また第1の装置のクロツクと第2の装置のクロツ
クとの間の位相のずれもある程度まで許容できるので、
極めて効果的である。
式によれば、装置間のケーブル長が変化した場合におい
ても、ストラップの接続変更を行なう等の調整が必要で
なく、また第1の装置のクロツクと第2の装置のクロツ
クとの間の位相のずれもある程度まで許容できるので、
極めて効果的である。
第1図は従来の装置間データ伝送同期方式の構成を示す
ブロック図、第2図は第1図の方式における各部信号を
示すタイムチャート、第3図は本発明の装置間データ伝
送同期方式の一実施例の構成を示すブロック図、第4図
および第5図は第3図の方式における各部信号を示すタ
イムチャートである。
ブロック図、第2図は第1図の方式における各部信号を
示すタイムチャート、第3図は本発明の装置間データ伝
送同期方式の一実施例の構成を示すブロック図、第4図
および第5図は第3図の方式における各部信号を示すタ
イムチャートである。
Claims (1)
- 1 時分割多重化されたデータを送出する第1の装置と
、該データを受信する第2の装置との間における装置間
データ伝送同期方式において、第1の装置から前記時分
割多重化されたデータとともに該データのビットごとに
同期した第1のクロツクと該データの複数ビットごとに
同期した第2のクロックとを送出するとともに、第2の
装置において受信した前記第1のクロツクと第2のクロ
ックをもとに第2のクロツクと等しい周期の多相クロツ
クを作或し、前記時分割多重化されたデータを該多相ク
ロツクの谷相をクロツクとして各相ことにそれぞれ対応
するレジスタに蓄積し、該各レジスタの出力を第2の装
置のクロツクによって制御されるセレクタを経て順次選
択することによつて、受信した時分割多重化データを第
2の装置のクロツクに同期させることを特徴とする装置
間データ伝送同期方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP55121897A JPS5849058B2 (ja) | 1980-09-03 | 1980-09-03 | 装置間デ−タ伝送同期方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP55121897A JPS5849058B2 (ja) | 1980-09-03 | 1980-09-03 | 装置間デ−タ伝送同期方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5746550A JPS5746550A (en) | 1982-03-17 |
JPS5849058B2 true JPS5849058B2 (ja) | 1983-11-01 |
Family
ID=14822607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP55121897A Expired JPS5849058B2 (ja) | 1980-09-03 | 1980-09-03 | 装置間デ−タ伝送同期方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5849058B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60107449U (ja) * | 1983-12-23 | 1985-07-22 | 日産ディーゼル工業株式会社 | ダンパ付クランクプ−リ |
JPH0113788Y2 (ja) * | 1984-06-18 | 1989-04-24 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63110838A (ja) * | 1986-10-29 | 1988-05-16 | Nec Corp | 同期信号転送方式 |
-
1980
- 1980-09-03 JP JP55121897A patent/JPS5849058B2/ja not_active Expired
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60107449U (ja) * | 1983-12-23 | 1985-07-22 | 日産ディーゼル工業株式会社 | ダンパ付クランクプ−リ |
JPH0113788Y2 (ja) * | 1984-06-18 | 1989-04-24 |
Also Published As
Publication number | Publication date |
---|---|
JPS5746550A (en) | 1982-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4851909A (en) | Method and apparatus for maintaining audio/ video synchronism in a television signal read-out from a digital buffer memory by a reference signal | |
US6628679B1 (en) | SERDES (serializer/deserializer) time domain multiplexing/demultiplexing technique | |
IL36446A (en) | Time divison multiplex data transmission system | |
EP0334357B1 (en) | Pulse insertion circuit | |
JPH03179830A (ja) | フレーム位相同期方式 | |
JPS59225640A (ja) | クロツク位相同期方式 | |
EP0016336B1 (en) | Digital signal transmission system | |
JPH0478061B2 (ja) | ||
JPS5849058B2 (ja) | 装置間デ−タ伝送同期方式 | |
US4101739A (en) | Demultiplexer for originally synchronous digital signals internested word-wise | |
JPH0756962B2 (ja) | データ通信システム | |
JPS6350896B2 (ja) | ||
JP2511551B2 (ja) | 共通バス制御方式 | |
SU1531135A1 (ru) | Способ компенсации фазовых сдвигов при многоканальном воспроизведении информации и устройство дл его осуществлени | |
EP0544451A1 (en) | A communication bus | |
JP2548709B2 (ja) | 多重フレ−ムアライナ | |
KR100204062B1 (ko) | 저속 데이타 프레임 위상 정렬기 | |
JP2692476B2 (ja) | フレーム同期システム | |
JPH02121541A (ja) | チャンネルアクセス方式 | |
SU734887A1 (ru) | Способ приема информации в многоканальных системах св зи с импульснокодовой модул цией и устройство дл его осуществлени | |
SU652718A1 (ru) | Многоканальна система передачи двоичной информации с временным уплотнением | |
JPH0379134A (ja) | 直列―並列変換回路を用いたフレーム位相同期回路 | |
JPH0697757B2 (ja) | 多重化方式 | |
JPH0636493B2 (ja) | 遅延等化回路 | |
JPH0712163B2 (ja) | 多重化マルチフレ−ム同期回路 |