JPS5847928U - Reference clock signal generation circuit for data processing equipment - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本考案の全体ブロック図、第２図は本考案の実
施例の１つで、発振回路の部分を詳細化−したブロック
図、第３図は本考案の他の実施例で、発振回路の部分を
詳細化したブロック図である。 １００・・・レジスタ、２００・・・発振回路、３００
・・・クロックトライバ回路、２１０・・・基準発振器
、２２０・・・分周器（可変）、２３−０・・・位相比
較器、２４０・・・分周器（固定）、２５０・・・低域
通過フィルタ、２６０・・・電圧制御発振器。Fig. 1 is an overall block diagram of the present invention, Fig. 2 is an embodiment of the present invention, and a detailed block diagram of the oscillation circuit, and Fig. 3 is another embodiment of the invention. FIG. 2 is a detailed block diagram of an oscillation circuit. 100...Register, 200...Oscillation circuit, 300
...Clock driver circuit, 210... Reference oscillator, 220... Frequency divider (variable), 23-0... Phase comparator, 240... Frequency divider (fixed), 250... -Low pass filter, 260...voltage controlled oscillator.

Claims (1)

【実用新案登録請求の範囲】 データ処理装置ｔこ供給する基準クロック信号を発生す
るクロック信号発生装置において、データ処理装置から
値を書きこむことのできるレジスタと、 このレジスタの出力値により分周比の変わる分周器と、
入力電圧によって発振周波数の変わる電圧制御発振器と
、基準となる周波数を発振する基準発振器とを系内に持
ち、前記基準発振器の発振周波数ｆ。と電圧制御発振器
の発振周波数Ｆとの間に Ｆ＝（ｍ／ｎ）・ｆ （但しｍ、　ｎは整数） の関係を持ち、前記分周器の分周比により、上式中のｍ
、　　ｎのいずれかが変化する位相同期系から構成され
る発振回路からなり、 前記発振回路の出力すなわち基準クロック信号として前
記電圧制御発振器の出力を使用し、前記データ処理装置
から前記レジスタへの値の書き込みにより、前記基準ク
ロック信号の出力を中断することなく、その周波数を変
化させることを特徴とするデータ処理装置の基準クロッ
ク信号発生回路。[Claims for Utility Model Registration] A clock signal generation device that generates a reference clock signal to be supplied to a data processing device includes a register into which a value can be written from the data processing device, and a frequency division ratio based on the output value of this register. A frequency divider that changes
The system includes a voltage controlled oscillator whose oscillation frequency changes depending on the input voltage and a reference oscillator that oscillates at a reference frequency, and the oscillation frequency f of the reference oscillator. The relationship between F and the oscillation frequency F of the voltage controlled oscillator is F=(m/n)・f (where m and n are integers), and depending on the frequency division ratio of the frequency divider, m in the above equation
, an oscillation circuit constituted by a phase synchronized system in which either of n changes, and the output of the voltage controlled oscillator is used as the output of the oscillation circuit, that is, the reference clock signal, and the value from the data processing device to the register is 1. A reference clock signal generation circuit for a data processing device, characterized in that the frequency of the reference clock signal is changed by writing of the reference clock signal without interrupting output of the reference clock signal.