JPS5846869A

JPS5846869A - Ｐｗｍインバ−タの制御装置

Info

Publication number: JPS5846869A
Application number: JP56141974A
Authority: JP
Inventors: Katsu Maekawa; 克前川
Original assignee: Toshiba Corp; Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1981-09-09
Filing date: 1981-09-09
Publication date: 1983-03-18

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】４本発明は、ＰＷＭインノ饗−夕の制御装置に関するも
ので、特ＫＡルス幅を変えるととにより出力電圧を制御
し、かつ出力電圧に含まれる低次高調波の除去を行うよ
うＫなされたパルス幅の制御に関する。

従来、最も一般的なパルス幅制御方法は出力基準波と一
定周波数の三角波等の搬送波とを比較してこの２つの信
号の大小関係に基いてイン／々−タの各スイッチング素
子をオンオフ制御するものであった。しかしながらこの
ような制御では、搬送波の周波数と出力基準の周波数と
のうなりが発生して出力電流値が時々刻々変化し、例え
ば誘導電動機をこの制御方法によって運転すると、振動
、騒音、電流♂−ト等が生じるという欠点があった。

このため、うなりを防止するためには、搬送波の周波数
が常に出力基準波の整数倍の周波数となるように周期を
とればよいが、出力基準波の１周期間に発生させる／臂
ルス数を変更し、搬送周波数を一定の範囲内とするが必
要で、従来はこのためにＰＬＬ回路が複数必要となり、
またその切換回路等が必要となって回路が複雑化してい
た。

他方、ＲＯＭを用いてＰＷＭ制御を行う方式が最近多数
発表されているが、これらはＲＯＭに、周波数に応じて
所定電圧を発生するような情報を収納しておくため、周
波数に対する電圧の関数の自由度が少なく、周波数、電
圧、及びＡルス数の値が変わると異なった情報を必要と
するため記憶容量が大きなＲＯＭが必要で高価なものと
なっていた。

本発明は上記のような従来のものの問題点を解消するた
めＫなされたもので、出力周波数に応じてノ臂ルス数が
切り換わり変調周波数を一定範囲とすることができ、ま
た出力電圧を周波数とは独立して自由に制御することが
できるＰＷＭインノ饗−タの制御装置を提供するもので
ある。

以下、本発明を図示実施例に基いて説明すると、第１図
にお〜、１て、１は出力周波数指令器、２はこの出力周
波数指令器１から与えられる電圧信号に比例した周波数
のＡルス列を発生するＶＦコンバータ、３はプリセット
が可能なダウンカウンタで、上記ＶＦコンＡ−夕２の出
力／＃ルスがクロックツ々ルスとして与えられ、カウン
ト値が零になると、Ｂｏｒｒｏｗ出力を１とし、このＢ
ｏｒｒｏｗ出力は自からのプリセット指令とし【用いら
れＶＦコン／９−タ２の次のＡルスでプリセットされる
ようになっており、プリセット値を（ｎ−１）とすると
、ｖＦコンＡ−夕２の出力周波数の−の周波数を有する
パルス列がこのカラ／りの出力として得られるようにな
り【いる、また、４はアップカウンタと２ラッチ回路と
から成る周期測定回路で、クロックゼネレータ５から与
えられる高周波のノ櫂ルスをアップカウンタで計数し、
ダウンカウンタ２の出カッ臂ルスの立ち上がりでその時
のアップカウンタの内容をラッチ回路に移し、立ち下が
りでカウンタをクリアするようＫなされている。従って
内蔵するラッチ回路の出力は常にダウンカウンタ３の出
カッ臂ルスの周期に比例した量となり、このディジタル
量”ｍはＡルス数切換制御回路６及び演算回路１０に与
えられる。７はダウンカウンタ３と同じくゾリセツＦ可
能なダウンカウンタで、ダウンカウンタ３の出力するノ
臂ルスがクロックツ臂ルスとして与えられ、カウント値
が０となるとｉｓｏｒｒｏｗ出力を１とする。このＢｏ
ｒｒｏｗ出力は自からのプリセット指令と・し【も用い
られ、ダウンカウンタ３の次の／臂ルスでダウンカウン
タ７はｐ進カウンタとして動作し、とのダウンカウンタ
７のＢｏｒｒｏｗ出力は、ノルス数切換制御回路６及び
６進のリングカフｙり１４に与えられる。また上記ダウ
ンカウンタ７のカクンシ値ム１はＲＯＭ８．９の下位ア
ドレス指定用として用いられるようになっている。６は
／（ルス数切換制御回路で、周期測定回路４の出力、す
なわち周期！。とＩクンカラ／り７のＢｏｒｒｏｗを入
力し、カウンタ３のプリセット値（ｎ−１）、カウンタ
７のプリセット値（ｐ−１）、及びＲＯＭ　８　＊９の
上位アドレス指定用信号ムヨな出力する。８゜９はＲＯ
Ｍで、第２図に示すように、３１９Ｍ８には（ａ）Ｋ示
す値が、ＲＯＭ９には（ｂ）に示す偉力ｔそれぞれ書き
込まれ’Ｃ／いる。ここで、上位アＰレスム８はＡルス
数切換制御回路６より与えられ、下位アドレスＡ＆はダ
ウンカウンタ７より与えられるが、下位アドレスム１は
電気角でω度量に発生させるＰＷＭ／４ルｘ数をｐとし
た時、０から（ｐ−１）までの値しか取り得ないよう、
パルス数切換回路６で制御される。これは前述したダウ
ンカウンタ７のプリセット値を（ｐ−１）とするととく
よりなされて、Ｉ）＝１の時ＡＩ＝Ｏｔ−１ＡＬｔ！　
０（７）値シカ取り得ない、またｐ＝１０の時Ａ、＝７
で、ＡＬは９からＯまでの値を取り得る（第２図参照）
。

今、ム、：ｐ−１の時、ｋ＝１とし、ＡＸ、＝ｐ−２の
時１（＝２として、以下ム１＝ｏの時に＝ｐまでのム１
とｋを対応付ける（ここで、ｋはある〕９ルス数１）Ｋ
おける時のω度量のパルスに最初に出るものからＪ［Ｋ
つける番号）。ム、が一定でＡ１のみが６０゜変化する時、ＲＯＭ８はｓｉｎ　（（２に−１）　・−
５−＋３０　）なる関数値をくり返し出力し、ＲＯＭ９
はＲＯＭ８は５ｉｎ（＃に−４−３０°）、ＲＯＭ９は
ｃｏｏ　ａ　ｋなる関数値を出力し、その出力は演算回
路１０に与えられる。

しかして、演算回路１０には、他に周期測定回路４より
周期Ｔｍと出力電圧指令値Ｖが与えられる。

前記出力電圧指令値マは出力周波数指令器１から与えら
れる電圧を関数発生器１１により出力電圧指令値に変換
し、さらにＡＤコンバータ１２によりディジタル値に変
換したもので、この演算回路１０の詳細図を第３図に示
すと（なお、入力”ｍ　＊　ｖｔｓｉｍ（＃ｉ（＋３０
°）　、　ｃｏｓ＃には全て８ｂｉｔで与えられるもの
とする。）、図において、１０１　、１０２　、１０３
はディジタル乗算器で、８ｂ口ｘｓｂ口の乗算を行い、
その結果を上位の８ｂ口だけを用い、上記ディジタル乗
算器１０１は周期Ｔｍと出力電圧指令値マの乗算を行い
、　ｖＴｍを出力する。またディジタル乗算器１０２　
、１０３はディジタル乗算器１０１の出カマＴｍとｓｌ
ｍ（＃１（＋３０°）　、　ｃｏｓ＃にとの乗算を行い
、乗算器１０２はｖＴ、、５ｌｎ（θに＋３０°）、乗
算器１０３はｖＴＩｎｃｏｓ＃ｋを出力する。１０４　
、１０５は減算回路で、補数器と加算器齢ら構成され、
減算回路１０４は周期−からディジタル乗算器１０２の
出力を減じ、（ＴＩｎ−マＴｍ５１ｎ（＃に＋３０°）
）　を出力し、一方、減算回路１０５は周期Ｔｍからデ
ィジタル乗算器１０３の出力を減じ、（−一マ−ｃｏｓ
＃ｋ）を出力まるよ５になっている。

また、第１図構成において、演算回路１０の出力のうち
、（”ｍ　　”ｍ’ｉｎ（θに＋３０°））と、（Ｔｍ
−マーｃｏｉ＃Ｂ（）は１ピツトだけ桁をずらし、Ｔ（
Ｔｍ−マＴｍ１１ｎ（＃に＋ａｏ°））、Ｔ　（Ｔｌｎ
−ｖＴｍｃｏｓ　＃　ｋ）としてノ臂ルス発生器１３ａ
　、　１３ｂに与えられる。パルス発生器１３ａＫはデ
ータＴ　（Ｔｍ−ｙＴｍｓｉｎ（’に＋３０°））とｖ
Ｔｍｓｉｍ　（＃　ｋ＋　３０つの他にカウンタ３の出
力とりｐツクゼネレータ５の出力が与えられる。パルス
発生器１３ｍはクロックゼネレータ５の出力）臂ルスを
針数し、カウンタ３の出カッ９ルスが０から１となった
時点から、２　（％　’Ｔｍ５ｉｎ　（’ｋ　＋　３０
’）　）だけ時間が経過した時点で出力な０から１とし
、さらに、この時点からｖＴｍｉｎ（＃に＋３０’）だ
け時間が経過した時点で出力を１からＯＫ戻すことＫよ
り演算回路１０より与えられたデータｖＴ、ｎ５ｉｎ（
θに＋３０°′）、２　（”ｍｖＴ−ｉｎ（＃に十ｓｏ
°））Ｋ基づくパルスを発生する。　１４はカウンタ７
のＢＯｒｒＯＷ　出力の立ち下がりでカウントし始める
６進のリングカウンタ、１５はパルス発生器１３ｍ　、
　１３ｂの出力するパルスをリングカウンタ１４の出力
に基づきインノ９−夕を構成する主スィッチのどれに供
給するかを決める論理回路で、この出力はペースドライ
ブ回路を介し第４図に示すインバータのトランジスタに
供給される。

上述したことから、本発明における主要部分はカウンタ
、３〜ＲＯＭ９によるパルス数切換機能を持’）　ｓｉ
ｍ（＃に＋３Ｑ°）　、　ｃｏｓ＃にの関数発生器部分
、演算回路ｌＯ１及び、ｅルス発生器１３ｍ　、　１３
ｂであることが理解され、上記演算回路１０については
既に説述すると、この関数発生器部分はノ々ルス数切換
制御回路６により制御され、／ｌルス数切換制御回路６
は第Ｓ図に示す構成を備えている。第５図において、６
１畠、６１ｂはディジタルコンパレータで、コンル−タ
６１ｍは周期ＴｍとＲＯＭ６７ｍから与えられる−の最
大値Ｔｍ　ｍａｘとを比較し、Ｔｍ＜Ｔｍｍ１．Ｌであ
れば０％　”ｍ＞ＴｍｍａＸであれば１を出力する。ま
た、コン・臂レータ６１ｂは周期ＴｍとＲＯＭ　６７ｂ
から与えられる”ｍの最小値”ｍｍ１ｎとを比較し、”
ｍ”ｍｍ１ｌであれば０、”ｍ”ｍｍ１ｎであれば１を
出力する。６２ａ　、　６２ｂはアンド回路、Ｂは独立
したアップカラントノ臂ルス入力端子とダウンカラント
ノ臂ルス入力端子を持つアップ・ダウンカウンタで、こ
のカウンタ田は４ｂ口のものが用いられ、アンド回路６
２ｍの出力がアツプカウントノＲルス入力端子に、アン
ド回路６２ｂの出力がダウンカラントノ臂ルス入力端子
に与えられるものとする。■はデコーダ、６５ａ　、　
６５ｂは否定論理回路で、上記アップダウンカウンタＢ
のカウント値が７になるとデコーダｌの否定論理回路６
５ａＫ接続された出力が１となり、従って否定Ｉｉ！１
理回路６５ｍの出力は０となる。このため、アンド回路
６２ａの出力は比較器６１ａの出力の如何に拘らず０と
なり、アップダウンカラ／り口はアップカウントが禁止
される。同様に、アップダウンカウンタＢのカウント値
がＯＫなると、デコーダＢ、°否定論瑠回路６５ｂ、ア
ンド回路６２ｂによりダウンカランＦが禁止される。し
たがって、アップＩクンカクンタ田の出力は０から７ま
での値を取り得る。さらに、６６はラッチｉ路で、第１
図におけるカウンタ７の１ｌｏｒｒＯＷ出カの立ち上が
りでアップダウンカウンタＢのカウント値をラッチする
。

６７ｍ、６７ｂ、６８．６９はＲＯＭで、いずれもラッ
チ回路槌の出力によりアドレスム、が指定され、その内
容は第６図に示−される。ここでＲＯＭＧ３は第１図の
カーウンタ３にプリセットさせるための分局値のテーブ
ルで、アドレスＡＩが００時にカウンタ３にプリセット
させるデータは１１１９であり、これによりカウンタ３
はＶＦコンバータ２の出力するＡルスを１２０ケ針数す
る毎に、　Ｂｏｒｒｏｗ　出力を１とする。またアドレ
スム、の値１〜７の場合も同様に、このテーブルから与
えられる値より１だけ多い数態だけカウントする毎Ｋ　
１ｌｏｒｒＯＷ出力を１とする。さらにＲＯＭ６９は力
゛クンタフにプリセットさせるためのノルス数のテーブ
ルで、この場合もカウンタ７は、このテーブルから与え
られる値より１だけ多い数ｐだけカウントする毎にＢｏ
ｒｒｏｗ出力を１とする。このため、ＶＦコンノ々−夕
２の出力周波数はカウンタ３で−とされ、カウンタ７の
Ｂｏｒｒｏｗ出力パルスの周波数はさらに下とされてい
るから、カウンタ７のＢｏｒｒｏｗ出カッ々ルスの周波
数はＶＦコン・智−タ出力周波数の土となる。そｉ＠ｐして、第６僧のテーブルから理解されるよ５Ｋｎ、ｐは
その積ｎｘｐが常に１２０であるように選ばれている。

すなわち、ｖＦコンＡ−夕の出力周波数とカウンタ７の
Ｂｏｒｒｏｗ出力パルスの周波数とは比例しており、ア
ドレスＡＭの値が変わっても、その比例定数は１２０で
一定である。

クンタ３のＢｏｒｒｏｗ出力／々ルスの生じる周期な電
気６０゜（−）となる。すなわち、Ａルス数切換制御回路で、”
＃ｐの値を積が一定であるようにし【同時に変えること
Ｋよりω度を均等に分割する値ｐを変更することができ
る。

しかして、ＲＯＭ８．９はラッチ回路印の出力により上
位アドレスム、・が指定され、下位アドレスム１−１１
カクンタフの出力により指定される。上記ＲＯＭ８の出
力は、電気角をθとした時５ｉｎ（＃＋３０°）なる関
数を、カウンタ７のカウント値が変わる毎に階段波状に
発生する。すなわち、第７図（ａ）は５１ｎ（＃＋３０
°）の連続した電気角−に対゛する関数で、（ｂ）はＡ
Ｍ：４、つまり９＝４の時のＲＯＭ８の出力、（Ｃ）は
ム、＝４、つまりｐ＝５の時のＲＯＭ８の出力である。

第７図（ｂ）においては、６０’　＝””＝１５＠　で
あるから、電気角で１５度毎に４ＲＯＭ８の出力する値が変わる。この時それぞれの値は
１５度間の中心の電気角における関数ｓ１ｍ（＃＋３０
つの値となり【いる。また第７図（Ｃ）についても同様
である。そしてこれらの値は第″１図の演算回路１０で
処理されＡルス発生器１３ｍで発生するＡルス幅を決め
るために用いられる。

次に、パルス数切換の条件について述べる。第１図のク
ロックゼネレータ５の出力周波数を例えば、１２５Ｋｆ
ｌｚとすると、ＶＦコンノ々−夕２の出力は、イン／９
−タ出力周波数をｆ。とじた時、６　Ｘ　１２０　Ｘ−
ｆ、なる周波数どなる。今、インバータの最大出力周波
数を６０１（ｚとし、変調周波数をＩ　Ｋ１１ｚから１
．４ＫＨｚ内にすると、変調周波数の最小値ＩＫ■２の
時、１２５ＫＩＩｚのり四ツクノＲルスを周期測定回路
でカウントすると出力は１２５となる。また変調周波数
が最大値１．４に■２の時には周期測定回路の出２５力はＴ１中洲となる。したかって、Ｔ、の最大値として
１２５を、Ｔｍの最小値として８９をそれぞれ第５図の
比較器６１ｍ　、　６１ｂ　Ｋ与えればよい。ところが
、パルス数が少なくなってくると、例えば２／４ルスか
ら１／々ルスの切り換となると、変調周波数をＩＫＨｚ
から１．４Ｋｔｌｚ内にすることが、できなくなる、２
パルスで変調周波数１．４に＆を越え、Ｔｍが８９より
小さくなると、１パルスとなる゛が、この時変調周波数
は７００ｈとなり、Ｔｍは２倍となって最大値１２５を
越えてしま５ｉこのため、再び２／＃ルスに戻るという
ようになってしまう。これを避はヒステリシスを持たせ
るためＴｍの最大値、最小値をパルス数に応じて変える
ため、　ＲＯＭ６７Ｍ。

６７ｂを用いる。

すなわち、第６図のように、１）臂ルスの時の−の最大
値を１９２とすれば、Ｔｍの最小値８９０２倍より大で
あるからヒステリシスを持つ、３パルス以上の場合、例
えば４・臂ルスで変調周波数が１．４に１１１ｚを越え
るのはインノ々−タ出力周波数が５８．３１１ｚになっ
た時であるが、この同じ周波数で３ノ臂ルスになると、
変調周波数は１．０５Ｋｌｌｚとなり、ｌＫ１１ｚより
高いから４／櫂ルスには戻らない、しかして出力周波数
が５５．６１１ｚまで下がって変調周波数がＩＫｂより
低（なって始めて４）ぐルスに戻ることができ、この出
力周波数とノ々ルス数、及び変調周波数の関係を第８図
に示している。上述したことから理解されるよ５ＫＡル
ス数切り換えを変調周波数によってＪルス数の取り得る
値を適切に選定することによりヒステリシスを持たせる
ことができる０本実施例では変調周波数の周期を測定す
ることにより切換点を求めており、第６図におけるデコ
ー／６４．否定論理回路６５ｍ　、　６５ｂ、アンド回
＠　６２ｓｉ　、　６２ｂはＲＯＭに記憶されていない
アドレスを出力することのないようにするために設けら
れている。

次に、パルス発生器１３ｍ　、　１３ｂ　Ｋついて述べ
る。

このパルス発生器１３ａ　、　１３ｂは同一構成でなり
、第９図に示す構成を備えている。第９１において、１
３１は２゛ラッチ路、１３２　、１３５はＲ−Ｓフリッ
プフロップ、１３３はマルチプレクサ、１３４はオア回
路、１３６はアンド回路、１３７はダウンカウンタ、１
３８はクリア端子付きのＴ７リツプフロツグ、１３９は
微分回路であり、以下第１０図に示す動作波形図を参照
し【動作を説明する。第１図のカウンタ３の出カッ臂ル
ス（第１０図（ａ））が、第９図のオア回路１３４ｔ−
介してダウンカウンタ−３７に与えられると、ダウンカ
ウンタ−３７はプリセット値’　（Ｔｍ−ｖＴＩＴｌｓ
ｉｎ（＃に＋３０つ）をｆリセツ）ｆ６＊　このグリセ
ット値は演算回路ｌＯｐら出力されるデータｔＴｍ−ｖ
Ｔｍ””　ｔθに＋３０°））を１ピツトシフトし【２
で割ったものをマルチプレクサ１３３に与えることによ
り得られる。また、同時にＲ−８フリツプフロツプ１３
５もオア回路１３４の出カッ々ルスによってセットされ
、アンド回路１３６を介してクロックぜネシータ５の出
力パルスをダウンカウンタ１３７に供給するようＫなり
、ダウンカウンタ１３７は計数を開始する。また、カウ
ンタ３の出カッ臂ルス（第１θ図（ａ）　）　Ｋよりラ
ッチ回路１３１は、（ｖＴＩｎｓｉｎ（＃ｉ（＋３０°
））なるデータをラッチし、Ｒ−Ｓフリップフロップ１
３２をセットして、ダウンカウンタ１３７に与えるべき
プリセット値を、マルチプレクサ１３３により（ｖＴｌ
ｎｓｉｎ（＃に＋３０°））に切換えル＠　ココ”？’
、プリセット値−ＨＡ−−ｖＴ−ａ１ｎ（＃に＋３０つ
）を以下ムにとし、またプリセットデータ（マＴｒｎｓ
ｉｎ（＃に＋３０つ）をＢｋとして第１θ図（Ｃ）及び
（ｄ）にそれぞれ示す、第１０図（ｅ）はマルチプレク
サ出力で、ムｋ　＃　”ｋが交互に切り換わり、次回の
プリセットに備えており、また（ｆ）はダウンカウンタ
１３７０カク／ト値を示している。

しかして、Ｉウンカクンタ１３７がＯまでカウンシする
と出力を１とし、これによりＲ−１ツリツプフロツゾ１
３５は出力な０とするので、したかり【アンド回路１３
６の一方の入力が０となり、ダウ／カウンタ１３７は一
旦計数を停止する。一方、Ｒ−８７リツプフロツプ１３
５の出方の立ち下がりによってＴ７リツプフロツプ１３
８はトリガされ。出力を１とする。このＴ７リツプ７０
ツブ１３８の。

出力の立ち上がりが微分回路１３９でパルスとされオア
回路１３４に与えられる。これＫよりオア回路１３４ノ
中力は、第１０図（ｂ）Ｋ示すようにＴｍ間に２ケづつ
のノ臂ルスを持つととになり、２度目のン９ルスにより
ダウンカウンタはＢｋ　をプリセットされ、またＲ−８
７リツプフロツゾ１３５も再びセットされアンド回路１
３６を介してクロックパルスがダウンカウンタ１３７に
供給され、ダウンカウンタ１３７は再び計数し始める。

また、微分回路１３９の出力パルスによってＲ−Ｓフリ
ップフロップ１３２はリセットされ、マルチプレクサ１
３３は次回のプリセットのためプリセット値をＡｋ＋Ｉ
　Ｋ切り換える。そして、ダウンカウンタ１３７が再度
０までカウントすると出力を４とし、これによってＲ−
８７リツプフロツプ１３５はリセットされ、Ｔフリップ
フロップはこの立ち下がりで出力なＯとする。この時、
微分回路１３９はパルスを早生しなく、このためダウン
カウンタ１３７はカウンタ３から再びノ臂ルスを与えら
れるまでの間、カウントを停止したままとなる。第１０
図（ｇ）と（ｈ）はこの時のＲ−８７リツプフロツプ１
３５の出力と〒７リツプ７關ツブ１３８の出力を示して
いる。そして、Ｔフリップフロップ１３８のクリア端子
にカウンタ３の出力パルスが与えられ□て初期状態にセ
ットされる。

以上のよ５Ｋｔ、て１周期”ｍ間の（ｖＴ−ｓｉｎ（＃
に＋３０’））なる時間だけ、Ｔフリップフロップの出
力は１となり、与えられる電圧指令値マと正弦波変調用
データ５ｉｎ（＃ｌ（＋３０°）の積に比例したパルス
幅を得ることができる。この時のプリセット値ムｋ　＊
　Ｂｋは常に前回の変調周期”ｍ間に計算されたもので
、ムにはデータがまだ残っている関に／ウンカクンタ１
３７にプリセットされるが、Ｂｋは第１図におけるＩク
ンカクンタフのカウント値が次の値に変わった後もプリ
セットのチャンスがくるまで保たれる必要があり、ラッ
チ回路１３１はこれをラッチする。このよ５Ｋして入力
のＴＩＩＩ毎のノ９ルスからムにだけ遅らせてから出カ
ッ臂ルスを発生するととくより出力波形の対称性がよく
なると共に、ｌ櫂ルス数切換時にも出力電圧位相が乱れ
ることなく滑らかにノ臂ルスを切り換えることができる
。

そしてこの上うなパルスを発生することＫより線間電圧
の平均値が正弦波に近づくよう制御さお、かつその大き
さは第１図のムロコンバータの出力電圧指令値Ｖによっ
て制御することができる。

かくするＫつき、本発明は次の効果を達成することがで
きる。先ず第１に、出力周波数と変調周波数との間の５
なりが防止できる点で、これは変調周波数が常に出力周
波数の整数倍となるよう選ばれていることにある。第２
に、出力周波数が変化するにつれて／々ルス数を切り換
え、変調周波数を一定の範囲内にすることができる。す
なわち、出力周波数が２０［１ｚ〜７０１１ｚの間で、
変調周波数をＩＫｈから１．４ＫＨｚの間の周波数とす
ることができる。第３に、出力電圧を出力周波数とは独
立して自由に与えることができる。第４に、Ｙイコン化
に適し回路を簡単化することができる。第１図構成は全
てバーＰで構成したが、本発明では実際にパル、スを出
力する周期”ｍの１つ前の周期間に、次回のパルスオン
・オフのためのデータを予め演算しておく制御方式であ
り、しかも）４ルス数切換によりＴｍの最小値が保証さ
れ、また正弦波関数が階段波として与−えられｓ　”ｍ
間に３回の乗算を行えばよいとされている。したがって
、実施例では変詞周′波数の厳木値を１．４Ｋ［Ｉｚと
しているが、これより周期−は７０〔μ祷〕　で確保さ
れ、現在のマイコンでもこの間に３回の乗算を行うと左
は充分に可能である。具体的には、時間的制約のきびし
いカウンタ３、及びパルス発生器１３畠、１３ｂ以降を
除き、パルス数切換制御何路６、ｓｉｍ（＃ｌ（＋３０
つ及びｃｏｓ＃にの関数発生器１１、演算回路ｌＯ等は
ワンチップマイコンに搭載が可能である。

またカクンｆｉ３、及びパルス発生６１３ｍ　、　１３
ｂもワンチップマイコンとのインターフェースを持つ市
販のプ四ダラマデルタイマ等を使用すれば非常に少ない
部品数で第１図の回路構成を実現できる。

第５に、ノ臂ルス数切り換え制御を、変調周波数の周期
の最大値、最小値との比較によって行なっているから、
適切なノ臂ルス数を選択することＫより自動的にヒステ
リシスを持ったノ９ルス数切り換えとなり、・々ルス数
切換点付近で動作が不安定となることはない。

【図面の簡単な説明】

第１図は本発明の一実施例によるＰＷＭイ、ンパータの
制御装置を示す構成図、第２図（ａ）、（ｂ）は第１図
のＲＯＭ８．９の関数値を示す図、第３図は演算回路の
詳細構成図、第４図は第１図構成によって制御される電
圧形インバータの構成図、第５図はパルス数切換制御回
路の詳細構成図、第６図はＲＯＭ６７ａ、６７ｂ　、６
８．６９のチーゾルの一例を示す図、第７図（Ｊｌ）〜
（Ｃ）はＲＯＭ８の出力する関数を説明する説明図、第
８図は出力周波数と・々ルス数ｐ、及び変調周波数ｆｎ
１との関係を示す曲線図、第９図はＡルス発生器１３ｍ
の詳細構成図、第１０図（ａ）〜（ｈ）は第９図の各部
動作波形図である。１・・・出力周波数指令器、２・・・ＶＶコン／省−タ
、３・−１ウンカクンタ、４・・・周期測定回路、５・
・・クロックゼネレータ、６・・・パルス数切換制御回
路、７・・・Ｉランカウンタ、８，９・・・ＲＯＭ、１
０・・・演算回路、１１・・・関数発生器、稔・・・Ａ
Ｄ：２ンパータ、１３ｍ　、　１３ｂ・・・パルス発生
器、１４・・・リングカウンタ、１５・・・論理回路。出願人代理人　　猪　　股　　　　　清帛６図

Claims

【特許請求の範囲】１、　　ＰＷＭイン・々−夕の出力周波数指令値に比例
した周波数のパルス列を入力としこのノ臂ルス列を分周
する分局器と、上記分周器の出力パルスの周期”ｍを測
定する周期測定回路と、上記分局器の出カッ臂ルスによ
って計数する２巡カウンタと、周期間Ｐ　Ｆ　（＃）の
−周期の角度なθ。とした時に上記ｐ進カウンタのカウ
ント値ｋ（＝１　。＃Ｃ２１−１））Ｋ基イ？　Ｆ　（（２ｋ　　ｌ　）　・２
ｇ）　）　す６　Ｈ数を発生する関数発生器と、要伊パ
ルス発生器、を備え、上記周期測定回路で測定された周
期Ｔ、と所定の周期最大値−ｍｌＸ及び所定の周期最少
値−ｍ１１とを比較し、Ｔｍ　＞”ｍ　ｍａｘの時ＫＰ
を増加させ、他方Ｔｍ”ｍｍ１ｎの時にｐを減少させる
と共に、分局比ｎとｐとの積ｎＸｐが一定となるよう分
局器の分局比を変え、こ＃Ｃの時に得られる関数値Ｆ（（２に−１）・汗）ニ基いて
パルスを発生するようＫなされたＰＷＭインバータの制
御装置。２、　　ＰＷＭインノ９−夕の出力電圧の増幅を指示す
るデジタル量マと上記周期測定回路で測定される上記分
周器の出力パルスの周期”ｍと上記間＃Ｃ数値？（（２に−１）・−１とからマ・Ｔｍ−Ｆ（（２
に−１）・ム）２ｐ　　　　　　　　　　　　　　２ｐ
を１演算する演算回路を備えると共に、上記ＡＡ／ス発
生器からは上記演算回路の演算結果に基いＣ【上記周期−のうち、Ｖｌｌτｍ−Ｆ（（２に−１）・
π）なる時間だけパルスを発生するようになされた特許
請求の範囲第１項記載のＰＷＭインバータの制御装置。０ｃ３、上記演算回路は、２　（：　Ｔｍ　ｖ　＠Ｔｍ−Ｆ
　（（２ｋ　　ｌ　）φｊ）〕をも演算し、分局器の出
カッｑルスが生じてからこの演算結果の時間経過した時
点で出力論理レベルを反転し、さらにその時点からマ・Ｔ、、−Ｆ（（２に−１）・ム）なる時間経−した
時点ｐで再度出力論理レベルを反転する特許請求の範囲第２項
記載のＰＷＭインＩＮ−夕の制御装置。