JPS5844723A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5844723A JPS5844723A JP56142531A JP14253181A JPS5844723A JP S5844723 A JPS5844723 A JP S5844723A JP 56142531 A JP56142531 A JP 56142531A JP 14253181 A JP14253181 A JP 14253181A JP S5844723 A JPS5844723 A JP S5844723A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- particulates
- rate
- grooves
- sintering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/401—Oxides containing silicon
- C23C16/402—Silicon dioxide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、誘電体絶縁分離法を施した半導体装置夕製造
方法に関するもので、さらに詳しくは、高耐圧回路素子
を形成するだめの複数の半導体結晶領域がそれぞれ誘電
体を介して(Y特休に埋め込まれた構造の基板の製造方
法に関するものである。
方法に関するもので、さらに詳しくは、高耐圧回路素子
を形成するだめの複数の半導体結晶領域がそれぞれ誘電
体を介して(Y特休に埋め込まれた構造の基板の製造方
法に関するものである。
従来のこの種の装置の製造方法は、半導体基板表面の分
離領域に蝕刻溝を形成した後に、熱酸化により酸化膜を
当該溝部分に形成させ、さらに600〜400μmの厚
さの多結晶シリコンをCVDで形成させて保持体として
いたので、多結晶シリコンの成長速度が3〜5μm/分
程度と遅く、その上誘電体分離するために熱酸化する等
の必要があった。
離領域に蝕刻溝を形成した後に、熱酸化により酸化膜を
当該溝部分に形成させ、さらに600〜400μmの厚
さの多結晶シリコンをCVDで形成させて保持体として
いたので、多結晶シリコンの成長速度が3〜5μm/分
程度と遅く、その上誘電体分離するために熱酸化する等
の必要があった。
本興明はこれらの欠点を解決するため、四塩化硅素(8
1C14) を主成分とする原料を酸水素炎で火炎加
水分解させろことによって生じるガラス(5102)の
微粒子を半導体基板上に堆積した後1゜焼結させたもの
で、以下図面について詳細に説明する。
1C14) を主成分とする原料を酸水素炎で火炎加
水分解させろことによって生じるガラス(5102)の
微粒子を半導体基板上に堆積した後1゜焼結させたもの
で、以下図面について詳細に説明する。
第1図は本発明の製造方法の原理説明図である。
図において、1は半導体基板(単結晶基板)で、2は蝕
刻溝、6は吹き付はバーナ、4は火炎である。
刻溝、6は吹き付はバーナ、4は火炎である。
第2図は本発明によって形成された半導体装置の断面図
である。図において、5は透明な硬質ガラス(保持体)
である。
である。図において、5は透明な硬質ガラス(保持体)
である。
本発明の製造方法を行彦うにあたっては、分離領域に蝕
刻溝2を形成した半導体基板1にS i Cl 4を主
成分(この他にガラスの膨張係数、焼結に必要な温度等
の調整用に;例えばB2O3,P2O5等を加えてもよ
い。)とする原料を酸水素炎とともに溝形成表面に吹き
付はバーす6から吹き付けて、微粒子のガラスを付着さ
せ、多孔質ガラスの保持体を形成する。更に、1000
〜1600℃の高温で加熱すると、この多孔質ガラスの
保持体は体積が六程度に減少するとともに透明の硬質ガ
ラスとなる。
刻溝2を形成した半導体基板1にS i Cl 4を主
成分(この他にガラスの膨張係数、焼結に必要な温度等
の調整用に;例えばB2O3,P2O5等を加えてもよ
い。)とする原料を酸水素炎とともに溝形成表面に吹き
付はバーす6から吹き付けて、微粒子のガラスを付着さ
せ、多孔質ガラスの保持体を形成する。更に、1000
〜1600℃の高温で加熱すると、この多孔質ガラスの
保持体は体積が六程度に減少するとともに透明の硬質ガ
ラスとなる。
次に実施例を説明する。
吹き付はバーナ6(第1図参照)に、S i(−1!
4を100CC/分、[I2を2000CC/分、02
を3000cc/分の割合で送り込んで、蝕刻溝を設け
た半導体基板1の表面にガラス(SiO2)の微粒子を
堆積させた。6インチの半導体基板上に600μmのガ
ラスを形成するためには、およそ6分で充分であった。
4を100CC/分、[I2を2000CC/分、02
を3000cc/分の割合で送り込んで、蝕刻溝を設け
た半導体基板1の表面にガラス(SiO2)の微粒子を
堆積させた。6インチの半導体基板上に600μmのガ
ラスを形成するためには、およそ6分で充分であった。
すなわち、ガラスの成長速度は0.5g/分程度である
。その後熱処理を行なったが、熱処理時間は温度が12
00℃のとき、およそ120分程度であった。焼結後、
透明の硬質ガラスが形成された面と反対側の面を所望の
厚さになるまで加工□し、高耐圧素子形成用の分離領域
を備えた基板が構成できた。
。その後熱処理を行なったが、熱処理時間は温度が12
00℃のとき、およそ120分程度であった。焼結後、
透明の硬質ガラスが形成された面と反対側の面を所望の
厚さになるまで加工□し、高耐圧素子形成用の分離領域
を備えた基板が構成できた。
以上説明したように、本発明の製造方法は誘電体である
S r 02を直接当該基板に付着させるため、熱酸化
工程が不要である上に、成長速度が一桁向上する。また
、焼結後、透明体の保持体が形成されるため、その後の
溝と逆方向からの加工工程の際の加工量測定が光学的に
容易に計測できる等の利点がある。 □
S r 02を直接当該基板に付着させるため、熱酸化
工程が不要である上に、成長速度が一桁向上する。また
、焼結後、透明体の保持体が形成されるため、その後の
溝と逆方向からの加工工程の際の加工量測定が光学的に
容易に計測できる等の利点がある。 □
第1図は本発明の製造方法の原理説明図、第2図は本発
明によって形成された半導体装置の断面図である。 1・・・半導体基板 2・・・蝕刻溝6・・・吹
き付はバーナ 4・・・火炎5・・・硬質ガラス(保
持体) 特許出願人 日本電信電話公社 代理人弁理士 中村純之助
明によって形成された半導体装置の断面図である。 1・・・半導体基板 2・・・蝕刻溝6・・・吹
き付はバーナ 4・・・火炎5・・・硬質ガラス(保
持体) 特許出願人 日本電信電話公社 代理人弁理士 中村純之助
Claims (1)
- 、半導体基板表面の分離すべき領域に蝕刻溝を形成した
後に、5IC14を主成分とする原料を酸水素炎ととも
に該溝形成側基板表面に吹き付けて、火炎加水分解反応
で生じるガラス微粒子を層状に堆積させて多孔質母材と
し、その後1000℃以上で高温熱処理することにより
多孔質1母材を焼結させ、当該基板の保持体を形成させ
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56142531A JPS5844723A (ja) | 1981-09-11 | 1981-09-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56142531A JPS5844723A (ja) | 1981-09-11 | 1981-09-11 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5844723A true JPS5844723A (ja) | 1983-03-15 |
Family
ID=15317518
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56142531A Pending JPS5844723A (ja) | 1981-09-11 | 1981-09-11 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5844723A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61242033A (ja) * | 1985-04-19 | 1986-10-28 | Nippon Telegr & Teleph Corp <Ntt> | 半導体基板の接合方法 |
-
1981
- 1981-09-11 JP JP56142531A patent/JPS5844723A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61242033A (ja) * | 1985-04-19 | 1986-10-28 | Nippon Telegr & Teleph Corp <Ntt> | 半導体基板の接合方法 |
NL8600983A (nl) * | 1985-04-19 | 1986-11-17 | Nippon Telegraph & Telephone | Werkwijze voor het vervaardigen van een substraat voor een halfgeleider. |
US4978379A (en) * | 1985-04-19 | 1990-12-18 | Nippon Telegraph And Telephone Corporation | Method of joining semiconductor substrates |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3746587A (en) | Method of making semiconductor diodes | |
KR900005890B1 (ko) | 반도체 기판의 접합방법 | |
JPS59126639A (ja) | 半導体装置用基板の製造方法 | |
JPS5844723A (ja) | 半導体装置の製造方法 | |
JPH01184927A (ja) | 大面積半導体基板の製造方法 | |
JPS62160718A (ja) | 半導体デバイスの製造方法 | |
JPH056883A (ja) | 半導体基板の製造方法 | |
JP3400180B2 (ja) | シリカガラス治具 | |
JPS59126661A (ja) | 薄膜抵抗体の製法 | |
GB1480129A (en) | Method of obtaining high temperature resistant assemblies comprising isolated silicon islands bonded to a substrate | |
JPS6295454A (ja) | マイクロガスセンサおよびその製造方法 | |
JP2735150B2 (ja) | 複合半導体基板の製造方法 | |
JPS61114523A (ja) | 半導体装置の製造方法 | |
JPH052117A (ja) | シリコン基板上に光導波路用石英薄膜を形成する方法 | |
JPS63202034A (ja) | 半導体装置の製造方法 | |
JPH02123769A (ja) | 半導体圧力センサ用ダイヤフラム製造方法 | |
JPH05238764A (ja) | ガラス膜付き基板の製造方法 | |
JPH01270313A (ja) | 半導体薄膜の製造方法 | |
JPS63148685A (ja) | 太陽電池素子の製造方法 | |
JPH0246768A (ja) | 半導体装置及び半導体装置の製造方法 | |
JPS5826043A (ja) | 非石英系光フアイバ用母材の製造方法 | |
JPS62198118A (ja) | 半導体装置の製造方法 | |
JPS62290174A (ja) | 半導体装置の製造方法 | |
JPH0521345B2 (ja) | ||
JPH09115790A (ja) | 複合半導体基板 |