JPS5840614Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5840614Y2 JPS5840614Y2 JP1981004300U JP430081U JPS5840614Y2 JP S5840614 Y2 JPS5840614 Y2 JP S5840614Y2 JP 1981004300 U JP1981004300 U JP 1981004300U JP 430081 U JP430081 U JP 430081U JP S5840614 Y2 JPS5840614 Y2 JP S5840614Y2
- Authority
- JP
- Japan
- Prior art keywords
- wire bonding
- circuit element
- wire
- external lead
- semiconductor circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】
この考案は外部引出し導体のワイヤボンディング領域を
千鳥調に配置すると共に、この領域の面積を他のリード
部より大きく形威し、これにより特にＬＳＩチップなど
のような半導体回路素子を基板上等にコンパクトに実装
できるようにした半導体装置に関するものである。
千鳥調に配置すると共に、この領域の面積を他のリード
部より大きく形威し、これにより特にＬＳＩチップなど
のような半導体回路素子を基板上等にコンパクトに実装
できるようにした半導体装置に関するものである。
従来一般に用いられているＩＣチップなどの半導体装置
は第１図に示すように絶縁材からなる基板１上に外部引
出し導体２をフォトエツチング等により形成すると共に
、この外部引出し導体２の一部にダイボンディング領域
２ａを一体に連設して、このダイボンディング２ａ上に
ＩＣチップなどの半導体回路素子３を接着固定し、がっ
前記ダイポンチ゛イング領域２ａの外周に外部引出し導
体２の先端、即ち、ワイヤボンディング領域２ｂを揃え
て整列、配置し、更にこの半導体回路素子３の各パッド
部３ａと、各外部引出し導体２のワイヤポンチ゛イング
領域２ｂとはそれぞれ金あるいはアルミニウムの細線４
で電気的に接続されている。
は第１図に示すように絶縁材からなる基板１上に外部引
出し導体２をフォトエツチング等により形成すると共に
、この外部引出し導体２の一部にダイボンディング領域
２ａを一体に連設して、このダイボンディング２ａ上に
ＩＣチップなどの半導体回路素子３を接着固定し、がっ
前記ダイポンチ゛イング領域２ａの外周に外部引出し導
体２の先端、即ち、ワイヤボンディング領域２ｂを揃え
て整列、配置し、更にこの半導体回路素子３の各パッド
部３ａと、各外部引出し導体２のワイヤポンチ゛イング
領域２ｂとはそれぞれ金あるいはアルミニウムの細線４
で電気的に接続されている。
そしてこの回路素子３と外部引出し導体２のワイヤボン
ディング領域２ｂとはその間の距離を可及的に短くでき
るようにボンディング領域２ｂはダイポンチ゛イング領
域２ａの外周に整列、配置され、しかも外部引出し導体
２はワイヤポンチ゛イング領域２ｂに近ずくにつれ先細
りになっているが、又は同一幅のままでワイヤボンディ
ング領域となっている。
ディング領域２ｂとはその間の距離を可及的に短くでき
るようにボンディング領域２ｂはダイポンチ゛イング領
域２ａの外周に整列、配置され、しかも外部引出し導体
２はワイヤポンチ゛イング領域２ｂに近ずくにつれ先細
りになっているが、又は同一幅のままでワイヤボンディ
ング領域となっている。
しかし、ＬＳＩなどのように多くの回路素子を含むと共
に、多くの結線数を必要とし、がっ多くのポンチ゛イン
数を必要とするような場合には従来の実装手段では極め
て不都合である。
に、多くの結線数を必要とし、がっ多くのポンチ゛イン
数を必要とするような場合には従来の実装手段では極め
て不都合である。
すなわち、結線に要するボンディング面積は通常最低Ｑ
、３ｍｍ角の広さを要すると共に、隣接する各外部引出
し導体間の間隔は前記導体の厚みに制限され、それ以上
この間隔を接近させて導体を形成することは技術的に極
めて困難なためである。
、３ｍｍ角の広さを要すると共に、隣接する各外部引出
し導体間の間隔は前記導体の厚みに制限され、それ以上
この間隔を接近させて導体を形成することは技術的に極
めて困難なためである。
従って、特に回路素子の多いＬＳＩなどをコンパクトに
実装しようとすると、外部引出し導体２のワイヤボンデ
ィング領域２ｂの幅が小さくなり、必要なボンディング
面積が得られないため、ポンチ゛イングの信頼性が低下
し、また外部引出し導体２のパターン形成が困難となっ
て歩留りが低下してコスト高を招き、仮りに実装出来た
としても結線部分の占める面積が大きくなるため、コン
パクトに実装することは技術的に極めて困難であった。
実装しようとすると、外部引出し導体２のワイヤボンデ
ィング領域２ｂの幅が小さくなり、必要なボンディング
面積が得られないため、ポンチ゛イングの信頼性が低下
し、また外部引出し導体２のパターン形成が困難となっ
て歩留りが低下してコスト高を招き、仮りに実装出来た
としても結線部分の占める面積が大きくなるため、コン
パクトに実装することは技術的に極めて困難であった。
この考案は上記のような問題点を鑑みてなされたもので
、ＬＳＩなどの半導体回路素子を接着固定しているダイ
ボンディング領域の外周に、外部引出し導体のワイヤボ
ンディング領域を整列、配置することなく千鳥調に配置
し、かつ、必要なボンディング面積を得るため、ワイヤ
ボンディング領域のみを他の部分よりも拡大し、これに
よりＬＳＩなどの半導体チップをコンパクトに実装せし
めようとするものである。
、ＬＳＩなどの半導体回路素子を接着固定しているダイ
ボンディング領域の外周に、外部引出し導体のワイヤボ
ンディング領域を整列、配置することなく千鳥調に配置
し、かつ、必要なボンディング面積を得るため、ワイヤ
ボンディング領域のみを他の部分よりも拡大し、これに
よりＬＳＩなどの半導体チップをコンパクトに実装せし
めようとするものである。
以下本考案を第２図に基いて詳細に説明する。
１０は基板１１上に設けられている外部引出し導体で、
この外部引出し導体１０の一部にはダイボンディング領
域１０ ａが一体にフォトエツチング等により一体に形
成されていると共に、このダイボンディング領域１０
ａ上にはＬＳＩチップの半導体回路素子１２が接着、固
定されてあり、また、前記外部引出し導体１０の内側の
先端部、すなわちワイヤボンディング領域１０ ｂは前
記ダイボンディング領域の外周に沿い、適当間隔を設け
て千鳥調に配置され、更にこのワイヤボンディング領域
１０ ｂは他の導体部分１０ Ｃより拡大して方形即ち
角形に形成されている。
この外部引出し導体１０の一部にはダイボンディング領
域１０ ａが一体にフォトエツチング等により一体に形
成されていると共に、このダイボンディング領域１０
ａ上にはＬＳＩチップの半導体回路素子１２が接着、固
定されてあり、また、前記外部引出し導体１０の内側の
先端部、すなわちワイヤボンディング領域１０ ｂは前
記ダイボンディング領域の外周に沿い、適当間隔を設け
て千鳥調に配置され、更にこのワイヤボンディング領域
１０ ｂは他の導体部分１０ Ｃより拡大して方形即ち
角形に形成されている。
１３はワイヤボンディング領域１０ ｂと半導体回路素
子１２のパッド部１２ ａ間を電気的に接続している金
あるいはアルミニウムの細線である。
子１２のパッド部１２ ａ間を電気的に接続している金
あるいはアルミニウムの細線である。
この考案は上記の如く、ＬＳＩチップ１１との半導体回
路素子の外周に外部引出し導体のワイヤボンディング領
域を千鳥調に配設したものであるから、回路素子の外周
一定範囲内に、従来に比し数多くの外部引出し導体を形
成できると共に、数多くの結線が可能となり、かつその
結線部分の占める面積も少くて済むのでＬＳＩチップな
どをコンパクトに実装できる。
路素子の外周に外部引出し導体のワイヤボンディング領
域を千鳥調に配設したものであるから、回路素子の外周
一定範囲内に、従来に比し数多くの外部引出し導体を形
成できると共に、数多くの結線が可能となり、かつその
結線部分の占める面積も少くて済むのでＬＳＩチップな
どをコンパクトに実装できる。
また、ワイヤボンディング領域は他の導体部分の線巾よ
り拡大して方形状即ち角状に拡大して形成しているため
、設計上、図面が書き易く、製造上からも位置の認識が
容易であり、その上ボンディング領域の面積を大きくと
ることができる。
り拡大して方形状即ち角状に拡大して形成しているため
、設計上、図面が書き易く、製造上からも位置の認識が
容易であり、その上ボンディング領域の面積を大きくと
ることができる。
そのためワイヤボンディングを実施するに際してオート
ボンダの導入が可能となり、これによりポンチ゛イング
強度が安定し、信頼性の向上が図れると共に、生産性が
向上し、大量生産が可能となるためコストの低減化を図
ることができ、更に座標の位置合せが容易となり、ボン
ディングの位置誤差を少くすることができるので作業性
に富む。
ボンダの導入が可能となり、これによりポンチ゛イング
強度が安定し、信頼性の向上が図れると共に、生産性が
向上し、大量生産が可能となるためコストの低減化を図
ることができ、更に座標の位置合せが容易となり、ボン
ディングの位置誤差を少くすることができるので作業性
に富む。
更にまた、従来の手動によるボンディング法を用いた場
合にも、外部引出導体の内端、即ち半導体回路素子の外
周部の近傍でボンディングできるとともに、ボンディン
グの面積が大きいのでポンチ゛イング作業が極めて容易
で、作業性に富み、かつワイヤ径の大きいものを選ぶこ
とができるのでボンディング強度が増し、更に外部引出
し導体のパターン形成が容易となるため歩留りが向上し
、コストの低減化を図ることができる等の効果を有する
。
合にも、外部引出導体の内端、即ち半導体回路素子の外
周部の近傍でボンディングできるとともに、ボンディン
グの面積が大きいのでポンチ゛イング作業が極めて容易
で、作業性に富み、かつワイヤ径の大きいものを選ぶこ
とができるのでボンディング強度が増し、更に外部引出
し導体のパターン形成が容易となるため歩留りが向上し
、コストの低減化を図ることができる等の効果を有する
。
更に、前記実施例では基板上に外部引出し導体を形成し
た場合について説明したが、本案装置は他の方法、例え
ばリードフレームを用いて半導体装置を実装するような
場合にも適用できることは勿論である。
た場合について説明したが、本案装置は他の方法、例え
ばリードフレームを用いて半導体装置を実装するような
場合にも適用できることは勿論である。
第１図は従来用いられている半導体装置の説明用平面図
、第２図は本考案に係る半導体装置の説明用平面図、で
ある。 １０．１４・・・・・・外部引出し導体、１０ ａ 、
１４ ａ・・・・・・ダイボンディング領域、１０ｂ、
１４ｂ・・・・・・ワイヤボンディング領域、１１・・
・・・・基板、１２・・・・・・半導体回路素子。
、第２図は本考案に係る半導体装置の説明用平面図、で
ある。 １０．１４・・・・・・外部引出し導体、１０ ａ 、
１４ ａ・・・・・・ダイボンディング領域、１０ｂ、
１４ｂ・・・・・・ワイヤボンディング領域、１１・・
・・・・基板、１２・・・・・・半導体回路素子。
Claims (1)
- 絶縁材からなる基板と、この基板にダイボンディングさ
れたＬＳＩ半導体回路素子と、このＬＳＩ半導体回路素
子の外周から放射状に伸びた複数の外部引出し導体と、
この外部引出し導体の各先端部に設けられたワイヤボン
ディング領域とを備え、前記ＬＳＩ半導体回路素子と前
記ワイヤボンディング領域とが結線された半導体装置に
おいて、前記ワイヤボンディング領域を略１本おきに互
い違いに前記ＬＳＩ半導体回路素子の側部に近づけると
共に、前記ワイヤボンディング領域の幅を前記引出し導
体の幅より大きくすることにより前記ワイヤポンチ゛イ
ング領域の面積を拡大したことを特徴とする半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981004300U JPS5840614Y2 (ja) | 1981-01-16 | 1981-01-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981004300U JPS5840614Y2 (ja) | 1981-01-16 | 1981-01-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56167549U JPS56167549U (ja) | 1981-12-11 |
| JPS5840614Y2 true JPS5840614Y2 (ja) | 1983-09-13 |
Family
ID=29600988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1981004300U Expired JPS5840614Y2 (ja) | 1981-01-16 | 1981-01-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5840614Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58182858A (ja) * | 1982-04-21 | 1983-10-25 | Nec Corp | リ−ドフレ−ム |
-
1981
- 1981-01-16 JP JP1981004300U patent/JPS5840614Y2/ja not_active Expired
Non-Patent Citations (1)
| Title |
|---|
| ELECTRONIC DESIGN=1967 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56167549U (ja) | 1981-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6339252B1 (en) | Electronic device package and leadframe | |
| JPH0815193B2 (ja) | 半導体装置及びこれに用いるリードフレーム | |
| US6107676A (en) | Leadframe and a method of manufacturing a semiconductor device by use of it | |
| KR0133493B1 (ko) | 메탈코어타입 다층 리드프레임 | |
| JPH04233244A (ja) | 集積回路アセンブリ | |
| JPS5840614Y2 (ja) | 半導体装置 | |
| JPH10270623A (ja) | ボールグリッドアレイ用リードフレームおよびこれを用いた半導体装置、並びにその製造方法 | |
| US5510654A (en) | Semiconductor device and method of fabricating same | |
| JPH05235245A (ja) | 半導体集積回路装置 | |
| JPS63187657A (ja) | 半導体装置の製造方法 | |
| US7485960B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2990645B2 (ja) | 半導体集積回路用リードフレームおよび半導体集積回路 | |
| JPH07297348A (ja) | 半導体装置およびその製造に用いるリードフレームならびに半導体装置の製造方法 | |
| KR100668932B1 (ko) | 리드프레임 및 이를 이용한 반도체패키지 | |
| JP2913858B2 (ja) | 混成集積回路 | |
| JPH02253650A (ja) | リードフレーム | |
| JP2504901B2 (ja) | 複数の電子部品パッケ―ジの製造方法 | |
| KR960004563B1 (ko) | 상호연결회로기판을 갖춘 반도체장치의 제조방법 | |
| JP2822446B2 (ja) | 混成集積回路装置 | |
| US6459157B1 (en) | Semiconductor device and double-sided multi-chip package | |
| JPH023622Y2 (ja) | ||
| JP2841459B2 (ja) | 混成集積回路 | |
| JPS5828359Y2 (ja) | 半導体集積回路装置 | |
| JP4229086B2 (ja) | 半導体装置 | |
| KR100427541B1 (ko) | 패턴 필름 제조 방법 및 이를 이용한 칩 모듈 |