JPS5839336A - Memory clearing system of subordinate machine of in-line system - Google Patents

Abstract

PURPOSE:To protect stored data of subordinate machines securely and to bring the data of the subordinate machines under the centralized control of a master machine, by providing the master machine with a memory clear command means, and clearing the memory of a subordinate machine which has performed reckoning operation by itself or the reckoning command of the master machine. CONSTITUTION:Subordinate machines S1 and S2 are connected to an ECR master machine M through a transmission line L to constitute the in-line system of the whole store. A function information input means 3 provided with department keys, subtotal keys, etc., of the master machine M is provided with a reckoning command key A, a totalization command key B, and a memory clear key C. In memories 27 provided to the subordinate machines S1 and S2, the results of reckoning by the function information input means 23 or the reckoning command of the key A of the master machine M are stored. The contents of the memories 27 are cleared with the key C on the master machine side M to protect the stored data of the subordinate machines S1 and S2 securely, and the master machine M exercises centralized control over data of plural subordinate machines S1 and S2.

Description

【発明の詳細な説明】 本発明は子機に記憶されている登録処理された売上げデ
ータ等の情報を親機に収集するように成したインライン
システムの改良に関し、特に電子式キャッシュレジスタ
Ｃ以下単にＥＣＲと称す）をイシライン接続したシステ
ムの改良に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an improvement of an inline system in which information such as sales data that has been registered and stored in a slave machine is collected in a master machine. The present invention relates to an improvement of a system in which ECR (hereinafter referred to as "ECR") is connected in series.

従来のＥＣＲでは、各取引登録等で発生したデータを記
憶したメモリの記憶情報は、そのＥＣＲの精算動作が行
なわれることにより、クリアされる構成になっている。In the conventional ECR, the information stored in the memory that stores data generated in each transaction registration etc. is cleared when the ECR is settled.

。 一方最近、ある程度規模の大きな店舗において、複数の
ＥＣＲを互に電気的（て連結し、その中の一つのＥＣＲ
あるいは別に設けた中央処理機（親機）が各ＥＣＲ（子
機）とデータ授受を行ない得るようにシステムを構・成
し、子機に登録記憶されている情報を親機にお−で収集
し、店舗全体の販売状況を迅速に把握し得るようにした
インラインシステムが開発され、突出化されている。. On the other hand, recently, in some large stores, multiple ECRs are electrically connected to each other, and one of the ECRs is
Alternatively, the system can be configured so that a separately installed central processing unit (base unit) can exchange data with each ECR (slave unit), and the information registered and stored in the slave units is collected by the base unit. However, inline systems have been developed and are gaining prominence, allowing the sales status of the entire store to be quickly grasped.

このようなインラインシステムにおいて、親機によって
各ＥＣＲ子機の登録データを収集する前に各々のＥＣＲ
子機単独で精算動作が行なわれて、各々のＥＣＲ子機の
記憶データが精算動作のためクリアされてしまえば、以
後のシステムとしてのデータ収集が出来なくなる問題が
あった。In such an inline system, each ECR slave device is registered before the parent device collects the registration data of each ECR slave device.
If the payment operation is performed by the slave unit alone and the stored data of each ECR slave unit is cleared for the payment operation, there is a problem that data collection as a system becomes impossible thereafter.

本発明は上記の点に鑑みて成されたものであり、親機か
らの精算指令あるいは子機自身での精算操作を行なって
も子機はメモリクリアされずマシンロック状態となシ、
子機のメモリクリア及びマシンロック状態の解除を親機
からのメモリクリア指令により行なうことが可能なイン
ラインシステムにおける子機のメモリクリア処理方式を
提供することを目的とし、この目的を達成するため、本
発明は子機に記憶されている登録処理された売上データ
等の情報を親機に収集するように成したインラインシス
テムにおいて、親機側にメモリクリア指令手段を設け、
親機からの精算指令あるいは子機自身の精算操作による
精算動作を行なった子機のメモリクリアを親機に設けら
れたメモリクリア指令手段により実行するように成され
ている以下、図面を参照して本発明の実施例を詳細に説
明する。The present invention has been made in view of the above points, and it is possible to prevent the memory of the slave unit from being cleared and to be in a machine lock state even if the master unit issues a payment command or the slave unit itself performs a payment operation.
The purpose of the present invention is to provide a memory clear processing method for a slave device in an inline system that allows memory clearing of the slave device and release of the machine lock state by a memory clear command from the parent device, and in order to achieve this purpose, The present invention provides an inline system in which information such as sales data that has been registered and stored in a slave unit is collected in a base unit, and includes a memory clear command means provided on the base unit side.
The memory of the slave device that has performed the payment operation by the payment instruction from the parent device or the payment operation of the slave device itself is executed by the memory clear command means provided in the parent device. Examples of the present invention will now be described in detail.

第１図は本発明を適用したインラインシステムの構成を
示すブロック図である。FIG. 1 is a block diagram showing the configuration of an inline system to which the present invention is applied.

・・・は伝送ラインＬを介してインライン接続されてい
る。... are connected in-line via the transmission line L.

親機ＭＫ″おいて、ｌは単価、数量等を入力する数値情
報入力手段、２は該数値情報入力手段１のキーエンコー
ダ、３は部門キー、小計キー等のファンクション情報入
力手段であり、精算指令キーＡ、集計指令キーＢ、メモ
リクリア指令キーＣを含んでいる。４は上記ファンクシ
ョン情報入力手段３に接続されたキー＃５ＩＪ別手段、
５は中央演算処理装置（ＣＰＵ）、６は該ＣＰＵ５の伝
送用プログラムを含む制御動作プログラムを記憶してい
るメモリであり、このメモリ６はリードオンリメモリ（
ＲＯＭ）により構成されている。また７は登録データ、
子機からの収集データ等を記憶するデータ記憶メモリで
あり、このメモリ７はランダムアクセスメモリ（ＲＡＭ
）によ多構成されており、アドレスカウンタ８によって
アドレス指定され、入出力制御手段９を介してＣＰＵ５
との間で情報の送受が行なわれる。またＩＯは表示手段
、１１は印字手段である。In the main unit MK'', l is a numerical information input means for inputting unit price, quantity, etc., 2 is a key encoder of the numerical information input means 1, 3 is a function information input means such as department keys, subtotal keys, etc. It includes a command key A, a total command key B, and a memory clear command key C. 4 is a key #5IJ separate means connected to the function information input means 3;
5 is a central processing unit (CPU), 6 is a memory that stores control operation programs including transmission programs for the CPU 5, and this memory 6 is a read-only memory (
ROM). 7 is registration data,
This is a data storage memory that stores data collected from the handset, and this memory 7 is a random access memory (RAM).
), the address is specified by the address counter 8, and the CPU 5
Information is sent and received between the two. Further, IO is a display means, and 11 is a printing means.

１２は親機Ｍの動作モードを登録モード、設定モード、
点検モード、精算モード等に設定するモードスイッチで
あり、子機Ｓｌ、Ｓ２・・・の記憶データを収集するた
めの伝送モードスイッチを有しており、該伝送モードス
イッチの信号はＣＰＵ５に入力される。１３はＩＲＣ（
インターレジスタコントロール）制御手段、１４は伝送
モード状態を表示するランプであり、該ランプ１４はＩ
ＲＣ制御手段１３からの出力信号により動作する駆動手
段１５により駆動されるように構成されている。12 indicates the operation mode of the base unit M: registration mode, setting mode,
This is a mode switch for setting the inspection mode, payment mode, etc., and has a transmission mode switch for collecting data stored in slave units Sl, S2, etc., and the signal of the transmission mode switch is input to the CPU 5. Ru. 13 is IRC (
Interregister control) control means 14 is a lamp for displaying the transmission mode status, and the lamp 14 is
It is configured to be driven by a drive means 15 operated by an output signal from the RC control means 13.

子ｉＳＩにおいて、２１は単価、数量等を入力する数値
情報入力手段、２２は該数値情報入力手段２１ツキ−ｆ
ｆ−ンコーダ、２３は部門キー、小計キー等のファンク
ション情報入力手段、２４け該ファンクション情報入力
手段２３に接続されたキー判別手段、２５は中央演算処
理装置（ＣＰＵ）、２６は該ＣＰＵ２５の制御動作プロ
グラムを記憶しているメモリであり、このメモリ２６は
リードオンリメモリ（ＲＯＭ）によ多構成されている。In the child iSI, 21 is a numerical information input means for inputting unit price, quantity, etc., and 22 is a numerical information input means 21 key-f.
f-encoder, 23 is function information input means such as department keys and subtotal keys, 24 key discrimination means connected to the function information input means 23, 25 is a central processing unit (CPU), and 26 is control of the CPU 25. This memory stores operating programs, and this memory 26 is composed of a read-only memory (ROM).

ま々２７は登録データ等を記憶するデータ記憶メモリで
あり、このメモリ２７はランダムアクセスメモリ（ＲＡ
Ｍ）により構成されており、アドレスカウンタ２８によ
ってアドレス指定され、入出力制御手段２９を介してＣ
ＰＵ２５との間で情報の送受が行なわれる。また３０は
表示手段、３１は印字手段である。A data storage memory 27 stores registration data, etc., and this memory 27 is a random access memory (RA).
M), the address is specified by the address counter 28, and the C
Information is exchanged with the PU 25. Further, 30 is a display means, and 31 is a printing means.

３２は子機５１の動作モードを登録モード、設定モード
、点検モード、精算モード等に設定するモードスイッチ
、３３はＩＲＣ制御手段であり、該ＩＲＣ制御手段３３
はラインＬを介して親機ＭのＩＲＣ制御手段１３に接続
されて込る。また３４は伝送モ、−ド状態を表示するラ
ンプであシ、該ランプ３４ばＩＲＣ制御手段３３からの
出力信号（てより動作する駆動手段３５により駆動され
るように構成されている。32 is a mode switch for setting the operation mode of the handset 51 to registration mode, setting mode, inspection mode, payment mode, etc.; 33 is IRC control means;
is connected to the IRC control means 13 of the base unit M via line L. Reference numeral 34 denotes a lamp for displaying the transmission mode status, and the lamp 34 is configured to be driven by a driving means 35 which operates based on an output signal from the IRC control means 33.

また子機Ｓ２．・・・についても子機Ｓ１と同様に構成
されている。Also, slave unit S2. . . . are also configured in the same manner as the slave unit S1.

次に上記した構成の動作を第２図に示す動作フロー図を
参照して説明する。Next, the operation of the above configuration will be explained with reference to the operation flow diagram shown in FIG.

今ｑｄｐ機Ｍ側よシ子機Ｓ側の精算を行う場合、オペレ
ータはまずモードスイッチ１２の伝送モードスイッチを
押圧しＣＰＵ５に親機Ｍを伝送モードに設定したことを
知らせる。この指示を受けたＣＰＵ５は以後に入力され
て来る各種指示入力等をＲＯＭ６内に記憶された伝送プ
ログラムに従い処理する。If the operator now wants to make payments for the QDP machine M side and the slave machine S side, the operator first presses the transmission mode switch of the mode switch 12 to inform the CPU 5 that the master machine M has been set to the transmission mode. Upon receiving this instruction, the CPU 5 processes various instructions inputted thereafter in accordance with the transmission program stored in the ROM 6.

次にオペレータは数値情報入力手段ｌよりキーエンコー
ダ２を介して伝送相手の子機番号（例えば子機Ｓｌに対
する番号）をＣＰＯ５に入力する（第２図段階■）。続
いて、オペレータはファンクションキ一群３の精算動作
を指定するための特定キーＡを押圧し、キー判別手段４
を介−て先に指定した子機Ｓ１の精算指示をＣＰＵ５に
与える（段階■）。この指示を受けたＣＰＵ５はＲＯＭ
６に記憶されている伝送プログラムの制御の下にＩＲＣ
制御手段１３を介して子機側に精算指令を与える。Next, the operator inputs the handset number of the transmission destination (for example, the number for the handset Sl) into the CPO 5 via the key encoder 2 from the numerical information input means 1 (step 2 in FIG. 2). Next, the operator presses the specific key A for specifying the payment operation of the function key group 3, and the key discrimination means 4
A payment instruction for the previously designated slave unit S1 is given to the CPU 5 via the (step ①). The CPU 5 that received this instruction is a ROM
IRC under the control of the transmission program stored in 6.
A payment instruction is given to the slave unit via the control means 13.

この精算指令をＩＲＣ制御手段３３を介して受信した子
機Ｓｌ（段階■）はＣＰＵ２５の制御の甑にメモリ２７
の記憶内容を入出力制御手段２９を介して読み出し、Ｉ
ＲＣ制御手段３３の制御の下にその精算データを親機Ｍ
に転送しく段階■天子機Ｓ１自身はマシンロック状態に
なる。The slave device Sl (stage ■) that received this payment instruction via the IRC control means 33 uses the memory 27 under the control of the CPU 25.
The stored contents of I are read out via the input/output control means 29,
The payment data is transferred to the master unit M under the control of the RC control means 33.
Step 2: Tenshi machine S1 itself becomes machine locked.

親機においては、この転送されて来たデータを受信しく
段階■）、メモリ７の所定のエリアに記・臆すると共に
その内容を印字部１１によシ印字する（段階■）。The master device receives the transferred data (step 2), records it in a predetermined area of the memory 7, and prints the contents on the printing unit 11 (step 2).

また子機５２に対する精算指令についても同様に行なわ
れる。Further, the payment instruction to the handset 52 is also issued in the same manner.

なお、このような精算指令を行なえば、従来はメモリ３
７の記憶データがクリアされる構成になっていたが、本
発明においてはクリアされず、マシンロック状態を維持
する。このため本発明においては精算動作終了後であっ
てもデータ集計を行うことが出来る。Note that if such a payment command is issued, the memory 3
7 was configured to be cleared, but in the present invention, it is not cleared and the machine lock state is maintained. Therefore, in the present invention, data can be aggregated even after the payment operation is completed.

即ち、親機Ｍにおいで各子機Ｓｌ、Ｓ２・・・の精算動
作を行なわせた後、集計すべき子機番号を指定しｃ段階
の）、集計指令キーＢを押圧すると、まず最初に子機ｓ
ｉに対する集計指示がラインＬを介して子機に転送され
る（段階■）。この集計指示を受けた子機Ｓｔは（段階
■）、マシンロック状態のままメモリ２７に記憶されて
ｂる集計データを読み出して親機Ｍに転送する（段階［
相］）。That is, after having the master unit M perform the payment operation for each slave unit Sl, S2, etc., specify the slave unit number to be totaled (in step c), and press the total command key B. Handset s
The aggregation instruction for i is transferred to the slave device via line L (step ■). The child device St that receives this totaling instruction (step ■) reads out the totalized data stored in the memory 27 while keeping the machine locked and transfers it to the parent device M (step [
phase]).

親機Ｍはこの集計データを受信しく段階■）、加算集計
すると共に（段階＠）、次の子機Ｓ２に対する集計指示
を転送し、以下同様の動作が繰返され、親機Ｍにお込て
各子機の記憶データの集計が行なわれ、その加算集計結
果が印字部１１によシ印字される（段階◎）。The base unit M receives this total data (step ■), performs addition and totalization (step @), and transfers the total instruction to the next slave unit S2. The same operation is repeated thereafter, and the total data is sent to the base unit M. The data stored in each slave device is totaled, and the result of the addition and totalization is printed by the printing unit 11 (step ◎).

以上の様にして集計動作等が完了し、各子機Ｓｌ、Ｓ２
・・・の記憶データをクリアしても良い時点になればオ
ペレータは上記と同様に子機番号（例えば子機Ｓｌに対
する）を指定しく段階０）、ファンクションキ一群３の
メモリクリア指６キーＣを押圧し、ＣＰＵ５にクリア指
示を与える（段階［相］）。この指示を受けたＣＰＵ５
はＩＲＣＩＩＪａ１手段Ｉ８を介して子機Ｓ１に対して
クリアコマンドを転送する。子機Ｓｌはこのクリアコマ
ンドを受信しく段階［相］）、ＣＰＵ２５によシメモリ
２７の記−憶内容をクリアすると共にＣ段階◎）、マシ
ンロック状態を解除し、更にそのメモリクリア終了デー
タを親機Ｍに転送する（段階［相］）。親機Ｍは、この
メモリクリア終了データを受信しく段階［相］〕印字部
夏ＩＫよシそのメッセイジを印字する。The counting operation etc. is completed in the above manner, and each slave device Sl, S2
When it is time to clear the memory data of . is pressed to give a clear instruction to the CPU 5 (phase [phase]). CPU5 that received this instruction
transfers a clear command to slave device S1 via IRCII Ja1 means I8. When the slave unit Sl receives this clear command, it clears the memory contents of the memory 27 by the CPU 25 and at stage C◎), releases the machine lock state, and further transfers the memory clear completion data to the parent. Transfer to machine M (phase [phase]). Upon receiving this memory clear completion data, the base unit M prints the message on the printing unit summer IK.

また子機Ｓ２に対するメモリクリア指令についても同様
に行なわれる。A memory clear command to the slave device S2 is also issued in the same manner.

第３図は本発明におけるメモリクリア処理方式のコント
ロール７０−をより詳細に示したものでアシ、段階＠に
よシ親機Ｍにおいてデータブロック番号等の初期設定が
行なわれ、次の段階［相］におりて指定されたデータ伝
送が行なわれ、段階０にお−て指定された子機がマシン
ロック状態になり、段階■において子機は親機からのア
クセス（指令）があれば、その内容を判断し、メモリク
リア指令以外であれば（段階［相］）指定のデータ伝送
を行ない（段階［相］）、次のアクセスを待ち、またメ
モリクリア指令であれば段階ＯＶＣ進み、メモリクリア
を実行すると共にマシンロック状態を解除し、一連の伝
送処理の終結となる。FIG. 3 shows in more detail the control 70- of the memory clear processing method according to the present invention. ] The specified data transmission is carried out, the specified slave unit enters the machine lock state at step 0, and at stage (2) the slave unit receives an access (command) from the base unit. Determine the content, and if it is other than a memory clear command (step [phase]), perform the specified data transmission (step [phase]), wait for the next access, and if it is a memory clear command, proceed to step OVC and clear the memory. At the same time, the machine lock state is released and the series of transmission processing is completed.

なお、子機単独の精算処理動゛作においても核子機のメ
モリ２７の記憶内容はクリアされずマシンロック状態に
なり、このマシンロック状態は親機Ｍからのメモリクリ
ア指令によシ解除されると共にメモリ２７の記憶内容が
クリアされる。Note that even when the slave unit performs a payment processing operation alone, the contents of the memory 27 of the core slave unit are not cleared and enters a machine-locked state, and this machine-locked state is released by a memory clear command from the master unit M. At the same time, the contents of the memory 27 are cleared.

以上述べたように本発明のインラインシステムによれば
、親機からの精算指令あるじは子機自身の精算操作によ
る精算操作を行なった子機はマシンロック状態になり、
またこの精算操作により子機のメモリのクリアが実行さ
れないため、インライン接続された子機の記憶データの
保護を信頼性の高いものにすることが出来る。As described above, according to the inline system of the present invention, when a payment command is issued from the parent device, the child device that performs the payment operation by the child device itself enters the machine lock state.
Furthermore, since the memory of the slave unit is not cleared by this payment operation, the data stored in the slave unit connected in-line can be protected with high reliability.

更に精算した後であっても各子機のデータを親機により
集計することが出来ると共に、インラインシステムにお
いて親機による子機データの集中管理を行なうことが出
来る。Furthermore, even after payment has been made, the data of each child device can be aggregated by the parent device, and the data of the child device can be centrally managed by the parent device in an inline system.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の実施されるインラインシステムの構成
を示すブロック図、第２図はその動作説明に供する動作
フロー図、第３図は本発明のコントロールフロー図であ
る。 Ｍ・・・親機、　　Ｓｌ、３２　　子機、　　Ｌ・・・
伝送ライン、　　２７・・・メモリ、　Ａ・精算指令キ
ー、Ｃ・・・メモリクリア指令キー。 代理人　弁理士　福　士　愛　彦FIG. 1 is a block diagram showing the configuration of an inline system in which the present invention is implemented, FIG. 2 is an operational flow diagram for explaining its operation, and FIG. 3 is a control flow diagram of the present invention. M...Main unit, Sl, 32 Slave unit, L...
Transmission line, 27...Memory, A/Settlement command key, C...Memory clear command key. Agent Patent Attorney Aihiko Fukushi

Claims (1)

【特許請求の範囲】[Claims] １、子機に記憶されている登録処理された売上データ等
の情報を親機に収集するように成したインラインシステ
ムにおいて、上記親機側にメモリクリア指令手段を設け
、親機からの精算指令あるｂＦｉ子機自身の精算操作に
よる精算動作を行なった子機のメモリのクリアを上記親
機に設けられたメモリクリア指令手段により実行するよ
うに成したことを特徴とするインラインシステムにおけ
る子機のメモリクリア処理方式1. In an inline system configured to collect information such as sales data that has been registered and processed stored in the slave device into the parent device, a memory clear command means is provided on the parent device side, and a settlement command is issued from the parent device. A slave unit in an in-line system characterized in that the memory of a slave unit that has performed a payment operation by a certain bFi slave unit itself is cleared by memory clear command means provided in the base unit. Memory clear processing method