JPS5836852B2 - デジタルプリセツトチユ−ナ - Google Patents

デジタルプリセツトチユ−ナ

Info

Publication number
JPS5836852B2
JPS5836852B2 JP3221978A JP3221978A JPS5836852B2 JP S5836852 B2 JPS5836852 B2 JP S5836852B2 JP 3221978 A JP3221978 A JP 3221978A JP 3221978 A JP3221978 A JP 3221978A JP S5836852 B2 JPS5836852 B2 JP S5836852B2
Authority
JP
Japan
Prior art keywords
signal
digital
circuit
memory
capture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3221978A
Other languages
English (en)
Other versions
JPS54123805A (en
Inventor
憲夫 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Original Assignee
Tokyo Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Sanyo Electric Co Ltd, Sanyo Denki Co Ltd filed Critical Tokyo Sanyo Electric Co Ltd
Priority to JP3221978A priority Critical patent/JPS5836852B2/ja
Priority to US06/018,046 priority patent/US4264976A/en
Priority to FR7906811A priority patent/FR2420252A1/fr
Priority to DE19792910759 priority patent/DE2910759A1/de
Publication of JPS54123805A publication Critical patent/JPS54123805A/ja
Publication of JPS5836852B2 publication Critical patent/JPS5836852B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Description

【発明の詳細な説明】 本発明はデジタルプリセットチューナの改良に係り、特
に取り込み機能を有するデジタルプリセットチューナに
関する。
メモリーに複数個のデジタル信号をあらかじめ記憶させ
ておき、チャンネル選択スイッチの操作により前記メモ
リー中のデジタル信号を取り出し、該デジタル信号をア
ナログ信号に変換した後受信機の局部発振回路に印加し
て前記デジタル信号の値に応じた局の受信を行うデジタ
ルプリセットチューナが公知である。
このようなデジタルプリセットチューナは、機械的な部
分が少なく、単一もしくは複数個のLSI(大規模集積
回路)の使用のみで事足りる為、機械式プリセットチュ
ーナに代わり広く利用されるようになって来た。
しかしながら、前記デジタルプリセットチューナは、受
信機の状態変化に対応する機能を有さない為、状態が変
化すると必ずしも希望放送局の受信が出来ないという欠
点を有していた。
例えば、プリセット時にはある局が完全同調点で受信さ
れており、記憶されるデジタル値が前記局に完全に対応
していたとしても、受信機の温度による特性変化等によ
り選局時には前記記憶されたデジタル値が前記局の同調
点に対応しなくなる場合がある。
又、完全なるプリセットが行なわれていて、しかも受信
機がプリセット時と同一の特性を有していたとしても、
電波が選局時の場所(例えばビルの谷間やトンネル等)
に応じて変化すると、希望する放送局の受信が不可能に
なることがあった。
本発明は上述の点に鑑み成されたもので、デジタルプリ
セットチューナに取り込み機能を付加し、何らかの原因
によりプリセットデジタル値と希望放送局とが対応しな
くなったとしても、前記取り込み機能により完全同調点
を捕獲せんとするものである。
更に、本発明は、正常な放送局においてはS字特性に必
ず一対の周縁部が存在することを利用して、電界状態が
変化しても正常な放送局のみを確実に捕獲することを目
的とするものである。
以下本発明の実施例に基づき、図面を参照しながら説明
する。
第1図は本発明の概要を示すもので、1は、一般的なF
M受信機である。
アンテナ2に受信された信号は、ラジオ周波増幅回路3
で増幅され、混合回路4で局部発振回路5からの信号と
混合されて中間周波信号に変換される。
しかして、前記中間周波信号は、中間周波増幅回路6で
増幅され、復調回路7で復調されて低周波増幅回路8及
びスピーカ9を介して放音される。
この一般的なFM受信機の詳細な説明は、本発明の要旨
に直接関係無く、又よく知られているものなので省略す
る。
更に第1図において、10はデジタル信号をアナログ信
号に変換する為のD−Aコンバータ、11は第1デジタ
ル信号を前記D−Aコンバータに印加する為の主アツプ
ダウンカウンタ、12は第2デジタル信号を前記D−A
コンバータに印加する為の従アツプダウンカウンタ、1
3はデジタル信号記憶用メモリー、14は該メモリー1
3のアドレスを指定する為のアドレス指定回路、15は
チャンネル選択スイッチ群、及び16は制御ロジック回
路である。
第1図に示すデジタルプリセットチューナは、モードを
切換えることにより様々なチューナ、例えば手動チュー
ナ、プリセットチューナ、オートサーチチューナ等に利
用出来るが、以下の説明は、本発明に直接関係するプリ
セットチューナとしての動作に基づき行っていく。
(a) プリセット動作 メモリー13に、局に対応するデジタル信号を記憶させ
る動作をプリセット動作というが、これは従来のデジタ
ルプリセットチューナの動作と変わらない。
プリセットを行う場合は、マニュアルスイッチ17を操
作して制御ロジック回路16を手動選局状態とする。
前記マニュアルスイッチ17の操作により前記制御ロジ
ック回路16はスイッチ18を図示の状態に切換える。
その為、FM受信機1のラジオ周波増幅回路3及び局部
発振回路5には、可変抵抗器19が接続されることにな
り、従って、FM受信機1は前記可変抵抗器19から供
給される直流電圧により制(財)される。
前記可変抵抗器19の出力直流電圧は、上述の如<FM
受信機1に印加されるとともに、=ンパレータ20の第
1人力端子に印加される。
一方前記コンパレータ20の第2人力端子は、D−Aコ
ンバータ10の出力端子に接続されており、その出力端
子は制御ロジック回路16に接続されている。
又、前記D−Aコンバータ10は主アツプダウンカウン
タ11に接続されており、該主アップダウンカウンタ1
1のカウントは、制御ロジック回路16によって制御さ
れるように設定されている。
可変抵抗器19を操作すると、FM受信機1及びコンパ
レータ20に印加される電圧が変化する。
前記コンパレータ20は第1及び第2人力端子に印加さ
れる入力信号が等しくなった時、制(財)ロジック回路
16から主アツプダウンカウンタ11へ出されるアップ
もしくはダウン命令が停止されるように前記制何ロジッ
ク回路16と関係づけられている。
可変抵抗器19の操作を所望局の完全同調点で停止する
と、コンパレータ20の第1入力端子に印加される直流
電圧は一定の値となり、上述の動作に従ってD−Aコン
バータ10の出力電圧も一定の値となる。
その時、主アツプダウンカウンタ11には、前記一定の
直流電圧に対応するデジタル値がセットされている。
この状態は、プリセットの書込み待期状態と呼ぶことが
出来る。
メモリー13に対する情報の書き込みは、メモリー釦2
1とチャンネル選択スイッチ群15の任意の1つとの操
作により行なわれる。
メモリー釦21の押圧し、チャンネル選択スイッチを操
作すると、該操作したチャンネル選択スイッチに対応す
るメモリー13のアドレスに前記主アツプダウンカウン
タ11にセットされていたデジタル値が記憶される。
メモリー13のすべてのアドレスもしくは任意数のアド
レスのデジタル信号の記憶は、上述の動作を数回繰り返
すことによって達威される。
そしてメモリー13のすべてのアドレスもしくは任意数
のアドレスへデジタル信号を記憶させることによってプ
リセット動作は完了する。
(b) 選局動作 メモリー13に記憶されたデジタル信号を読み出し、該
デジタル信号を基に対応する局を受信する動作が選局動
作であり、本発明の特徴はこの選局動作にある。
そして選局動作は、第2図に示す如く、いくつかの動作
ブロックに分割することが出来る。
以下、それぞれの動作ブロック毎に詳細な説明を行う。
(b−1) 準備動作 準備動作は、第1図のチャンネル選択スイッチ群の所望
の1つを操作することによって開始される。
前記チャンネル選択スイッチ群の1つを第2図C点で操
作すると、A点でスイッチ18が第1図図示の状態とは
逆に切換わるとともに、アドレス指定回路14が動作し
、メモリー13の該当するアドレスに記憶されていたデ
ジタル信号が、主アツプダウンカウンタ11に引き出さ
れる。
そして、前記主アツプダウンカウンタ11に引き出され
たデジタル信号は、D−Aコンバータ10でアナログ信
号に変換され、スイッチ18を介してFM受信機1のラ
ジオ周波増幅回路3及び局部発振回路5に印加される。
従って、FM受信機1は、メモリー13に記憶されたデ
ジタル信号に対応した受信状態となる。
前記受信状態は、完全同調、非完全同調、及び離調の3
通りが考えられるが、いずれの場合も、次に示す第1取
り込み動作に入る。
準備動作は、カウンタへの初期値の設定等の理由により
所定の時間間隔を有し、例えば、48mSに設定するこ
とが出来る。
(b−2)第1取り込み動作 第1取り込み動作は、メモリー13に記憶されたデジタ
ル信号に対応するアナログ信号を中心にして局部発振回
路5に印加される電圧を上下にスイングさせる為、主ア
ツプダウンカウンタ11をアップ動作もしくはダウン動
作させるものである。
第3図に示す如く、主アップダウンカウンタ11にはク
ロツク信号発生回路22からクロツク信号が印加され、
又、アップダウン信号発生回路23からアップ信号又は
ダウン信号が印加される。
そして、アップダウン信号発生回路23は、制(財)回
路24によって制御される。
主アツプダウンカウンタ11のスイングは、第2図に示
す如く、プリセットデジタル信号を中心に1アップ、2
ダウン、3アツプ・・・というように行なわれ、その指
令は制御回路24から発せられ、アップダウン信号発生
回路23を介して主アツプダウンカウンタ11に印加さ
れる。
又、第3図において、25は2つのスレシホールトレベ
ルを有スルウインドコンパレータ、26は該ウインドコ
ンパレータ25の出力信号を記憶する記憶回路で、前記
ウインドコンパレータ25は、第2図イのSL信号と同
じく口のSH信号を検出する為に配置されている。
いま、数回のスイングの結果、点Bにおいて、FM受信
機1の復調回路7の直流出力の下限をとらえたとすれば
、ウインドコンパレータ25がSL信号を発生する。
前記SL信号は、記憶回路26に記障されるとともに、
制御回路24に印加され、該制(財)回路24から主ア
ツプダウンカウンタ11にカウント停止指令が発せられ
て、第1取り込み動作が終了する。
このようにして、メモリー13に記憶されたデジタル値
に最も近い放送局、即ち、希望の放送局が捕獲される。
ウインドコンパレータ25のスレシホールドレベルは、
Sカーブ信号を増幅する直流増幅回路27の増幅率と相
俟って、検出感度を決定するので、所望の電界強度の信
号の検出が可能である。
尚、メモリー13に記1意されたデジタル信号が完全同
調点にある場合は、第1アップ動作でsH信号が検出さ
れ、第1取り込み動作は直ちに停止し、前記デジタル信
号が非完全同調点にある場合は、準備動作において、直
ちにSL信号もしくは、SH信号が得られるので、第1
取り込み動作を行うこと無く第2取り込み動作に移行す
る。
又、第l取り込み動作には当然時間的制限を付さなけれ
ばならないが、弱電界時やメモリ内容が不適当でその制
御時間内にSL信号又はSH信号が検出されない場合は
、制御時間経過後、主アツプダウンカウンタ11の値を
メモリー13に記憶されていたデジタル信号の値に戻し
、カウントを停止する。
尚又、アップダウン信号発生回路23、制(至)回路2
4、ウインドコンパレータ25及び記憶回路26は第1
図においては、制(財)ロジック回路16に含まれてい
る。
(b−3) 第2取り込み動作 第2取り込み動作とは、第1取り込み動作におけるSL
信号もしくはSH信号の検出の後に行うもので、SL信
号を検出した時には、主アップダウンカウンタ11をア
ップ方向に、SH信号を検出した時には、ダウン方向に
カウントさせる動作を言う。
第1取り込み動作により希望の放送局を捕獲したが、こ
の放送局の電界状態が安定で正常な放送局である場合は
、SL信号とSH信号が必ず一対の状態で存在する。
そこで、本発明では、両信号を検出して始めて正常局と
見做すようにするため、この第2取り込み動作を行い、
電界状態が変化しても正常な放送局のみを確実に捕獲す
るようにしている。
又、完全同調点はSL信号とSH信号の検出範囲の間に
存在するので、この第2取り込み動作で第2図に示すよ
うに完全同調点を捕獲するようにしている。
その為、第1取り込み動作によりSL信号を検出した場
合には、次のSH信号を検出すべく、主アツプダウンカ
ウンタ11をアップカウントさせ、SH信号を検出した
場合には、次のSL信号を検出すべく、主アツプダウン
カウンタ11をダウンカウントさせるのである。
この動作は、2 4 m s /デジット程度のゆっく
りしたスピードで行う必要があり、具体的には、第3図
において、記憶回路26の出力によりアップダウン信号
発生回路23を制御するとともに、クロツク信号発生回
路22のクロツク信号の周波数を、第1取り込み動作の
それよりも小とすればよい。
そして、次のSH信号もしくはSL信号を検出した時、
ウインドコンパレータ25の作用により制御回路24か
らカウント停止命令が発せられて、第2取り込み動作が
終了する。
尚、最初のSL信号又はSH信号の検出後、次のSH信
号又はSL信号が所定時間以内に検出されなかった時は
、第1取り込み動作で捕獲した局が、たとえ希望放送局
であったとしても、正常な局ではないと判別され、第1
取り込み動作の時と同様、メモリー13に記憶されたデ
ジタル信号の値に、主アツプダウンカウンタ11が設定
されて、停止する。
このように、主アツプダウンカウンタ11による第1及
び第2取り込み動作で、正常な希望放送局の完全同調点
が捕獲される。
捕獲後は、選局動作を停止し同調電圧を固定したり、あ
るいは、従来のAFC動作で完全同調点を保つようにす
ればよい。
しかしながら、本実施例では、更に、電界状態が変化し
た場合の対策として、以下に示す終了動作を行なうよう
にしている。
即ち、電界状態が不安定な場合には、第1取り込み動作
でSL信号又はSH信号を検出した後、電界状態が変化
し弱電界となってしまうことがある。
そして、このような弱電界の局を受信してしまわないよ
うに、つまり、正常な局のみをより一層確実に検出する
ため終了動作を行なっている。
(b−4) 終了動作 終了動作は、第2のSH信号又はSL信号を検出した後
、選局動作を停止するまでの動作で、第2のSH信号又
はSL信号の検出後、再度主アツプダウンカウンタ11
を動作させ、最初に検出したSL信号又はSH信号を再
び検出する目的で行う。
具体的には、第3図の回路で、記憶回路24の出力信号
(例えばSH信号に対応)でアップダウン信号発生回路
23を駆動し、主アツプダウンカウンタ11をダウンカ
ウントさせて、最初のSL信号を検出すればよい。
以上で本実施例の選局動作は終了し、FM受信機1は完
全同調状態に到達するが、その後は、第1図に示した従
アツプダウンカウンタ12の働きにより、主アツプダウ
ンカウンタ11内のデジタル信号が補償されて、最適受
信状態が保たれる。
この従アツプダウンカウンタ12による補償動作につい
ては、本願出願人が別の出願を行っているので、ここで
は省略する。
以上述べた如く、本発明に係るデジタルプリセットチュ
ーナは、第1及び第2の取り込み機能を備えているので
、第1取り込み機能により、プリセット後のチューナの
温度による変動やプリセット時の誤差等があっても、自
動的にメモリーに記憶されたデジタル信号に対応するア
ナログ信号の最も近傍の局を希望放送局として捕獲出来
ると共に、第2取り込み機能により希望放送局の完全同
調点が捕獲できる。
更に、第2取り込み機能により、捕獲した局が正常な局
か否かの判別ができ、このため、電界状態が変化する場
合においても、正常な希望放送局のみを確実に捕獲でき
る。
従って、プリセット時の操作にあまり神経を使う必要が
無い等の効果を有する優れたものである。
【図面の簡単な説明】
第1図は本発明に係るデジタルプリセットチューナの一
実施例を示すブロック図、第2図はその取り込み動作を
説明する為の特性図、及び第3図は、取り込み動作の一
例を示すブロック図である。 主な図番の説明、10・・・・・・D−Aコンバータ、
11・・・・・・主アツプダウンカウンタ、13・・・
・・・デジタル信号記憶用メモリー16・・・・・・制
御ロジック回路。

Claims (1)

    【特許請求の範囲】
  1. 1 メモリーに記憶されたデジタル値に対応して局部発
    振周波数を設定し、所望局を選局するデイジタルプリセ
    ットチューナにおいて、検波回路のS字特性に応じた出
    力信号を発生する検出切路を備え、前記デジタル値に対
    応する周波数を中心に変化幅が順次大となるよう上下に
    局部発振周波数を変化せしめる第1取り込み動作と、該
    第1取り込み動作により前記検出回路が前記S字特性の
    一周縁部を検出した後前記S字特性の反対周縁部を検出
    するまで局部発振周波数を単一方向に変化せしめる第2
    取り込み動作とより或る取り込み機能を有することを特
    徴としたデジタルプリセットチューナ。
JP3221978A 1978-03-17 1978-03-17 デジタルプリセツトチユ−ナ Expired JPS5836852B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP3221978A JPS5836852B2 (ja) 1978-03-17 1978-03-17 デジタルプリセツトチユ−ナ
US06/018,046 US4264976A (en) 1978-03-17 1979-03-06 Tuning control apparatus for digital tuner
FR7906811A FR2420252A1 (fr) 1978-03-17 1979-03-16 Dispositif de commande d'accord pour un recepteur radioelectrique
DE19792910759 DE2910759A1 (de) 1978-03-17 1979-03-19 Abstimmsteuereinrichtung fuer einen digitaltuner

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3221978A JPS5836852B2 (ja) 1978-03-17 1978-03-17 デジタルプリセツトチユ−ナ

Publications (2)

Publication Number Publication Date
JPS54123805A JPS54123805A (en) 1979-09-26
JPS5836852B2 true JPS5836852B2 (ja) 1983-08-12

Family

ID=12352816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3221978A Expired JPS5836852B2 (ja) 1978-03-17 1978-03-17 デジタルプリセツトチユ−ナ

Country Status (1)

Country Link
JP (1) JPS5836852B2 (ja)

Also Published As

Publication number Publication date
JPS54123805A (en) 1979-09-26

Similar Documents

Publication Publication Date Title
JPS636165B2 (ja)
US2174566A (en) Automatic tuning arrangement
JPS601974B2 (ja) プリセツト式受信機
JPS5836852B2 (ja) デジタルプリセツトチユ−ナ
JPS5836853B2 (ja) デジタルプリセツトチユ−ナ
US4270217A (en) Processor controlled, service selecting, AM/FM scanning radio receiver
US4398304A (en) Scanning radio receiver including detector circuit for AM and FM reception
EP0015706A1 (en) Electronically tunable radio receiver
JPS6234178B2 (ja)
US3548315A (en) Compensated vhf-uhf automatic gain control delay system
JPH057777Y2 (ja)
US6925290B2 (en) Radio receiver
JP3009044B2 (ja) 受信機のスキャン装置
JPS5446415A (en) Automatic channel selector
JP3143393B2 (ja) Amラジオ受信機
US5303410A (en) Signal strength meter circuit for radio receiver
JPS6318177Y2 (ja)
JPS601973B2 (ja) 電子同調チユーナの自動選局装置
JPS5870622A (ja) 受信機
KR960014669B1 (ko) 라디오 수신기
JPS5920286B2 (ja) デジタルプリセツトチユ−ナ
KR910005003Y1 (ko) 로우컬과 시크(스캔) 자동 선국장치
JPS6237854B2 (ja)
JP2673838B2 (ja) ラジオ受信機
JPS5920285B2 (ja) 自動選局装置