JPS5831651A - 電子交換機の再開処理方式 - Google Patents
電子交換機の再開処理方式Info
- Publication number
- JPS5831651A JPS5831651A JP13056281A JP13056281A JPS5831651A JP S5831651 A JPS5831651 A JP S5831651A JP 13056281 A JP13056281 A JP 13056281A JP 13056281 A JP13056281 A JP 13056281A JP S5831651 A JPS5831651 A JP S5831651A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- restart
- data
- backup
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
- H04M3/24—Arrangements for supervision, monitoring or testing with provision for checking the normal operation
- H04M3/241—Arrangements for supervision, monitoring or testing with provision for checking the normal operation for stored program controlled exchanges
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
- H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
- H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
- H04Q3/54558—Redundancy, stand-by
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Monitoring And Testing Of Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発−１は、電子交換機の再開処理方式に関する。
従来、電子交換機では障害による再開のため、コールデ
ータセーブエリアをディスク上又はバブル上に確保し、
再開時そのデータを用ｉて再開原因が発生する前の状態
にもどし再開していた。このため、周期的に書き込むプ
ログラムが必要になることや、ディスクやバブルをアク
セスしているため、データが古くなる欠点牟あうた。
ータセーブエリアをディスク上又はバブル上に確保し、
再開時そのデータを用ｉて再開原因が発生する前の状態
にもどし再開していた。このため、周期的に書き込むプ
ログラムが必要になることや、ディスクやバブルをアク
セスしているため、データが古くなる欠点牟あうた。
本発明は従来の方法のこのような欠点を除去し、再開処
理を行なう時点を早め、又データの書き込みをプロゲラ
文によらずに行なうため、電子交換機のオーバヘッドを
低減した電子交換機の再開処理方式を提供するものであ
る。
理を行なう時点を早め、又データの書き込みをプロゲラ
文によらずに行なうため、電子交換機のオーバヘッドを
低減した電子交換機の再開処理方式を提供するものであ
る。
０１つは交換処理用として使用し、他のメモリは障害が
発生し再開が起った場合再開用バックアップデータとし
て使用することを特・黴とする電子交換機の再開処理方
式が得られる。
発生し再開が起った場合再開用バックアップデータとし
て使用することを特・黴とする電子交換機の再開処理方
式が得られる。
以下本発明を図面にり埴て説明する。第１図は本発明の
詳細な説明図で、従来 電子交換機では周期的に、再開
のためのデータを、交換処理で使用しているメインメモ
リの１定エリアより読み出し、ディスク又はバブルに書
き込んで一九。本発明は第１ＩＩＫ示すようにこのメイ
ンメモリ１の１定エリア２のメモリ実装を２重又はそれ
以上にし、同で。
詳細な説明図で、従来 電子交換機では周期的に、再開
のためのデータを、交換処理で使用しているメインメモ
リの１定エリアより読み出し、ディスク又はバブルに書
き込んで一九。本発明は第１ＩＩＫ示すようにこのメイ
ンメモリ１の１定エリア２のメモリ実装を２重又はそれ
以上にし、同で。
−アドレ〉像すことができるメモリを２個以上設けるこ
とにより、ディスク又はパズルへの書き込みを不要とす
るものである。再開時は、この現に使用中のメモリ以外
Ｏメモリを使用する。通常再開時はメモリクリアが行な
われるが、このエリア２に限っては、同一アドレスの他
メモリのデータを転送し、再開用バックアップデータと
して使用する。従って、ディスク又はバブルのアクセス
がなくなるため、再開時点が、２５０ｍ５ｅｃ前の時点
から行なえるようになる。
とにより、ディスク又はパズルへの書き込みを不要とす
るものである。再開時は、この現に使用中のメモリ以外
Ｏメモリを使用する。通常再開時はメモリクリアが行な
われるが、このエリア２に限っては、同一アドレスの他
メモリのデータを転送し、再開用バックアップデータと
して使用する。従って、ディスク又はバブルのアクセス
がなくなるため、再開時点が、２５０ｍ５ｅｃ前の時点
から行なえるようになる。
すなわち、通常再開のためにコールデータセーブエリア
はある定まったメモリエリアが割付けられて埴るので、
仁のコールデータセーブエリアを対象に、このメモリの
構造を第１図のよりに作成する。コールデータセーブエ
リア２と同じアドレスを持ち、同じエリアナイズを持つ
２重またはそれ以上のメモリ３．４を実装する。これら
をメモリバックアップメモリと称し、メインメモリ１に
関係の深いものからメモリ番号を付与する。通常メイン
メモリｌのコールデータセーブエリア２は、呼処理の動
作に伴ないアクキスされている。この間に周期的にメモ
リバックアップメモ１す３に対するゲートが開き、メイ
ンメモリ１と同一内容のデータがメモリバックアップメ
モリ３に書き込まれる。さらに次の層４へは、周期的に
、データ転送が行なわれる。従ってこの周期により、メ
インメモリｌ←メモリバックアップメモリ３間又は、メ
モリバックアップメモリ同志３．４間で、セーブしたデ
ータに時間差が生じる。
はある定まったメモリエリアが割付けられて埴るので、
仁のコールデータセーブエリアを対象に、このメモリの
構造を第１図のよりに作成する。コールデータセーブエ
リア２と同じアドレスを持ち、同じエリアナイズを持つ
２重またはそれ以上のメモリ３．４を実装する。これら
をメモリバックアップメモリと称し、メインメモリ１に
関係の深いものからメモリ番号を付与する。通常メイン
メモリｌのコールデータセーブエリア２は、呼処理の動
作に伴ないアクキスされている。この間に周期的にメモ
リバックアップメモ１す３に対するゲートが開き、メイ
ンメモリ１と同一内容のデータがメモリバックアップメ
モリ３に書き込まれる。さらに次の層４へは、周期的に
、データ転送が行なわれる。従ってこの周期により、メ
インメモリｌ←メモリバックアップメモリ３間又は、メ
モリバックアップメモリ同志３．４間で、セーブしたデ
ータに時間差が生じる。
データがこのような構造でセーブされてφる時に再開が
発生すると、まずメモリバックアップメモリへのアクセ
スを中断し各データの破壊が行なわれないことを確認し
た時点で、再開処理の初期コールデータセーブエリア２
へ転送し、呼処理の再開を試みる。失敗し九場合は、次
の層４のデータを転送し、再開を試みる。とのようにし
て、５００ｍ５ｅｃの単位で保存したデータを使用して
再開が試みられることになる。
発生すると、まずメモリバックアップメモリへのアクセ
スを中断し各データの破壊が行なわれないことを確認し
た時点で、再開処理の初期コールデータセーブエリア２
へ転送し、呼処理の再開を試みる。失敗し九場合は、次
の層４のデータを転送し、再開を試みる。とのようにし
て、５００ｍ５ｅｃの単位で保存したデータを使用して
再開が試みられることになる。
現実的には、瞬時に同一メモリ内容のものを作成するこ
とはできないと考えられるので、メモリバックアップメ
モリを２面使用した方式が考えられる◎これを第２図に
示す。第１図でメモリバックアップメモリ３に相当する
メモリを入面Ｂ面に分・け、交互にコピーを行なう。メ
モリＡがメインメモリｌと接続され、コピー中の時は、
メモリＢは書き込み禁止とし、次の層４へのデータ転送
のための読み出しのみ可能とする。コピー中でない方の
面は、再開時のバックアップメモリとして使用される。
とはできないと考えられるので、メモリバックアップメ
モリを２面使用した方式が考えられる◎これを第２図に
示す。第１図でメモリバックアップメモリ３に相当する
メモリを入面Ｂ面に分・け、交互にコピーを行なう。メ
モリＡがメインメモリｌと接続され、コピー中の時は、
メモリＢは書き込み禁止とし、次の層４へのデータ転送
のための読み出しのみ可能とする。コピー中でない方の
面は、再開時のバックアップメモリとして使用される。
メインメモリから見ると常時どちらかの面とのコピー動
作が行はれている。尚メモリコピー途中でデータが変わ
ることがあるが、各面の中で、コピーが済んだ部分は、
メインメモリメモリバックアップメモリ共書きかえ、済
んでいない部分は、メインメモリを書き替えるだけで、
常に、メインメモリと同じ状態でコピーが行なわれる。
作が行はれている。尚メモリコピー途中でデータが変わ
ることがあるが、各面の中で、コピーが済んだ部分は、
メインメモリメモリバックアップメモリ共書きかえ、済
んでいない部分は、メインメモリを書き替えるだけで、
常に、メインメモリと同じ状態でコピーが行なわれる。
再開時は、第１図の場合と同じ処理を行なう。
本発明は、以上説明したように、再開用のコールデータ
を２５０ｍ５ｅｃ単位で確保しておくことができる。コ
ールデータのメモリサイズにもよるが、約５００ＫＷ（
１６ピツト）としてその確保には、ＩＷ当り５００ｎｓ
ｅｃとすると２５０ｍ５ｅｃかかり、古くても、２５０
ｍ５ｅｃｉｌｌＯデータが使用できることＫなシ、デー
タ交換機では、呼処理データの多くが救済されることに
なる。
を２５０ｍ５ｅｃ単位で確保しておくことができる。コ
ールデータのメモリサイズにもよるが、約５００ＫＷ（
１６ピツト）としてその確保には、ＩＷ当り５００ｎｓ
ｅｃとすると２５０ｍ５ｅｃかかり、古くても、２５０
ｍ５ｅｃｉｌｌＯデータが使用できることＫなシ、デー
タ交換機では、呼処理データの多くが救済されることに
なる。
又、再開時にディスクやバブルをアクセスしないため、
再開に要する時間が低減される。
再開に要する時間が低減される。
本発明によると以上説明したように、再開処理を行なう
時点を早め、また電子交換機のオーバヘッドを低減する
ことができる。
時点を早め、また電子交換機のオーバヘッドを低減する
ことができる。
第１図は本発明の原理説明
雷、第２図は本発明の実施例の構成図である。
１・・・・・・メインメモリ、２・・・・・・コールデ
ータセーブエリア、３ ｅ ４ ・”・メモリバックア
ップメモリ。
ータセーブエリア、３ ｅ ４ ・”・メモリバックア
ップメモリ。
Claims (1)
- もつメモリを備え皺メモリのうちの１つは交換処理用と
して使用し、他のメモリは障害が発生し再開が起った場
合再開用バックアップデータとして使用することを特徴
とする電子交換機の再開処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13056281A JPS5831651A (ja) | 1981-08-20 | 1981-08-20 | 電子交換機の再開処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13056281A JPS5831651A (ja) | 1981-08-20 | 1981-08-20 | 電子交換機の再開処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5831651A true JPS5831651A (ja) | 1983-02-24 |
Family
ID=15037214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13056281A Pending JPS5831651A (ja) | 1981-08-20 | 1981-08-20 | 電子交換機の再開処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5831651A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6273847A (ja) * | 1985-09-27 | 1987-04-04 | Hitachi Ltd | オンライン構成制御方式 |
| US4819154A (en) * | 1982-12-09 | 1989-04-04 | Sequoia Systems, Inc. | Memory back up system with one cache memory and two physically separated main memories |
| US4823261A (en) * | 1986-11-24 | 1989-04-18 | International Business Machines Corp. | Multiprocessor system for updating status information through flip-flopping read version and write version of checkpoint data |
| US5737514A (en) * | 1995-11-29 | 1998-04-07 | Texas Micro, Inc. | Remote checkpoint memory system and protocol for fault-tolerant computer system |
| US5745672A (en) * | 1995-11-29 | 1998-04-28 | Texas Micro, Inc. | Main memory system and checkpointing protocol for a fault-tolerant computer system using a read buffer |
| US5751939A (en) * | 1995-11-29 | 1998-05-12 | Texas Micro, Inc. | Main memory system and checkpointing protocol for fault-tolerant computer system using an exclusive-or memory |
| US5787243A (en) * | 1994-06-10 | 1998-07-28 | Texas Micro, Inc. | Main memory system and checkpointing protocol for fault-tolerant computer system |
| US5864657A (en) * | 1995-11-29 | 1999-01-26 | Texas Micro, Inc. | Main memory system and checkpointing protocol for fault-tolerant computer system |
-
1981
- 1981-08-20 JP JP13056281A patent/JPS5831651A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4819154A (en) * | 1982-12-09 | 1989-04-04 | Sequoia Systems, Inc. | Memory back up system with one cache memory and two physically separated main memories |
| JPS6273847A (ja) * | 1985-09-27 | 1987-04-04 | Hitachi Ltd | オンライン構成制御方式 |
| US4823261A (en) * | 1986-11-24 | 1989-04-18 | International Business Machines Corp. | Multiprocessor system for updating status information through flip-flopping read version and write version of checkpoint data |
| US5787243A (en) * | 1994-06-10 | 1998-07-28 | Texas Micro, Inc. | Main memory system and checkpointing protocol for fault-tolerant computer system |
| US5737514A (en) * | 1995-11-29 | 1998-04-07 | Texas Micro, Inc. | Remote checkpoint memory system and protocol for fault-tolerant computer system |
| US5745672A (en) * | 1995-11-29 | 1998-04-28 | Texas Micro, Inc. | Main memory system and checkpointing protocol for a fault-tolerant computer system using a read buffer |
| US5751939A (en) * | 1995-11-29 | 1998-05-12 | Texas Micro, Inc. | Main memory system and checkpointing protocol for fault-tolerant computer system using an exclusive-or memory |
| US5864657A (en) * | 1995-11-29 | 1999-01-26 | Texas Micro, Inc. | Main memory system and checkpointing protocol for fault-tolerant computer system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7512769B1 (en) | Process migration | |
| JPS5831651A (ja) | 電子交換機の再開処理方式 | |
| JPS5975349A (ja) | ２重書き記憶方式におけるフアイル回復方式 | |
| JPH04311219A (ja) | データバックアップ方式 | |
| JPS59180897A (ja) | バツテリバツクアツプメモリの二重化方式 | |
| JPH07319637A (ja) | ディスク装置の制御装置およびディスク装置の制御方 法 | |
| JP2001243209A (ja) | 分散共有メモリシステム及び分散共有メモリシステム制御方法 | |
| JPH0594356A (ja) | メモリ上テーブルデータ障害時復旧方式 | |
| JPS605329A (ja) | 二重化デイスク管理方式 | |
| JP4146045B2 (ja) | 電子計算機 | |
| JP3463696B2 (ja) | オンラインガーベッジコレクション処理方法 | |
| JPH09185556A (ja) | 二重化メモリの管理方法、及び二重化メモリ管理装置 | |
| JPS58175065A (ja) | 多重化ボリユ−ム処理方式 | |
| JP2526726B2 (ja) | 多重化ファイル復旧方式 | |
| US20060224915A1 (en) | Apparatus, method, and computer product for executing program | |
| JPH07287694A (ja) | 多重化処理システムおよびメモリ同期制御方法 | |
| JPH08272696A (ja) | 情報処理装置及びメモリ内容回復方法 | |
| KR930007466B1 (ko) | 이중화된 프로세서간 고속의 메모리 복사방법 | |
| JPH0436421B2 (ja) | ||
| JPH0552538B2 (ja) | ||
| JPH02118745A (ja) | メモリバックアップ装置 | |
| JPH0449135B2 (ja) | ||
| CN113127151A (zh) | 一种虚拟化环境中数据的实时复制方法、***及介质 | |
| JPS61147344A (ja) | 電子計算機システム | |
| JPS6370974A (ja) | 二重化ボリュームの回復処理方法 |