JPS5831645A - 直交変調方式モデムにおけるタイミング再生方式 - Google Patents
直交変調方式モデムにおけるタイミング再生方式Info
- Publication number
- JPS5831645A JPS5831645A JP56128690A JP12869081A JPS5831645A JP S5831645 A JPS5831645 A JP S5831645A JP 56128690 A JP56128690 A JP 56128690A JP 12869081 A JP12869081 A JP 12869081A JP S5831645 A JPS5831645 A JP S5831645A
- Authority
- JP
- Japan
- Prior art keywords
- phase error
- signal
- rate information
- timing
- rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、直交変調方式モデムにおけるタイミング再
生方式に゛関し、夏に詳しくは、タイミング再生をディ
ジタル的に行なう方式に関するもの、である。
生方式に゛関し、夏に詳しくは、タイミング再生をディ
ジタル的に行なう方式に関するもの、である。
QAM(I!交変調)方式は、例えば9600bp@て
、変調速度が2400/−というように高速伝送を行う
ときに向いている。
、変調速度が2400/−というように高速伝送を行う
ときに向いている。
以下、従来のQAM方式モデムのブロック図(第1図)
及びその動作説明用波形図(第2図)を参照して、タイ
ゼング再生方式を説明する。
及びその動作説明用波形図(第2図)を参照して、タイ
ゼング再生方式を説明する。
第1図忙おいて、IFi入力信号を示し、この入力信号
IFi直交変調させているものとする。2tiパンh%
、4 スフィルタ(B P F ) を示スeこの
B P F 2tj入力信号1に含まれるノイズを除去
する機能を有する。5Fi自動利得コントローラ(Ae
c)を示し、仁のAGC3Fi、ノイズカットされた信
号のゲインを回復する機能を有する。
IFi直交変調させているものとする。2tiパンh%
、4 スフィルタ(B P F ) を示スeこの
B P F 2tj入力信号1に含まれるノイズを除去
する機能を有する。5Fi自動利得コントローラ(Ae
c)を示し、仁のAGC3Fi、ノイズカットされた信
号のゲインを回復する機能を有する。
AGC5から出力された信号は、同期検波回路4.5へ
同時に供給される構成となっている。この同期検波回路
4.5Fi、受信ベースノンr信号を得るための回路で
ある。例えば、直交変調された信号が f(t) = dt)Coswa、t + 7
(11)@ii、yctであるとすると、piiI期検
波回路4ij、例えばf(s)K CO@ 眺tを掛け
る回路であり、同期検波回路51d f(t)Ksin
vyωctを掛ける回路である。即ち、その出力は、同
期検波回路4においてけ、となる。一方、同期検til
向路5の出力は、となる。
同時に供給される構成となっている。この同期検波回路
4.5Fi、受信ベースノンr信号を得るための回路で
ある。例えば、直交変調された信号が f(t) = dt)Coswa、t + 7
(11)@ii、yctであるとすると、piiI期検
波回路4ij、例えばf(s)K CO@ 眺tを掛け
る回路であり、同期検波回路51d f(t)Ksin
vyωctを掛ける回路である。即ち、その出力は、同
期検波回路4においてけ、となる。一方、同期検til
向路5の出力は、となる。
そして、同期検波回路4の出力信号((1)式で示され
る)は高調波成分をカットするローパスフィルタ(LP
F)6に、同期検波回路5の出力信号((2)式で示さ
れる)は高調波成分をカットする口/(スフィルタ(L
PF)7に夫々入力される。
る)は高調波成分をカットするローパスフィルタ(LP
F)6に、同期検波回路5の出力信号((2)式で示さ
れる)は高調波成分をカットする口/(スフィルタ(L
PF)7に夫々入力される。
このLPF6け高g411i
をカットし、LPF7Fi高調波
をカットする機能を有する。
出力信号Vin共となる。
このベースノンr信号からゼーレイP情報を得るため、
平をBPF8に、X−+l責BPF9に入力する構成と
する。
平をBPF8に、X−+l責BPF9に入力する構成と
する。
の信号は、夫々絶対値回路(整流回路)10.11に入
力された後、加算器12で加えられ、更に2400Hz
のBPFl 3に入力される。
力された後、加算器12で加えられ、更に2400Hz
のBPFl 3に入力される。
この結果、1200HzのBPF8.9.絶対値回路1
0.11、加算器12.2400HzのBPFl3より
成る送信2−レイト情報抽出部14からは、第2図人の
ようなゼーレイト情報が2400Hzの正弦波として出
力される。便宜上これをアナログI−レイト情報と指称
する。
0.11、加算器12.2400HzのBPFl3より
成る送信2−レイト情報抽出部14からは、第2図人の
ようなゼーレイト情報が2400Hzの正弦波として出
力される。便宜上これをアナログI−レイト情報と指称
する。
この−−レイト情報Aij、位相比較器15に入力され
る。この位相比較器15は、分周器17から出力される
方形波(第2図)Bとぜ−レイト情報Aとの位相比較を
行い、その位相差をパルス幅とした信号を出力する回路
である。
る。この位相比較器15は、分周器17から出力される
方形波(第2図)Bとぜ−レイト情報Aとの位相比較を
行い、その位相差をパルス幅とした信号を出力する回路
である。
この位相比較器15から出力された信号に、スタッフ/
ディスタッフ制御回路16へ供、給されると共に分局器
17へ供給されるよう構成される。
ディスタッフ制御回路16へ供、給されると共に分局器
17へ供給されるよう構成される。
スタッフ/ディスタッフ制御回路16は1示せぬクロッ
ク発生器から高次のクロックを入力しており、位相比較
器15から送られた信号に基づいて高次クロックのスタ
ッフ/ディスタッフ処理を行う回路である。ここで、ス
タッフ/ディスタッフ処理とけ、高次クロックに数ビッ
トのクロックを付加又は削除する処理をいう。
ク発生器から高次のクロックを入力しており、位相比較
器15から送られた信号に基づいて高次クロックのスタ
ッフ/ディスタッフ処理を行う回路である。ここで、ス
タッフ/ディスタッフ処理とけ、高次クロックに数ビッ
トのクロックを付加又は削除する処理をいう。
このようにして、スタッフ/ディスタッフ制御回路16
から出力された蝦適なりロックは、分局器17へ入力さ
れ、分局器17Fi与えられたクロックを分周して位相
比較器15へ74−ドパツクするとともに、所定の周期
に分局した信号を、A/D変換器18にサンプリングパ
ルス(tJX2hc ) トして与え、更に、自′4I
J等化・判定スクランブラ回路19へ自動等化・判定ス
クランブラ処理に必要な各種のクロックとして与える構
成となっている。
から出力された蝦適なりロックは、分局器17へ入力さ
れ、分局器17Fi与えられたクロックを分周して位相
比較器15へ74−ドパツクするとともに、所定の周期
に分局した信号を、A/D変換器18にサンプリングパ
ルス(tJX2hc ) トして与え、更に、自′4I
J等化・判定スクランブラ回路19へ自動等化・判定ス
クランブラ処理に必要な各種のクロックとして与える構
成となっている。
一方、位相比較器15の出力信号は、分局器17へ初期
設定用信号として入力される構成となっている。
設定用信号として入力される構成となっている。
以下、このモデムが7リーランニlグ状態から初期設定
が行なわれ、その後同期が確立されるまでの動作を説明
する。
が行なわれ、その後同期が確立されるまでの動作を説明
する。
フリーラン=yグ状態において1f−1、LP11から
出力されるx(t)についてのアイパターンは、第2F
gADの如くアイパターンの開閉を繰り返えしている。
出力されるx(t)についてのアイパターンは、第2F
gADの如くアイパターンの開閉を繰り返えしている。
一方、分局器17もフリーラフ二ング状態で、をンプリ
/グパルスC1を出力しているから、ゼーレート情報人
のせ口点から見ると、位相差け・あることになる、この
ため1分周器17から位′相比較器15へ出力される分
局器17の出力信号Bは、I−レイト情報Aのゼロ点か
らe遅れた立ち上がりを生じる。
/グパルスC1を出力しているから、ゼーレート情報人
のせ口点から見ると、位相差け・あることになる、この
ため1分周器17から位′相比較器15へ出力される分
局器17の出力信号Bは、I−レイト情報Aのゼロ点か
らe遅れた立ち上がりを生じる。
そこで、位相比較器15の出力信号はeに対応したノル
スとなり初期設定用信号として分局器17に与えられる
。分局器17けこれによって、分局器17の出力信号を
9だけ早く立ち上げて出力する(第2図P点)。これに
より、位相差は無くなシ、A / D変換器18へ送ら
れるす/プリ/グツ9ルスC2の立ち上がるタイミング
もアイパター/Dの最大量のタイミングと一致する。従
って、x(t)のアイJターン最大開時において、A/
D変換器18でけ、ディジタル化を行うことができる。
スとなり初期設定用信号として分局器17に与えられる
。分局器17けこれによって、分局器17の出力信号を
9だけ早く立ち上げて出力する(第2図P点)。これに
より、位相差は無くなシ、A / D変換器18へ送ら
れるす/プリ/グツ9ルスC2の立ち上がるタイミング
もアイパター/Dの最大量のタイミングと一致する。従
って、x(t)のアイJターン最大開時において、A/
D変換器18でけ、ディジタル化を行うことができる。
更に、ゼーレイト情報Aが1周期を繰り返えす毎に、位
相比較器15Fi#−レイト情1iAと分局器17の出
力信号とから位相誤差に対応するパルスを作り出し、こ
れをスタッフ/ディスタッフtlllj御回路16へ出
力する。これによって、スタッフ/ディスタッフ制御回
路16は、高次クロックへクロツタを付加させたり削除
したりして分局器17へ出力する。分局器17は、これ
を分局して出力する。前述のスタッフ/ディスタッフ処
理によって、第2 @ P 3点におけるゼーレイト情
報のゼロ点と分局器16の出力信号の立ち上シ及びサン
ゾリングツ9ルスCとFi同期確立される。!I]ち、
アイノ(ターンの最大開時点に同期してサンプリング・
9ルスCが2400Hzの周期で出力され、最適位置で
のA / D変換が行なわれる。
相比較器15Fi#−レイト情1iAと分局器17の出
力信号とから位相誤差に対応するパルスを作り出し、こ
れをスタッフ/ディスタッフtlllj御回路16へ出
力する。これによって、スタッフ/ディスタッフ制御回
路16は、高次クロックへクロツタを付加させたり削除
したりして分局器17へ出力する。分局器17は、これ
を分局して出力する。前述のスタッフ/ディスタッフ処
理によって、第2 @ P 3点におけるゼーレイト情
報のゼロ点と分局器16の出力信号の立ち上シ及びサン
ゾリングツ9ルスCとFi同期確立される。!I]ち、
アイノ(ターンの最大開時点に同期してサンプリング・
9ルスCが2400Hzの周期で出力され、最適位置で
のA / D変換が行なわれる。
しかし、今日のように安価なゾロセッナが供給され、各
種のディジタル処理が高速で行いうるようになっては、
アナログ部分を少なくしディジタル化して、これにより
、小型化低価格化をはかることが整まれれiる。
種のディジタル処理が高速で行いうるようになっては、
アナログ部分を少なくしディジタル化して、これにより
、小型化低価格化をはかることが整まれれiる。
本実明け、以上説明した事情に鑑みなされたものである
。それ故、本発明の目的は、直交変調方式モデムのタイ
ミング再生部のディジタル化をはかるためのタイピング
再生方式を提供することである。
。それ故、本発明の目的は、直交変調方式モデムのタイ
ミング再生部のディジタル化をはかるためのタイピング
再生方式を提供することである。
そこで、本発明では、変調された信号を113N幽して
ディジタル化した後のが一レイト情報に基づいてタイイ
ン/1%生のための位相誤差情報を作少出すことにした
。。
ディジタル化した後のが一レイト情報に基づいてタイイ
ン/1%生のための位相誤差情報を作少出すことにした
。。
以下実施例に基づき詳細に説明するが、その要旨轄、以
下通りである。
下通りである。
■ まず、ペース/?ン「信号を一一レイトの整数に倍
の周波数でサンプリングしてA/D変換aディジタル化
されたぜ一レイト情報を得ること。
の周波数でサンプリングしてA/D変換aディジタル化
されたぜ一レイト情報を得ること。
Q ■で得られたm−レイト情報を演算処理して変調タ
イミングに対する再生クロックパルスの位相幅差を検出
すること。
イミングに対する再生クロックパルスの位相幅差を検出
すること。
■ ■で得られた位相誤差情報Kjliづいて再生クロ
ックツぞルスを賓調タイミングに同期させること。
ックツぞルスを賓調タイミングに同期させること。
又、上記■について、後述する簡単にしてかつ比ψ的高
精度に初期位相誤差を検出するための実施例における処
理手順目次の通砂である。
精度に初期位相誤差を検出するための実施例における処
理手順目次の通砂である。
この場合N=5である。
の ■で得られたぜ−レイト情報の中から絶対値が最小
のゼーレイト情報Xm1n’i(選択し、この最小の2
−レイト情報に対する他の1のI−レイト情報のサンプ
リングタイミングの先後、及びその符号の正負を判断し
、・その結果、第1の位相誤差範囲を選定する仁と。
のゼーレイト情報Xm1n’i(選択し、この最小の2
−レイト情報に対する他の1のI−レイト情報のサンプ
リングタイミングの先後、及びその符号の正負を判断し
、・その結果、第1の位相誤差範囲を選定する仁と。
OW!に、最小のI−レイト情報の符号の正負に基づき
、第2の位相娯差範Wiを選定すること。
、第2の位相娯差範Wiを選定すること。
θ 更に、最小のl−レイト情報と、第2の位相誤差範
囲の所定値分の1のスレッシ璽−ルドとを比較して第3
の位相誤差範囲を選定し、この第3の位相誤差範囲内の
中間値を位相誤差として決定すること。
囲の所定値分の1のスレッシ璽−ルドとを比較して第3
の位相誤差範囲を選定し、この第3の位相誤差範囲内の
中間値を位相誤差として決定すること。
このような、0〜■の方式を実現する回路のブロック図
を第5図に示す、第5図において、1〜5までは、第1
図における構成と変りがなく、同期検波器4.5tでに
おいて、直交成分信号を得ている。
を第5図に示す、第5図において、1〜5までは、第1
図における構成と変りがなく、同期検波器4.5tでに
おいて、直交成分信号を得ている。
101は、A/D変換器を示す。このA / D変換器
101Fi同期検敷器4.5の出力信号をディジタル化
するための亀のである。このA/D変換器101を同期
検波器4.5に後置した理由#1AGc3に後置したの
では、サンプリン!速度の高いものを必要とするからで
あ′る。従、て、ディジタル化という目的に沿うもので
あれば、理論的には自動等化判定スクランブラ回路19
より前段であれば良い。
101Fi同期検敷器4.5の出力信号をディジタル化
するための亀のである。このA/D変換器101を同期
検波器4.5に後置した理由#1AGc3に後置したの
では、サンプリン!速度の高いものを必要とするからで
あ′る。従、て、ディジタル化という目的に沿うもので
あれば、理論的には自動等化判定スクランブラ回路19
より前段であれば良い。
102.10!IFiデイジタル波に対するLPFを示
す。L P F 102.103tj、ロールオフ特性
が10%〜15%の急しゅんなものである。L P F
l 02からは第1図と同様に・、例えばx(z)sc
対応するディジタル信号が、LPF103からFiy(
t)に対応するディジタル信号が出力される。
す。L P F 102.103tj、ロールオフ特性
が10%〜15%の急しゅんなものである。L P F
l 02からは第1図と同様に・、例えばx(z)sc
対応するディジタル信号が、LPF103からFiy(
t)に対応するディジタル信号が出力される。
104Fi、送信−−レイト抽出部を示す、この送信I
−レイト抽出部10・4け、第1−に示した送信I−レ
イト抽出部14の各部を入力信号がディジタル信号とな
っているのに対応してディジタル化したもので、A/D
変換器101とともに、本発明の要旨■で述べたベース
バンド信号から、アナログ−−レイト情報を一一レイト
の整数倍の周波数ですンゾリングしたものに相当するデ
イジタルゼーレイト情報を得る機能を有する。つまり、
A/ D変換器101にはサンプリングパルスCが与え
られている臥ら、A/D変換はこのサンプリングパルス
Cの周期毎に行なわれ、送信I−レイト情報抽出部10
4からの出力信号であるm−しイト情報aけ前述の周波
数毎に、大きさと正負の符号を有する離散値とされて出
力される。以上の構成が第1の手段である。
−レイト抽出部10・4け、第1−に示した送信I−レ
イト抽出部14の各部を入力信号がディジタル信号とな
っているのに対応してディジタル化したもので、A/D
変換器101とともに、本発明の要旨■で述べたベース
バンド信号から、アナログ−−レイト情報を一一レイト
の整数倍の周波数ですンゾリングしたものに相当するデ
イジタルゼーレイト情報を得る機能を有する。つまり、
A/ D変換器101にはサンプリングパルスCが与え
られている臥ら、A/D変換はこのサンプリングパルス
Cの周期毎に行なわれ、送信I−レイト情報抽出部10
4からの出力信号であるm−しイト情報aけ前述の周波
数毎に、大きさと正負の符号を有する離散値とされて出
力される。以上の構成が第1の手段である。
105tl、位相比較回路を示す、この位相比較回路1
05Fi例えばマイクロコンビ晶−夕で構成さべ上鮎し
たののΦ〜θの機能を有する。
05Fi例えばマイクロコンビ晶−夕で構成さべ上鮎し
たののΦ〜θの機能を有する。
位相比較回路104のΦ〜の機能は、初期設定時に初期
設定回路108を介して働くだけで1通常の動作時KF
i、分局器107から帰還される分局出力すの立ち上が
り時のm−しイト情報aの符号を信号としてスタッフ/
ディスタッフ制御回路106へ送っている。
設定回路108を介して働くだけで1通常の動作時KF
i、分局器107から帰還される分局出力すの立ち上が
り時のm−しイト情報aの符号を信号としてスタッフ/
ディスタッフ制御回路106へ送っている。
スタッフ/ディスタッフ制御回路1061j、位相比較
回路105が通常の動作時に出力した正負の符号に基づ
き、入力されている高次クロックに数ビットJルスを付
加したり削除したプする。
回路105が通常の動作時に出力した正負の符号に基づ
き、入力されている高次クロックに数ビットJルスを付
加したり削除したプする。
分局器107Fi、スタッフ/ディスタッフ制御回路1
06及び初期設定回路10Bから信号を入力して、所定
の周期の信号を出力する。この分局器107から出力さ
れるすyプリン!ノルスCは、A/D変換器101に出
力され、6糧のクロツタが自動醇化判定スフ2フ2ラ回
路19へ出力され、分局出力bI11位相比較回路10
5ヘフィードバックされるよう構成されている。
06及び初期設定回路10Bから信号を入力して、所定
の周期の信号を出力する。この分局器107から出力さ
れるすyプリン!ノルスCは、A/D変換器101に出
力され、6糧のクロツタが自動醇化判定スフ2フ2ラ回
路19へ出力され、分局出力bI11位相比較回路10
5ヘフィードバックされるよう構成されている。
初期設定口4108tj、初期設定時に位相比較回路1
05から出力される位相誤差信号を受は取り分局器10
7をリセットするものである。
05から出力される位相誤差信号を受は取り分局器10
7をリセットするものである。
以上の構成において、スタッフ/ディスタッフ制御回路
106、分局器107及び初期設定回路108は1本発
明の要旨■を行う機能を有する。以上が、第2及び第3
の手段の構成である。
106、分局器107及び初期設定回路108は1本発
明の要旨■を行う機能を有する。以上が、第2及び第3
の手段の構成である。
ここで、以上の回路構成において、9600bplI(
変調速度2400/−)のモデムにおいてI−レイト(
2400)の3倍(7200Hz)のサンプリング周波
数でサンプリング金、行う場合を例として以下、本発明
の詳細な説明する。
変調速度2400/−)のモデムにおいてI−レイト(
2400)の3倍(7200Hz)のサンプリング周波
数でサンプリング金、行う場合を例として以下、本発明
の詳細な説明する。
第3幽における入力信号IFi、BPF2、AGC3、
同期検波器4.5、A / D 変換器101、LPF
102.103を介してアイIセターンdとなるが、そ
の!(t)成分のアイパターンa#i第4−のように2
4001’l−ごとにアイIり一ンの蝦大開となる、従
って、この最大開時にA / D 麦検するサンプリン
グパルスCを送るようKすれば最適なタイイングでスレ
ッシ曹−ル「との比較を行つコトカできる。
同期検波器4.5、A / D 変換器101、LPF
102.103を介してアイIセターンdとなるが、そ
の!(t)成分のアイパターンa#i第4−のように2
4001’l−ごとにアイIり一ンの蝦大開となる、従
って、この最大開時にA / D 麦検するサンプリン
グパルスCを送るようKすれば最適なタイイングでスレ
ッシ曹−ル「との比較を行つコトカできる。
そこで、分局器107からA/D変換器101へ送るサ
ンプリングパルスCの周波数を7200Hzとする。
ンプリングパルスCの周波数を7200Hzとする。
すると、送信−−レイト情報抽出部104から出力され
るm−しイト情報aa、7200HgごとにX8、Xl
、xs −”・と現われる。
るm−しイト情報aa、7200HgごとにX8、Xl
、xs −”・と現われる。
しかし、タイミング再生の同期確立が行なわれていない
7リーラン二ングの状態では1分周器107から位相比
較回路105へ帰還される出力信号すの立ち上がりとl
−しイト情報aのゼロ点との位相差はeあ−る。しかし
、このeを求めるためにtfX s、X s、 X s
・”・・・から破線のような正弦波を推定しなければ、
Xs、Xs、Xs・−・・・が離散値であるからeを求
めることができなりり。
7リーラン二ングの状態では1分周器107から位相比
較回路105へ帰還される出力信号すの立ち上がりとl
−しイト情報aのゼロ点との位相差はeあ−る。しかし
、このeを求めるためにtfX s、X s、 X s
・”・・・から破線のような正弦波を推定しなければ、
Xs、Xs、Xs・−・・・が離散値であるからeを求
めることができなりり。
そこで1本実施例の位相比較回路105Fi、マイクロ
コンビーータとなってiで正弦波の推定をすに高精度な
位相誤差を得るためKll散値’X 1、×3Xs(1
周期中に存在するI−レイト、情報)を入力し、これら
の大小を調べる。
コンビーータとなってiで正弦波の推定をすに高精度な
位相誤差を得るためKll散値’X 1、×3Xs(1
周期中に存在するI−レイト、情報)を入力し、これら
の大小を調べる。
ここで、位相誤差eと、フリーランニング状態で、1周
期(1/240QHs)中Ktまれるゼーレイト情報X
、、X、、xlとの関係について考察する。第5図は1
位相課差θとXl、Xl、Xsの関係を示すグラフであ
る。又、第6向は第5因の一部拡大図である。このグラ
フ上のある時点臥でサンプリングが行なわれたとすると
、べ軸とxIXs、Xlの夫々の交点と0点との距離に
、l。
期(1/240QHs)中Ktまれるゼーレイト情報X
、、X、、xlとの関係について考察する。第5図は1
位相課差θとXl、Xl、Xsの関係を示すグラフであ
る。又、第6向は第5因の一部拡大図である。このグラ
フ上のある時点臥でサンプリングが行なわれたとすると
、べ軸とxIXs、Xlの夫々の交点と0点との距離に
、l。
mm1jXs、Xs、X、の大き−8(絶対値)ヲ現ワ
1、aAる@又、xl、Xs、X5Fi7200Hsで
出力されてiる奄のであるから、その位相間Ktj12
0 の差があり、Xaを基準としての位相ズレはθt、
X麿を基準としての位相ズレrjQ寓。
1、aAる@又、xl、Xs、X5Fi7200Hsで
出力されてiる奄のであるから、その位相間Ktj12
0 の差があり、Xaを基準としての位相ズレはθt、
X麿を基準としての位相ズレrjQ寓。
Xlを基準としての位相メレiiemとなプ、iずれか
が求められると、それを基に次の1周期の最初のサンプ
リング時に初期設定可能である0本実施例では最小のl
−レイト情報(この例でtf X s )についての位
相ズレを決定するようにしたことが41111である。
が求められると、それを基に次の1周期の最初のサンプ
リング時に初期設定可能である0本実施例では最小のl
−レイト情報(この例でtf X s )についての位
相ズレを決定するようにしたことが41111である。
そのために、大小比較をするのである。この比較の手順
は順次全てを比較しても又、小さいl−レイト情報を残
して行くようなものであっても、その他比較によるもの
ならば良い。本例では最小のl−しイト情報#iX富と
なる。次にl−しイト情報xmの位相誤差は±180
を取りうる。つIIJ、 180@まで遅れるか進むか
である。なぜなら、±180@すなわち360°を誌え
るものについては、次の周期に入るからである。そこで
、Xsが1まれる1局期中の他のi−レイト情報(例え
ばXs)の符号の正負を判断する。Xmtj正であるか
ら、第41において、XIが存在しうる範囲7’1.p
m、P=中Bgが第1の位相誤差範囲として選定される
。ここで第1の位相誤差範11fl Id X 麿をx
l、Xsが切り取ル範囲−C:@ff)、60@の範囲
である。
は順次全てを比較しても又、小さいl−レイト情報を残
して行くようなものであっても、その他比較によるもの
ならば良い。本例では最小のl−しイト情報#iX富と
なる。次にl−しイト情報xmの位相誤差は±180
を取りうる。つIIJ、 180@まで遅れるか進むか
である。なぜなら、±180@すなわち360°を誌え
るものについては、次の周期に入るからである。そこで
、Xsが1まれる1局期中の他のi−レイト情報(例え
ばXs)の符号の正負を判断する。Xmtj正であるか
ら、第41において、XIが存在しうる範囲7’1.p
m、P=中Bgが第1の位相誤差範囲として選定される
。ここで第1の位相誤差範11fl Id X 麿をx
l、Xsが切り取ル範囲−C:@ff)、60@の範囲
である。
次に、第1の位相誤差範l#ius中のど仁Kx富が存
在するかを決定するため、最小のl−しイト情報XIの
符号の正負を調べる。すると、xl〈0であるから、P
sの下半分の範囲にあることが判る。このP黛の下半分
の範囲が、第2の位相誤差範囲であり、Xsが負で60
°の半分以下なので、 −30@<8 (位相ズレ)<0 となる。
在するかを決定するため、最小のl−しイト情報XIの
符号の正負を調べる。すると、xl〈0であるから、P
sの下半分の範囲にあることが判る。このP黛の下半分
の範囲が、第2の位相誤差範囲であり、Xsが負で60
°の半分以下なので、 −30@<8 (位相ズレ)<0 となる。
次に、 マ(クロコノビ為−夕けs 最小F) d
レイト情報の絶対値IX、lとスレッシ璽−ルド1vs
hlとを比較する。ここで1Vthj=lK X1l(
ただしl Vth lrt、この段11tでで得られた
30″単位の領域に対応して決−*D、K#i定数で、
この場合Xlの値とする。)となるように設定しておく
。ゝすると、この例でId fx黛DIVthl で6
る$b、−50@<8<−15°となる。
レイト情報の絶対値IX、lとスレッシ璽−ルド1vs
hlとを比較する。ここで1Vthj=lK X1l(
ただしl Vth lrt、この段11tでで得られた
30″単位の領域に対応して決−*D、K#i定数で、
この場合Xlの値とする。)となるように設定しておく
。ゝすると、この例でId fx黛DIVthl で6
る$b、−50@<8<−15°となる。
そこで、第3の位相誤差範11tj−50°乃至−15
@となシ、次にマイクロコンぜ為−タd1第3の位相誤
差範囲内の中間値を位相誤差とする。
@となシ、次にマイクロコンぜ為−タd1第3の位相誤
差範囲内の中間値を位相誤差とする。
この例では、中間値=中央値として
θ=θ璽ニー22.5°とする。
このようKして、位相比較回路105は位相誤差θをデ
ィジタル信号として初期設定回路108へ出力する。こ
の例では、7.5@単位で24遍表示した値を出力する
ものとする。従って、−22,5’h−sとして出力さ
れる。
ィジタル信号として初期設定回路108へ出力する。こ
の例では、7.5@単位で24遍表示した値を出力する
ものとする。従って、−22,5’h−sとして出力さ
れる。
さて、初期設定回路108I/i、例えば第7図の符号
201で示すタイマーであって、eを位相比較回路10
5から入力し、7.2KHsの24倍のクロックを入力
し、分局器107のリセット端子へ信号を出力するよう
構成される。
201で示すタイマーであって、eを位相比較回路10
5から入力し、7.2KHsの24倍のクロックを入力
し、分局器107のリセット端子へ信号を出力するよう
構成される。
さて、タイマー201tlj、 eによってプリセット
されるのであり、この例では−3がプリセットされ7.
2KHzの24倍のクロックが出力される。
されるのであり、この例では−3がプリセットされ7.
2KHzの24倍のクロックが出力される。
すると、−3がプリセットされたから第4図のXSが得
られた時点から1/7200秒蔽過する時よシ、3クロ
ック分(3X1/7200X1/24秒)早く、リセッ
ト信号かタイ!−201から出力される結果、位相誤差
θの無くな、た分周出力すの立ち上りbl及びサンプリ
ンダノ臂ルスC1が出力される。このとき、アイノター
ンdFi最大開となっていることがわかる。
られた時点から1/7200秒蔽過する時よシ、3クロ
ック分(3X1/7200X1/24秒)早く、リセッ
ト信号かタイ!−201から出力される結果、位相誤差
θの無くな、た分周出力すの立ち上りbl及びサンプリ
ンダノ臂ルスC1が出力される。このとき、アイノター
ンdFi最大開となっていることがわかる。
このようにして、初期設定が行なわれて、タイミング再
生の同期確立がなされた後には、本来0値となるぜ一レ
イト情報(X6)の絶対値を検出する動作を行いその符
号をスタッフ/ディスタッフ制御回路106へ出力する
。スタッフ/ディスタッフ制御回路106#″t1 こ
の結果から島次クロックを1又は数ビツト付加又は削除
する。これにより共時の同期確立は可能となるのである
。
生の同期確立がなされた後には、本来0値となるぜ一レ
イト情報(X6)の絶対値を検出する動作を行いその符
号をスタッフ/ディスタッフ制御回路106へ出力する
。スタッフ/ディスタッフ制御回路106#″t1 こ
の結果から島次クロックを1又は数ビツト付加又は削除
する。これにより共時の同期確立は可能となるのである
。
以上説明したように1本発明によれば、直交変調方式モ
デムのタイミング再生部のディジタル化をけかることが
できる。従って、回路の小型化、低価格化を実現できる
。更に1本発明の方式はプログラム処理に向っており、
特に*S例のようにN=5とすれば複@な演算を行なわ
ず比較動作のみによって実現できるので高速なモデムの
タイミング処理には都合が良い。つまり、乗算のような
時間のかかる処理が含まれていなiので、タイインタ再
生方式としては最適であることが理解されよう。
デムのタイミング再生部のディジタル化をけかることが
できる。従って、回路の小型化、低価格化を実現できる
。更に1本発明の方式はプログラム処理に向っており、
特に*S例のようにN=5とすれば複@な演算を行なわ
ず比較動作のみによって実現できるので高速なモデムの
タイミング処理には都合が良い。つまり、乗算のような
時間のかかる処理が含まれていなiので、タイインタ再
生方式としては最適であることが理解されよう。
尚、本実施例では、ぎ−レイトの整数倍のサンプリング
を3倍としたが、他の整数倍でも比較処理が複雑となる
が実現可能である。
を3倍としたが、他の整数倍でも比較処理が複雑となる
が実現可能である。
また、位相比較回路は比較器やゲートの集合体としても
実現可能である。
実現可能である。
第1肉は従来のモデムのブロック図
第2図は従来例を説明するための波形図第3図は本発明
を適用したモデムのブロック図第4図は本発明の説明を
するための波形図fIA5図は本発明を説明するための
位相ズレを説明するグラフ 第6図は第5因の一部拡大図 第7図d本発明を適用したモデムの要部のブロック自で
ある。 2・・・バンドオスフィルタ ロ・・・自動利得制御回路 4.5・・・同期検波器 101・・・A / D @換器 102.103・−ローノスフィル夛 104・・・送信ゼーレイト情報抽出部105・−位相
比較回路 106・・・スタッフ/ディスタッフ制御回路107・
・・分周器 108−・初期設定回路 201・・・タイマー 特許出願人 東京芝浦電気株式会社 (7414) 代理人 弁理士 本 1)崇
を適用したモデムのブロック図第4図は本発明の説明を
するための波形図fIA5図は本発明を説明するための
位相ズレを説明するグラフ 第6図は第5因の一部拡大図 第7図d本発明を適用したモデムの要部のブロック自で
ある。 2・・・バンドオスフィルタ ロ・・・自動利得制御回路 4.5・・・同期検波器 101・・・A / D @換器 102.103・−ローノスフィル夛 104・・・送信ゼーレイト情報抽出部105・−位相
比較回路 106・・・スタッフ/ディスタッフ制御回路107・
・・分周器 108−・初期設定回路 201・・・タイマー 特許出願人 東京芝浦電気株式会社 (7414) 代理人 弁理士 本 1)崇
Claims (2)
- (1) 直交変調され北受信信号を同期検波してイー
スパント信号を得、このイースパント信号に含まれるぜ
−レイト情報に基いて所要とするクロylノRルスを再
生するモデムにおいて、ベースバンド信号をディジタル
化してアナログ−−レイト情報をI−レイトのN倍の速
度でサンプリングしたものに相当するデイジタルイーレ
イト情報を得る第1の手段と、このディジタルメーレイ
ト情報を演算姶理して変調タイインクに対する再生クロ
ックツRルスの位相誤差を検出する第2の手段と、この
手段からの出力に基いて再生クロックAルスを変調タイ
(ンダに同期させる第5の手段とを備えたことを特徴と
する直交II!真方式iデムにおけるタイミング再生方
式。 - (2)Nが6であプ、第2の手段は連続する51iのデ
ィジタルゼーレイト情報のうち絶対値が最小であるもの
に対する他の1のサンタリングタ、イミングの先後およ
び当該他の1の符号の正負から第1の位相誤差範囲を選
定し、前記絶対値が最小であるものの符号の正負から第
1の位相誤差範囲を2分したいずれか一方である第2の
位相誤差範囲を選定し、更に所定のスレツシールドレベ
ルに対する前記絶対値が最小であるものの大小から第2
の位相誤差範囲内の第3の位相誤差範囲1に一定し、こ
の第3の位相誤差範囲内で決定された位相誤差に基いて
第6の手段を初期設定するものであることを特徴とする
特許−求の範囲第1狽記載の直交変調方式モデムにおけ
るタイミング再生方式。 ゛
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56128690A JPS5831645A (ja) | 1981-08-19 | 1981-08-19 | 直交変調方式モデムにおけるタイミング再生方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56128690A JPS5831645A (ja) | 1981-08-19 | 1981-08-19 | 直交変調方式モデムにおけるタイミング再生方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5831645A true JPS5831645A (ja) | 1983-02-24 |
Family
ID=14991008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56128690A Pending JPS5831645A (ja) | 1981-08-19 | 1981-08-19 | 直交変調方式モデムにおけるタイミング再生方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5831645A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61273038A (ja) * | 1985-05-28 | 1986-12-03 | Nec Corp | クロツク同期回路 |
JPH02500793A (ja) * | 1987-03-11 | 1990-03-15 | アー エヌ テー ナツハリヒテンテヒニーク ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | クロツク同期方法および装置 |
-
1981
- 1981-08-19 JP JP56128690A patent/JPS5831645A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61273038A (ja) * | 1985-05-28 | 1986-12-03 | Nec Corp | クロツク同期回路 |
JPH02500793A (ja) * | 1987-03-11 | 1990-03-15 | アー エヌ テー ナツハリヒテンテヒニーク ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | クロツク同期方法および装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0626353B2 (ja) | 復調装置 | |
JPS6337725A (ja) | 信号分離回路 | |
JPS5831645A (ja) | 直交変調方式モデムにおけるタイミング再生方式 | |
EP0301616A2 (en) | Digital phase-locked-loop clock extractor for bipolar signals | |
JPH11177640A (ja) | 周波数シフトキーイング方式による復調器 | |
JPS58221548A (ja) | 位相同期回路 | |
DE60205287T2 (de) | Diskriminator für auf verschiedene Weise modulierte Signale und Verfahren zur Wiederaufgabe von originellen Musikdateien | |
US5831683A (en) | Clock signal generating apparatus and clock signal generating method | |
JPH01151843A (ja) | スペクトラム拡散復調装置 | |
CA1283956C (en) | Clock synchronizing circuit including a voltage controlled oscillator | |
JPS5915352A (ja) | 直交変調方式モデムにおけるタイミング再生方式 | |
JPS6240829A (ja) | モデムトレ−ニング信号検出器 | |
JP3022858B1 (ja) | Fsk信号復調回路およびfsk信号復調方法 | |
JPH1198266A (ja) | トーン信号検出器 | |
JPH0420546B2 (ja) | ||
JPS6124355A (ja) | 同期搬送波再生方式 | |
JPS59183565A (ja) | デ−タ・クロツク同期回路 | |
JPH01212038A (ja) | ピーク値演算型位相保持方式 | |
JPH098789A (ja) | クロック再生装置 | |
JPS5821970B2 (ja) | デ−タ復調装置 | |
JPS5852378B2 (ja) | Fmステレオ受信機 | |
JPH01295548A (ja) | Fsk復調器 | |
JPS58206266A (ja) | 信号判別回路 | |
JPS6097759A (ja) | 復調装置 | |
JPS62159543A (ja) | デイジタル受信機のタイミング同期検出回路 |