JPS5831591B2 - Pattern display method at arbitrary position - Google Patents
Pattern display method at arbitrary positionInfo
- Publication number
- JPS5831591B2 JPS5831591B2 JP51160260A JP16026076A JPS5831591B2 JP S5831591 B2 JPS5831591 B2 JP S5831591B2 JP 51160260 A JP51160260 A JP 51160260A JP 16026076 A JP16026076 A JP 16026076A JP S5831591 B2 JPS5831591 B2 JP S5831591B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- register
- written
- address
- old
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Image Generation (AREA)
Description
【発明の詳細な説明】
本発明は任意位置へのパターン表示方式に係り、特に1
文字を表示するに割当てられた表示範囲を越えて文字を
表示できる任意位置へのパターン表示方式に係る。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for displaying patterns at arbitrary positions, and in particular,
The present invention relates to a pattern display method in which characters can be displayed at any position beyond the display range allocated for displaying the characters.
漢字ディスプレイの表示においては、CRT画面を構成
する1024X1024個のドツトを適当に光らせて文
字や線等を表示する。When displaying kanji characters, the 1024×1024 dots that make up the CRT screen are appropriately illuminated to display characters, lines, and the like.
さて、上記1024X1024ドツトは内部の画面メモ
リ(リフレッシュメモリ)に対応しており、このうち3
2X32ドツトで1文字が構成されている。Now, the 1024x1024 dots above correspond to the internal screen memory (refresh memory), and 3 of them correspond to the internal screen memory (refresh memory).
One character is made up of 2x32 dots.
しかるに1行に32文字を表示するときは文字の区切り
目とメモリの区切り目とが合い。However, when displaying 32 characters in one line, the character delimiters and memory delimiters match.
キャラクタ・ジェネレータからのパターンはリフレッシ
ュメモリのワード(32ビツト構成)単位のアドレスを
指定することにより簡単に該メモリに書込むことができ
る。The pattern from the character generator can be easily written into the refresh memory by specifying the address in units of words (32 bits).
即ち、文字を予じめ定めた領域に固定されたフォーマッ
トで表示させるのは簡単である。That is, it is easy to display characters in a fixed format in a predetermined area.
ところで漢字を固定されたフォーマットでたく自由た位
置に表示したい場合があるが、従来の方式即ちCGから
のデータを直接リフレッシュメモリに書込む方式ではこ
のような要求を実現できなかった。Incidentally, there are cases where it is desired to display kanji characters in a fixed format in a flexible position, but such a request cannot be realized with the conventional method, ie, the method of writing data from CG directly into the refresh memory.
本発明はか−る点に鑑み任意の位置に文字を表示できる
表示方式を提供することを目的としており、この目的は
本発明に於ては画面メモリの指定アドレスに所定のパタ
ーンを書込み、しかる後該パターンを読出して表示する
表示装置において、前記画面メモリにパターンを書込む
に先立って、該パターンをnツー1分(n≧2)のシフ
トレジスタに入力し、ついで所定ビットだけシフトした
後1ワードづつパターンを前記画面メモリに書込む任意
位置へのパターン表示方式により達成される。In view of the above, it is an object of the present invention to provide a display method that can display characters at any position. After that, in a display device that reads and displays the pattern, before writing the pattern to the screen memory, input the pattern to an n-to-one minute (n≧2) shift register, and then shift it by a predetermined bit. This is achieved by a pattern display method in which a pattern is written to the screen memory one word at a time at an arbitrary position.
以下、本発明を図面に従って詳細に説明する。Hereinafter, the present invention will be explained in detail with reference to the drawings.
第1図は本発明の詳細な説明する図であり1は2ワード
(32X2ビツト)分のシフトレジスタ(加工レジスタ
という)。FIG. 1 is a diagram explaining the present invention in detail, and 1 is a shift register (referred to as a processing register) for 2 words (32×2 bits).
斜線部2はキャラクタジェネレータ(CGという)より
読出され1ワ一ド分のパターン(更新パターンという)
の格納位置、3は前記CGより読出された更新パターン
を書込むべきリフレッシュメモリのアドレスをAn。The shaded area 2 is a pattern for one word (referred to as an update pattern) read out from a character generator (referred to as CG).
3 is the storage location of An, and 3 is the address of the refresh memory where the update pattern read from the CG is to be written.
An+1とするとき、該リフレッシュメモリのアドレス
An、An+1 より読出したパターン(以後旧パター
ンという)を格納する2ワ一ド分のシフトレジスタ(以
後オールドレジスタという)、4は2ワ一ド分のマスク
レジスタであり、斜線部5は新パターンを書込む位置を
示す。When An+1, 4 is a 2-word shift register (hereinafter referred to as old register) that stores the pattern read from addresses An and An+1 of the refresh memory (hereinafter referred to as old pattern), and 4 is a 2-word mask. This is a register, and the shaded area 5 indicates the position where a new pattern is written.
CGより読出された1ワ一ド分のパターンはまず加工レ
ジスタ1の1〜32ビツトに格納される。The one word pattern read from the CG is first stored in bits 1 to 32 of the processing register 1.
次いで、後述の如くシフトすべきビット数が指令されて
いるから、該指令に基づき指定ビット数(nビット)前
記パターンをシフトする。Next, since the number of bits to be shifted is instructed as described later, the pattern is shifted by the specified number of bits (n bits) based on the instruction.
しかるにシフトした後の新パターンの位置はb図の斜線
の如くなる。However, the position of the new pattern after the shift is as indicated by diagonal lines in figure b.
次に、該パターンを書込むべきリフレッシュメモリのア
ドレスAn、An+1よりそれぞれ旧パターンを読出し
オールドレジスタ3に記憶する。Next, the old patterns are read from the addresses An and An+1 of the refresh memory where the patterns are to be written and stored in the old register 3, respectively.
一方、マスクレジスタ4には予じめ1〜32ビツトにu
V″が書込まれており、前記加工レジスタ1のパターン
のシフトと同期して該at 1pyは右へnビットシフ
トされdの状態となっている。On the other hand, in the mask register 4, bits 1 to 32 are set in advance.
V'' has been written, and in synchronization with the shift of the pattern of the processing register 1, the at 1py is shifted to the right by n bits and becomes the state d.
上記処理が行われて後、新パターンの画面メモリへの書
込若しくは旧パターンと新パターンの重な書きが行われ
る。After the above processing is performed, a new pattern is written to the screen memory or an old pattern and a new pattern are written in an overlapping manner.
(1)更新書込み
更新書込みは新パターンが書込まれる位置の旧パターン
を沫消して新パターンをその位置に書込むもので、オー
ルドレジスタ3の内容のうち、マスクレジスタ4の斜線
部に対応する内容(n+1〜32+nビツトの内容)を
クリアすると共にこれと加工レジスタの内容とを□ツク
スしてリフレッシュメモリのAn、An+7n+7番地
する。(1) Update writing Update writing is to erase the old pattern at the position where the new pattern is written and write the new pattern at that position, which corresponds to the shaded part of the mask register 4 among the contents of the old register 3. The contents (contents of n+1 to 32+n bits) are cleared, and this and the contents of the processing register are □xed to address An, An+7n+7 of the refresh memory.
(2)重ね書き
重ね書キは新、旧パターンをミックスして書込む方式で
、加工レジスタ1の内容とオールドレジスタ3の内容と
をミックスして即ち、加工、オールドレジスタのそれぞ
れの1〜32ビツトの内容をミックスしてAn番地に、
33〜64ビツトの内容をミックスしてAn+1にそれ
ぞれ格納することにより行われる。(2) Overwriting Overwriting is a method in which new and old patterns are mixed and written.The contents of processing register 1 and the contents of old register 3 are mixed, that is, the contents of processing register 1 and old register 3 are mixed. Mix the contents of the bits and put it at address An.
This is done by mixing the contents of 33 to 64 bits and storing them in An+1.
第2図は本発明の実施例であり、1,3.4はそれぞれ
第1図の加工レジスタ、オールドレジスタ、マスクレジ
スタ;6は制御部;7は制御部から出力されたアドレス
信号Anを一時的に格納するアドレスバッファ;8はリ
フレッシュカウンタ;9はアドレスバッファとリフレッ
シュカウンタのいずれか一方の内容をアドレスレジスタ
10にセットするゲート:10はアドレスレジスタ:1
1は画面メモリ;12は加工レジスタ、オールドレジス
タ、マスクレジスタ及び制御部6からの制御信号RW1
0Lを受は所定パターンをレジスタ13にセットするマ
ルチプレクサ;13はレジスタである。FIG. 2 shows an embodiment of the present invention, in which 1, 3, and 4 are the processing register, old register, and mask register shown in FIG. 8 is a refresh counter; 9 is a gate that sets the contents of either the address buffer or the refresh counter in the address register 10; 10 is an address register: 1
1 is a screen memory; 12 is a processing register, an old register, a mask register, and a control signal RW1 from the control unit 6;
A multiplexer that receives 0L sets a predetermined pattern in a register 13; 13 is a register.
制御回路6には図示しないコントローラよりパターン書
込アドレスとビット処理情報と更新書き/重ね書き指令
情報とが入力される。A pattern write address, bit processing information, and update write/overwrite command information are input to the control circuit 6 from a controller (not shown).
こ!で、ビット処理情報はシフトすべきビット数を示し
、任意位置へパターンを表示するための信号である。child! The bit processing information indicates the number of bits to be shifted and is a signal for displaying a pattern at an arbitrary position.
一方、加工レジスタ101〜32ビツトにはCGより発
生した32ビツトの文字パターンが格納される。On the other hand, 32-bit character patterns generated from CG are stored in processing registers 101-32 bits.
この状態で制御回路6はまず前記書込アドレスAnをア
ドレスバッファ7に送出する。In this state, the control circuit 6 first sends the write address An to the address buffer 7.
書込時、ゲート9はアドレスバッファの内容Anを通過
せしめるように働らき、従って該書込アドレスAnはア
ドレスレジスタ10にセットされる。When writing, gate 9 serves to pass through the contents An of the address buffer, so that the write address An is set in address register 10.
書込アドレスがセットされkば制御回路6の制御のもと
に画面メモリ110An番地の旧パターンが読出されオ
ールドレジスタ3の1〜32ビツトに格納される。When the write address is set, the old pattern at address 110An of the screen memory 110 is read out under the control of the control circuit 6 and stored in bits 1 to 32 of the old register 3.
ついで、アドレスレジスタ10の内容は1歩進し、同様
にAn+1番地の旧パターンを読出しこれをオールドレ
ジスタ3033〜64ビツトに格納する。Next, the contents of the address register 10 are incremented by one step, and the old pattern at address An+1 is similarly read out and stored in the old register 3033-64 bits.
上記旧パターンの読出しが終ると、制御回路6は入力さ
れたビット処理情報に基づきシフト信号SSを発生し加
工レジスタ1とマスクレジスタ4の内容を所定ビットだ
けシフトせしめる。When the reading of the old pattern is completed, the control circuit 6 generates a shift signal SS based on the input bit processing information to shift the contents of the processing register 1 and the mask register 4 by a predetermined bit.
これと共に更新書込みの場合には更新書込信号RWを、
又重ね書の場合には重ね書信号OLがマルチプレクサ1
1に送出され、該重ね書き若しくは更新書込信号に基づ
き加工レジスタ、オールドレジスタ、マスクレジスタの
1〜32ビツトの内容を混合しテ所定のパターンをレジ
スタ12にセットスル。At the same time, in the case of update writing, update write signal RW,
In addition, in the case of overwriting, the overwriting signal OL is sent to multiplexer 1.
Based on the overwrite or update write signal, the contents of bits 1 to 32 of the processed register, old register, and mask register are mixed and a predetermined pattern is set in the register 12.
その後該レジスタにセットされたパターンは制御回路5
の制御のもとに画面メモ1月0のAn番地に書込まれる
。After that, the pattern set in the register is controlled by the control circuit 5.
The screen memo is written to address An of January 0 under the control of .
つづいて33〜64ビツトのパターンが同様にレジスタ
12にセットされ画面メモリAn千1番地に書込まれ任
意位置への文字パターンの書込が終了する。Subsequently, a 33- to 64-bit pattern is similarly set in the register 12 and written to the screen memory An, 1,01, thereby completing the writing of the character pattern to an arbitrary position.
以上、本発明によれば文字パターンを画面メモリの任意
の位置に書込むことができ、従って画面上の任意の位置
に表示せしめることができ融通性のあるディスプレイ装
置を提供できる。As described above, according to the present invention, a character pattern can be written at any arbitrary position on the screen memory, and therefore a flexible display device can be provided, which can be displayed at any arbitrary position on the screen.
尚、表示位置を変える必要のない時はビット処理情報を
与えず、更新指令とアドレス信号を制御回路6に与えれ
ば全く同様に文字パターンを画面メモリに書込むことが
できる。Incidentally, when there is no need to change the display position, the character pattern can be written into the screen memory in exactly the same way by supplying the update command and address signal to the control circuit 6 without supplying the bit processing information.
第1図は本発明の原理図、第2図は本発明の1実施例の
ブロック図である。
図中、1は加工レジスタ、3はオールドレジスタ、4は
マスクレジスタ、6は制御回路、10は画面メモリであ
る。FIG. 1 is a principle diagram of the present invention, and FIG. 2 is a block diagram of one embodiment of the present invention. In the figure, 1 is a processing register, 3 is an old register, 4 is a mask register, 6 is a control circuit, and 10 is a screen memory.
Claims (1)
み、しかる後該パターンを読出して表示する表示装置に
おいて、前記画面メモリに書込むベキ新パターンを記憶
するnツー1分の第1のシフトレジスタと、該新パター
ンが書込まれる画面メモリのアドレスの旧パターンを読
出し記憶するnツー1分の第2のシフトレジスタと、新
パターンを書込むべき範囲を示すnツー1分の第3のシ
フトレジスタとを有し、前記第1のシフトレジスタを所
定ビットシフトした後、該第1のシフトレジスタの内容
と第2のシフトレジスタのうち第3のシフトレジスタの
指定する範囲外の内容とを合成し、1ワードづつ前記画
面メモリに書込むことを特徴とする任意位置へのパター
ン表示方式。1. In a display device that writes a predetermined pattern to a specified address of a screen memory and then reads and displays the pattern, a first shift register of n to 1 for storing a power new pattern to be written to the screen memory; a second shift register of n to 1 for reading and storing the old pattern at the address of the screen memory where the new pattern is written; and a third shift register of n to 1 for indicating the range in which the new pattern is to be written. after shifting the first shift register by a predetermined bit, combining the contents of the first shift register with the contents outside the range specified by a third shift register of the second shift register, A pattern display method at an arbitrary position, characterized in that one word is written into the screen memory.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP51160260A JPS5831591B2 (en) | 1976-12-29 | 1976-12-29 | Pattern display method at arbitrary position |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP51160260A JPS5831591B2 (en) | 1976-12-29 | 1976-12-29 | Pattern display method at arbitrary position |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS53111244A JPS53111244A (en) | 1978-09-28 |
JPS5831591B2 true JPS5831591B2 (en) | 1983-07-07 |
Family
ID=15711149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51160260A Expired JPS5831591B2 (en) | 1976-12-29 | 1976-12-29 | Pattern display method at arbitrary position |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5831591B2 (en) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55121574A (en) * | 1979-03-13 | 1980-09-18 | Nec Corp | Memory controller |
FR2465281A1 (en) * | 1979-09-12 | 1981-03-20 | Telediffusion Fse | DEVICE FOR DIGITAL TRANSMISSION AND DISPLAY OF GRAPHICS AND / OR CHARACTERS ON A SCREEN |
JPS5667445A (en) * | 1979-11-06 | 1981-06-06 | Toshiba Corp | Editing device for video information |
JPS5723996A (en) * | 1980-04-10 | 1982-02-08 | Siemens Ag | Symbol indicator |
JPS57136683A (en) * | 1981-02-18 | 1982-08-23 | Nippon Electric Co | Image data processor |
JPS58169185A (en) * | 1982-03-31 | 1983-10-05 | 富士通株式会社 | Memory access system |
JPS623294A (en) * | 1985-06-28 | 1987-01-09 | 日本電気株式会社 | Bit map mover |
JPS6214194A (en) * | 1985-07-11 | 1987-01-22 | 日本電気株式会社 | Bit map mover |
JPS6358395A (en) * | 1986-08-11 | 1988-03-14 | テクトロニックス・インコ−ポレイテッド | Color display device |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5113536A (en) * | 1974-07-24 | 1976-02-03 | Yokogawa Electric Works Ltd |
-
1976
- 1976-12-29 JP JP51160260A patent/JPS5831591B2/en not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5113536A (en) * | 1974-07-24 | 1976-02-03 | Yokogawa Electric Works Ltd |
Also Published As
Publication number | Publication date |
---|---|
JPS53111244A (en) | 1978-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5831591B2 (en) | Pattern display method at arbitrary position | |
JP3477666B2 (en) | Image display control device | |
JPS6129016B2 (en) | ||
JPS5952290A (en) | Video ram writing controller | |
US5486844A (en) | Method and apparatus for superimposing displayed images | |
KR920005607B1 (en) | Character display apparatus | |
JPH0325684A (en) | Picture drawing controller | |
JP2954589B2 (en) | Information processing device | |
JP3092154B2 (en) | Digital drawing equipment | |
JPS59177588A (en) | Animation display unit | |
JP2602379B2 (en) | Method and apparatus for writing to bitmap memory in image processing apparatus | |
JPS6215595A (en) | Memory writing control circuit for character/graphic displayunit | |
JPH0227677B2 (en) | ||
JPH0518155B2 (en) | ||
JPS61250729A (en) | Shifter circuit | |
JPH02143345A (en) | Bit operation writing system for bit map memory | |
JPH0518154B2 (en) | ||
JPS60150089A (en) | Memory | |
JPS61226794A (en) | Desired pattern insertion display system for scan type display unit | |
JPS61193189A (en) | Character/graphic display unit | |
JPS6134156B2 (en) | ||
JPH03218577A (en) | Picture processor | |
JPS6242189A (en) | Pattern writing apparatus | |
JPS60129786A (en) | Image memory | |
JPH05333844A (en) | Display controller |