JPS5830285A - Ghost eliminating circuit - Google Patents

Abstract

PURPOSE:To automatically eliminate a ghost, by controlling the frequency of a voltage controlling oscillator so as to make the delay time of a delay circuit coincide with the delay time of a ghost component. CONSTITUTION:Among a composite video signal introduced to an input terminal 1, a small section containing the front edge part of the vertical synchronizing signal is extracted by a gate circuit 2 and a difference signal between the extracted signal and another signal which is delayed by extremely short time is derived by a differential circuit 3. A pulse outputted from a VOC 4 is counted by a counter 7 which works only in the period which is determined by the output pulse of the differential circuit 3, and the counted result is compared with a reference value at a comparator 8. The preset value of a programmable counter 10 is down-counted or up-counted in accordance with the size of the difference between the counted result of the counter 7 and the reference value, and the output is given to the VOC 4 as a control voltage after it is D/A converted.

Description

【発明の詳細な説明】 本ｌＩ＃４はテレビジ璽ン受像機等に使用するゴースト
除ｔｃＩＩ！ｌ路に関し、特に入力信号に対する遅延時
間の設定を自動化ＴるＣとな目的とする。DETAILED DESCRIPTION OF THE INVENTION This lI#4 is a ghost removal tcII used for television receivers, etc. In particular, the purpose of this invention is to automate the setting of delay times for input signals.

近年、高層ｊｉ１１１ＩＩＩＩｋＪの増加等によりテレ
ビジ欝ン受像機のゴース）障害が間層となりて米た。こ
のゴース）による受信障害は放送電波の直接波と゛反射
波が皿なりて受信される九めに生ずるもので、受信機で
は二重の映像となって現われｓｆシ＜ＩＱ質を低下させ
る仁とになる。これを除去（＠減）する方法は従来から
色々と検討されておｐ、その一つの方法として、可変遅
延回路を使用してゴーストと相似のｍｅを作）、受ａｇ
１号から減算するようにしたものがある。　　　　。In recent years, due to the increase in high-rise JI111IIIKJ, problems with television receivers have become a problem. Reception interference due to this interference occurs when the direct wave of the broadcast radio wave and the reflected wave are received as a dish, and it appears as a double image on the receiver, causing the sf screen < IQ quality to deteriorate. become. Various methods have been studied to eliminate (reduce) this, and one method is to create a me similar to a ghost using a variable delay circuit.
There is one that subtracts from No. 1. .

第１図は、ｙｆｒる方法に於いて、特Ｋａｃｅ或いはｌ
鵬りと称される電荷転送素子で構成され九クロック制御
１ｌＩＩＩｉの可変遅延回路を使用した場合を示して−
る。この第１図の回路の動作は、第２図に示す各部の信
号波形から容易に理解できるので詳細な説明は省略する
が、ここでは次の点に江Ｉｆべきである。即ち、前記可
変Ｒｊ！回路が、直流制御１１ＥＥＥ’（マ］で制御さ
れるマＣＯ（電圧制御発振１）の出力パルスによつて転
送動作を行うようになりて−る点である。Figure 1 shows that in the yfr method, special
This shows the case of using a nine-clock controlled 1lIIIi variable delay circuit consisting of a charge transfer element called Pengri.
Ru. The operation of the circuit shown in FIG. 1 can be easily understood from the signal waveforms of various parts shown in FIG. 2, so a detailed explanation will be omitted, but the following points should be noted here. That is, the variable Rj! The point is that the circuit performs the transfer operation by the output pulse of the MACO (voltage controlled oscillation 1) controlled by the DC control 11EEE' (MA).

したがりて、前記遅延回路をＩ　ｐｉ（Ｍは自然数）の
縦続構成とし、今Ｉ　Ｖ　Ｃ０ＩＪｃＤ発振（出力パル
スの繰返しン周波数がｆであるとＴると、１段歯ｐ　ｔ
ｏｉｊｌｉｉｉ＃Ｉ６が−であるｐ島ら、遅延回路金体
としての遅延時ｒＩａ丁は。Therefore, the delay circuit has a cascade configuration of I pi (M is a natural number), and now I V C0IJcD oscillation (assuming that the repetition frequency of the output pulse is f, the first stage tooth p t
oijliii #I6 is - p island et al., delay time rIa ding as delay circuit gold body.

となる、従りて、この遅延＃間（りが第２図に示Ｔ原信
９−Ｊとゴース）Ｉｆ！（１／ｉ闇の時間差（遅延時間
］（りに一致するように５ｉｌｌεｖｃｏ（Ｄ発車周波
数Ｃｒ）をｌｌｉ整するようにしていた。Therefore, this delay # (as shown in FIG. 2) If! 5illεvco (D departure frequency Cr) was adjusted to match (1/i dark time difference (delay time)).

と仁ろが、ゴースト信９の遅延時間（ｆＪ及び振幅（大
きさ）μ）は受信チャンネルにょ９てｊ４なる１−ら、
第１図の直流制御電圧及び振＠調整回路をその都度調整
しなければならない。このため、この二つの調整な何れ
も手動で行うようにしたのでは。The delay time (fJ and amplitude (magnitude) μ) of the ghost signal 9 is given by the receiving channel 9 and j4.
The DC control voltage and swing adjustment circuit shown in Figure 1 must be adjusted each time. For this reason, I decided to make both of these adjustments manually.

調整操作が填しくテレビジョン受像機等に実施Ｔる場合
には不適当である。It is not suitable for implementation in television receivers and the like, which require a lot of adjustment operations.

そこで１本発明は上述の二つの調整操作のうち、１１ｆ
１１即ちマＣＯの発ｌ！鳩波数―即ち遅延時間の制御を
自動化するようにしたものである。以下１本発明の一実
施例を第６図及びｊ３４閣を膠層して説明する。Therefore, one aspect of the present invention is to perform 11f of the above two adjustment operations.
11, that is, the message from MACO! The control of the pigeon wave number, that is, the delay time, is automated. An embodiment of the present invention will be described below with reference to FIG. 6 and the J34 cabinet.

第６図は本発明をテレビジョン受像機に実施し九場合を
示している。同図に於いて、へ方端子（１）に導入され
た複合訣像ｌ！号はゲート回路（２）によりて！１直同
期偏ｆの前縁部を含む小区間が抽出され。FIG. 6 shows nine cases in which the present invention is implemented in a television receiver. In the same figure, the complex image l! introduced into the terminal (1)! The number is determined by the gate circuit (2)! A small section including the leading edge of 1 series synchronous deviation f is extracted.

その出力ｇ！１１４と該信号を微小時聞遅焉せしめた信
号とのｍｓ８が次の差分回路（３１によ）て取り出され
る。Its output g! 114 and a signal obtained by slightly delaying the signal in ms8 are extracted by the next difference circuit (31).

一力、（力は可Ｒ１１ｉ波数発ａａとしてのＶＣＯで遅
延回路（６）のクロツタとして供給されるようになって
いる。The power is supplied as a clock to the delay circuit (6) by the VCO as the R11i wavenumber output aa.

前ｅＶｃＯ１４１の出力パルスは前記に分回路（３）の
出力パルスで決まる期間のみ動作する力ワンタ（７）で
計数され、そのｉ［数結果が比較回路（８）によりて薦
準値設疋回路（９３に予め設定された値と比較されるよ
うにな９でいる。そｔＤ際、上記設定回路（９）に颯、
＃ε分周回Ｍ＜５７の分鳩比を肩とし、罰記遍馬回路（
６７の段数を１とＴると１ｍｘ１４のｍがプリセットさ
れている・ ０記比較回路＋９７は、動作開始時に所定ｖ蝮に予めプ
リセットされるプロダラマグルオクンタ薗を。The output pulses of the eVcO 141 are counted by a power converter (7) which operates only for a period determined by the output pulses of the dividing circuit (3), and the i[number result is sent to the recommended standard value setting circuit by the comparator circuit (8). (The value is 9 so that it is compared with the value set in advance in 93. Then, the setting circuit (9) is
Taking the dividing ratio of #ε division M < 57 as the shoulder, the penal horse circuit (
If the number of stages of 67 is 1, then m of 1m x 14 is preset. The comparator circuit +97 has a prodaramaguruokuntason that is preset to a predetermined value at the start of operation.

前記＃ａ＠釆と設定値（ｔＲＸＭ）の大小に応じてダク
ンカクント又はアツプカクントさせ、このプログツマグ
ルカクンタの出刃が次のＤ／Ａ　ｉ換回＠ＱＪＫ入力さ
れる。Depending on the magnitude of the #a@button and the set value (tRXM), the program is decremented or raised, and the output of this program is inputted to the next D/A i exchange @QJK.

前記Ｄ／Ａ変候回ｗ！１ｄｌｌはプログクマグルカクン
タ叫の演算結果に応じた大きさの直流制御電圧（ｖ）を
発生し、この制御電圧によりて１ｑ記ＶＣＯ（４７の発
振周波数ｆを制御し、これによって最終的に前記遅延回
路（６）の遅延時間（ｆＪ　ｔ’変化させるようになり
て−る。Said D/A change episode lol! 1dll generates a DC control voltage (v) of a magnitude according to the calculation result of the progkumaguru kakunta shout, and this control voltage controls the oscillation frequency f of the VCO 1q (47), thereby finally The delay time (fJ t') of the delay circuit (6) is changed.

一方、的記甑合映像信号は１記遅地１１Ｈ６Ｊによ２て
ｇｉ」述の時間（りだけ遅延され、その出力信号の振幅
が糸幅調整回路（１３を３ａりたのち極性反転回路Ｉで
反転され、加算回路α尋で上記嵐合峡像信号と合成され
て出力端子−に導出されるようになっている。このよう
な信号熟理部の構成は第１図の場合と開織である。On the other hand, the combined video signal is delayed by the time specified by 11H6J, and the amplitude of the output signal is changed from the thread width adjustment circuit (13) to the polarity inversion circuit I. It is inverted at the adder circuit α-hiro, and is combined with the above-mentioned Arashigokyo image signal and output to the output terminal -.The configuration of such a signal processing section is different from that shown in It is.

さて、断る構成に於いて、今、ゲート回路（２）から垂
直同期信号の前縁部■及びそのゴースジ波形ＣｊＩ）を
含む信号（第４図（＆））が導出されるものとすると、
差分回路（３）からは同図（ｂ）のパルスが発生Ｔるこ
とＫｎる。その結果、力りど夕（７）は上εパルス（峠
のパルス聞ｗ１（τ）即ちゴースト信号の遅延時間相当
のＸａＷＪだけマＣＯ（蜀の出力パルス（同図−〇ｔＪ
ｌｔ数する。従って、今、上記期間にＩｌｔ数されるパ
ルス数（同図幻＃Ｒ）を１とすると、マｃｏ（４）の発
振周波数なｆとして、！−τ／−であるから。Now, in the configuration in which the signal is rejected, it is assumed that a signal ((&) in FIG. 4) including the leading edge part (2) of the vertical synchronizing signal and its ghost waveform (CjI) is derived from the gate circuit (2).
The differential circuit (3) generates the pulse shown in FIG. 3(b). As a result, the upper ε pulse (pass pulse w1 (τ), that is, the delay time of the ghost signal,
lt count. Therefore, if the number of pulses generated by Ilt during the above period (phantom #R in the same figure) is 1, then the oscillation frequency of Maco (4) is f! Because −τ/−.

Ｘ　　　　　　　　　！ ｆ　＃　−−−・・・・−一　　　〇 となる。X! f　＃　－－－・・・・・・－１　〇 becomes.

一方、可変遅延回路（６）にはＶＣＯ（４Ｊの一分屑出
濶 力がクロックとして印加されるから、この遅延回路によ
るｓｉｇ時間（テノは前述の０式から。On the other hand, the variable delay circuit (6) is applied with the VCO (4J minute waste discharge force) as a clock, so the sig time by this delay circuit (the teno is from the above-mentioned formula 0).

ｍＭ ！−□　　・・・・・・−・・・　　　０となる。mm ! −□　・・・・・・−・・・　　　　　　　　　　　　　　.

したがうて、００式より！廖簿×肩となるようにマｃｏ
（４１０発振周波数を制御すれば、！譚τ即ち遥凰回路
＋６）ｔＤ遅延時間をゴースト信号の遅延時間に一致さ
せることができる訳である。Therefore, from the 00 type! Liao book x shoulder like a maco
(By controlling the 410 oscillation frequency, it is possible to make the tD delay time coincide with the delay time of the ghost signal.)

即ち１例えば、今、＊クンタ（７）の針数結果Ｙが！〉
清×薦でｉ９九とすると、比較回ｗ！Ｉ（ａ）の出力は
ブログフマプルカウンタ（至）を１だけ力クントダクン
させる。この結果１勝／Ａ変換回路Ｉから導出させる直
流制御電圧マが１ステップ分だけ低下し、これにようて
マＣＱ（４）の発ｗＲｗ４波数ｆも低下する。このため
、１時間内に導出されるマＣ０１４）の出力パルス数（
第４図書）即ち上記針数値！が小さくなる。以下同様の
動作な繰夛返して針数値！が設定値劇ＸＩＫ収斂して行
き、最終的にＹ。That is, 1 For example, now, the stitch count result Y of *Kunta (7) is! 〉
If Kiyoshi x Recommendation is i99, comparison time lol! The output of I(a) increments the blog pull counter by 1. As a result, the DC control voltage MA derived from the 1-win/A conversion circuit I decreases by one step, and accordingly, the emission wRw4 wave number f of MA CQ(4) also decreases. Therefore, the number of output pulses (C014) derived within one hour (
4th book) In other words, the above needle value! becomes smaller. Below, repeat the same operation and check the needle value! The set value play XIK converges, and finally Y.

鯛×肩に１にり九時点で可変遅延回路（６）の遅延時間
がゴースト信号のそれに一致Ｔるのである。The delay time of the variable delay circuit (6) matches that of the ghost signal at a time point of 1 to 9 points.

なお、差分回路（勘の出力パルス（第４図（ＩＩＪ）は
垂直同期信号期間に発生Ｔるので、０妃計数値Ｙの収斂
動作はテレビジ■ンのフィールド周期で行なわれること
になるが、Ｃの動作周期は１妃パルス−】を作成する方
法を変えることにより、任意に１Ｒ更可能である。Incidentally, since the output pulse of the differential circuit (Fig. 4 (IIJ)) is generated during the vertical synchronizing signal period, the convergence operation of the zero count value Y will be performed in the field period of the television program. The operation cycle of C can be arbitrarily changed to 1R by changing the method of creating the first pulse.

ｊ［Ｋ、上記実施例に於いて、−分周回路（５）は遥・
・調 延時間ＣＷ）のＷｋ定着度を上げる丸めに挿＾しえもの
でＴｏ！Ｉ＊ＣｔＬを使用しない場合は１準値設定回路
（９）のプ１セット値＃ｔＭとすればよ−、ｔた。カク
ンタ（７３は１フイールド毎の計数動作の開始に先立）
て−且り１ヤする必要があるが、祈る点の詳細卆説明は
省略する・ 本ＩＩＩ明のゴースト除去回路は以上の如く構成された
ものであるから、可変遅延回路の遅延時間の設定を自動
化することができ、従ｇ″ｃｍｍ操作が大幅に簡素化さ
れ、テレビジ璽ン受像機等に実施して好適である。j [K, In the above embodiment, the − frequency divider circuit (5) is
・To increase the degree of fixation of Wk (adjusted time CW). If I*CtL is not used, the preset value #tM of the 1 quasi value setting circuit (9) should be used. Kakunta (73 is before the start of counting operation for each field)
However, a detailed explanation of the important points will be omitted. Since the ghost removal circuit of this third invention is configured as described above, it is necessary to set the delay time of the variable delay circuit. It can be automated, greatly simplifying g''cmm operation, and is suitable for implementation in television receivers and the like.

【図面の簡単な説明】[Brief explanation of drawings]

第１図はクロツタ制御型遥延回路を使用したゴースト除
去回路の一般的な構成が示Ｔブロック図。 第２５０はその各部の信号波形図である。 第１図は本発明によるゴースト除去回路の一実施例を示
Ｔ７’ロック図、第４図はその動作説明波形図である。FIG. 1 is a block diagram showing the general configuration of a ghost removal circuit using a cross-control type long circuit. No. 250 is a signal waveform diagram of each part. FIG. 1 is a T7' lock diagram showing an embodiment of the ghost removal circuit according to the present invention, and FIG. 4 is a waveform diagram illustrating its operation.

Claims (1)

【特許請求の範囲】[Claims] （１）　　ゴースト成分を含む入力信号をＭ段縦統横腹
のクロツタ制御厘遥延回路に導き、この遅延回路の出力
信号な所定の振幅に調整してＩＱと入力信号と合成する
ことによｐゴースト成分を除去する回路であツてｗｈＨ
記ａｍ回路な可変周波数発振器の出力パルスまたはその
一分周出力で動作させると共に、前記出力パルスｔ−＠
妃ゴースジ成分の原信号に対Ｔる遅蔦時間相歯の期間だ
け計数し、この計叛結釆を前ε遅延回路の段数菖または
七〇調倍の籠に一致ゼしめるぺ（ｉｉ］妃発振器の周波
数を制御し、これにより＠εε延延回路遅延時間を前記
ゴースト成分の遅延時間に一致させるようにしたことな
特徴とするゴースト除去回路。(1) An input signal containing a ghost component is guided to an M-stage vertical and horizontal cross-section control circuit, and the output signal of this delay circuit is adjusted to a predetermined amplitude and synthesized with the IQ and input signal. It's a circuit that removes ghost components whH
The am circuit is operated with the output pulse of a variable frequency oscillator or its one-frequency output, and
Count the period of the delay time phase tooth T with respect to the original signal of the delay component, and make this counter match the stage number scale of the front ε delay circuit or the cage of 70th harmonic multiplier (ii) A ghost removal circuit characterized in that the frequency of an oscillator is controlled so that the @εε extension circuit delay time coincides with the delay time of the ghost component.