JPS5823934B2 - Electrode formation method for semiconductor devices - Google Patents

Electrode formation method for semiconductor devices

Info

Publication number
JPS5823934B2
JPS5823934B2 JP4694477A JP4694477A JPS5823934B2 JP S5823934 B2 JPS5823934 B2 JP S5823934B2 JP 4694477 A JP4694477 A JP 4694477A JP 4694477 A JP4694477 A JP 4694477A JP S5823934 B2 JPS5823934 B2 JP S5823934B2
Authority
JP
Japan
Prior art keywords
gold
layer
plating layer
forming
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP4694477A
Other languages
Japanese (ja)
Other versions
JPS53132262A (en
Inventor
田中誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4694477A priority Critical patent/JPS5823934B2/en
Publication of JPS53132262A publication Critical patent/JPS53132262A/en
Publication of JPS5823934B2 publication Critical patent/JPS5823934B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 この発明は、金を含む多層電極をもった半導体装置の電
極形成法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method of forming an electrode of a semiconductor device having a multilayer electrode containing gold.

金を含む多層電極(以下、「全多層電極」と称する)の
形成方法の−として、メッキによる方法がある。
As a method for forming a multilayer electrode containing gold (hereinafter referred to as a "full multilayer electrode"), there is a method using plating.

以下、その製造方法の一例を述べる。第1図は従来の方
法にて形成された全多層電極を示す縦断面図である。
An example of the manufacturing method will be described below. FIG. 1 is a longitudinal sectional view showing a full multilayer electrode formed by a conventional method.

第1図に示すように、ベース拡散領域1およびエミツク
拡散領域2が形成されシリコン酸化膜3にエミッタコン
タクトホール4およびベースコンタクトホール5の窓明
けの完了したシリコンウェーハ6に、バリア金属層7、
金薄膜層8を蒸着法もしくはスパッタリング法により連
続して被着せしめた後、写真製版を行ない、金属配線を
形成しない部分にフォトレジストを形成し、金の選択メ
ッキのマスクとする。
As shown in FIG. 1, a barrier metal layer 7, a barrier metal layer 7,
After the gold thin film layer 8 is continuously deposited by vapor deposition or sputtering, photolithography is performed to form a photoresist in areas where metal wiring is not to be formed, and this is used as a mask for selective gold plating.

第1の金メッキ層9及びニッケルメッキ層10を形成し
た後、選択マスクとして使用したフォトレジストを除去
し、上層のニッケルメッキ層10をマスクとして、金薄
膜層8及びバリア金属層7を化学蝕刻その他の方法で除
去する。
After forming the first gold plating layer 9 and nickel plating layer 10, the photoresist used as a selection mask is removed, and the gold thin film layer 8 and barrier metal layer 7 are etched by chemical etching or other etching using the upper nickel plating layer 10 as a mask. Remove using the following method.

その後、金薄膜層8及びバリア金属層7のエツチングマ
スクとなったニッケルメッキ層10を除去すれば電極が
作成されるのであるが、半導体装置の信頼性向上及び組
み立て時の歩留り向上の目的を持って、ボンディングさ
れる部分(以下、「ポンディングパッド」と称する)1
1を除いて全面に保護絶縁膜12を被覆する場合がある
After that, electrodes are created by removing the gold thin film layer 8 and the nickel plating layer 10 that served as an etching mask for the barrier metal layer 7. The part to be bonded (hereinafter referred to as "bonding pad") 1
In some cases, the entire surface except for 1 is coated with the protective insulating film 12.

ところが、電極の最上層が金である場合、金とシリコン
酸化膜との接着力が弱く、保護絶縁膜がその部分で剥離
する恐れがある。
However, when the uppermost layer of the electrode is gold, the adhesion between the gold and the silicon oxide film is weak, and there is a risk that the protective insulating film may peel off at that portion.

その改善のため、金と保護絶縁膜との間に、その両者に
対し接着力の犬なる金属層を介在させなければならない
To improve this, it is necessary to interpose a metal layer between the gold and the protective insulating film, which has adhesive strength to both.

メッキ法による全多層電極では、この金属にニッケルを
使用することができる。
For fully multilayer electrodes made by plating, nickel can be used as this metal.

すなわち、金薄膜層8及びバリア金属層9の、エツチン
グマス゛りとなった上層のニッケルメッキ層をそのまま
残し、保護絶縁膜12を被着する。
That is, the protective insulating film 12 is deposited on the gold thin film layer 8 and the barrier metal layer 9, leaving the upper nickel plating layer that serves as an etching mask intact.

しかる後、ポンディングパッド11上の保護絶縁膜12
に写真製版法をもって窓明けを行ない、保護絶縁膜12
、引続きニッケルメッキ層10をエツチングすれば、窓
明けされたところに第1の金メッキ層が露呈し、電極が
完成する。
After that, the protective insulating film 12 on the bonding pad 11 is
Then, the protective insulating film 12 is made by opening the window using photolithography.
Then, if the nickel plating layer 10 is etched, the first gold plating layer is exposed at the opening, and the electrode is completed.

以上が従来方法による電極作成の一例であるが。The above is an example of electrode creation using a conventional method.

この方法ではポンディングパッド11上のニッケルメッ
キ層10が完全にエツチングされない場合があった。
In this method, the nickel plating layer 10 on the bonding pad 11 may not be completely etched.

すなわち、金とニッケル相互の拡散係数が犬なるため、
保護絶縁膜12の形成に化学反応による気相生長法を使
用した場合、その生長温度(約500℃)程度でも、金
−ニッケルの合金化が起こり、ニッケルメッキ層10が
完全にエツチングされない場合があった。
In other words, since the mutual diffusion coefficient of gold and nickel is
When a vapor phase growth method using a chemical reaction is used to form the protective insulating film 12, alloying of gold and nickel occurs even at the growth temperature (approximately 500°C), and the nickel plating layer 10 may not be completely etched. there were.

ポンディングパッド11上にニッケルが多量に残ると組
立時、ボンディングが不可能になる恐れがあり、チップ
として不良になる欠点があった。
If a large amount of nickel remains on the bonding pad 11, bonding may become impossible during assembly, resulting in a defective chip.

この発明は、以上の欠点を改善する目的でなされたもの
で、保護膜の窓明は後、又はニッケルメッキ層のエツチ
ング後、ポンディングパッド上のみ金の選択メッキを行
ない、上記の欠点を無くそうとするものである。
This invention was made with the aim of improving the above-mentioned drawbacks, and it eliminates the above-mentioned drawbacks by performing selective plating of gold only on the bonding pad after the protective film is exposed or after the nickel plating layer is etched. This is what we are trying to do.

以下この発明を、バイポーラトランジスタの製造に適用
した一実施例によって説明する。
The present invention will be explained below using an example in which it is applied to the manufacture of a bipolar transistor.

第2図a−gは、この発明の方法によるバイポーラトラ
ンジスタの全多層電極形成の主要工程を示す縦断面図で
ある。
2a to 2g are longitudinal sectional views showing the main steps of forming all multilayer electrodes of a bipolar transistor according to the method of the present invention.

第2図aに示すように、ベース領域1およびエミッタ領
域2が形成された半導体基体であるシリコンウェーバ6
にシリコン酸化膜3を被覆し、このシリコン酸化膜3に
ベース領域1に対するコンタクトホール5およびエミッ
タ領域2に対するコンタクトホール4の窓明けを行なう
As shown in FIG. 2a, a silicon wafer 6, which is a semiconductor substrate, has a base region 1 and an emitter region 2 formed thereon.
A silicon oxide film 3 is coated on the silicon oxide film 3, and a contact hole 5 for the base region 1 and a contact hole 4 for the emitter region 2 are formed in the silicon oxide film 3.

続いて、バリア金属層7(例えばチタンタングステン合
金属)と金薄膜層8とをスパッタリングなどの方法によ
りシリコン酸化膜3上及びコンタクトホール4゜5に露
出したシリコンウェーバ6上に全面的に順次被着させる
Subsequently, a barrier metal layer 7 (for example, a titanium-tungsten alloy metal) and a gold thin film layer 8 are sequentially coated over the entire surface of the silicon oxide film 3 and the silicon wafer 6 exposed in the contact hole 4.5 by a method such as sputtering. Let them wear it.

なお、金薄膜層8は、後に行うメッキの付き回り性を良
好に保つ目的で存在するのであって、1000Å以下の
薄いものでよい。
Note that the gold thin film layer 8 exists for the purpose of maintaining good coverage of plating to be performed later, and may be as thin as 1000 Å or less.

さらに、金薄膜層8上にフォトレジスト膜を被着させ、
写真製版により所要のパターンのフォトレジストマスク
13を形成する。
Furthermore, a photoresist film is deposited on the gold thin film layer 8,
A photoresist mask 13 having a desired pattern is formed by photolithography.

次に、第2図すに示すように、上記フォトレジストマス
ク13をマスクとして選択メッキを行ない第1の金メッ
キ層9を形成し、引き続きニッケルをメッキしてニッケ
ルメッキ層10を形成する。
Next, as shown in FIG. 2, selective plating is performed using the photoresist mask 13 as a mask to form a first gold plating layer 9, and then nickel is plated to form a nickel plating layer 10.

金メッキ及びニッケルメッキは通常用いられているメッ
キ液で行ない、その電流密度は低く取った方が結果が良
好となる。
Gold plating and nickel plating are performed using a commonly used plating solution, and the lower the current density, the better the results.

次に第2図Cに示すように、フォトレジストマスク13
を除去する。
Next, as shown in FIG. 2C, the photoresist mask 13
remove.

続いて、第2図dに示すように、ニッケルメッキ層10
をマスクとして、金薄膜層8及びバリア金属層7をエツ
チングする。
Subsequently, as shown in FIG. 2d, a nickel plating layer 10 is formed.
Using this as a mask, the gold thin film layer 8 and the barrier metal layer 7 are etched.

エツチング液としては、例えばヨウ素−ヨウ化カリウム
溶液が金薄膜層8に、過酸化水素水がバリア金属層7に
有効である。
As the etching solution, for example, an iodine-potassium iodide solution is effective for the gold thin film layer 8, and a hydrogen peroxide solution is effective for the barrier metal layer 7.

次に、第2図eに示すように、保護絶縁膜12をウェハ
全面に被着させる。
Next, as shown in FIG. 2e, a protective insulating film 12 is deposited over the entire surface of the wafer.

保護絶縁膜12は、例えばシリコン酸化物又はシリコン
窒化物を気相生長法等により被着させる。
The protective insulating film 12 is formed by depositing, for example, silicon oxide or silicon nitride by a vapor growth method or the like.

保護絶縁膜12を被着させた後、写真製版法によりポン
ディングパッド11の部分を窓明けする。
After the protective insulating film 12 is deposited, a window is opened at the bonding pad 11 by photolithography.

この際、ポンディングパッド11の部分ニッケルメッキ
層10をエツチングしても良い。
At this time, the partial nickel plating layer 10 of the bonding pad 11 may be etched.

最後にこの保護絶縁膜12をマスクとして、ニッケルメ
ッキ層10又は第1の金メツキ層9上に金をメッキして
第2の金メッキ層14を形成する。
Finally, using this protective insulating film 12 as a mask, gold is plated on the nickel plating layer 10 or the first gold plating layer 9 to form a second gold plating layer 14.

メッキの種類としては無電解金メッキが良く、金はニッ
ケルメッキ層10又は第1の金メツキ層9上にのみ選択
的にメッキされる。
As for the type of plating, electroless gold plating is preferable, and gold is selectively plated only on the nickel plating layer 10 or the first gold plating layer 9.

以上で、この発明の方法による電極形成が完成するので
あるが、この方法に依ると、ニッケルメッキ層10のエ
ツチングの有無にかかわらず、新たに第2の金メッキ層
14が被着されこの第2の金メッキ層14が新たなポン
ディングパッド11aを形成するので、保護絶縁膜12
の形成時の金−ニッケル合金化によるボンディング不良
が改善される。
With the above steps, electrode formation by the method of the present invention is completed. According to this method, a new second gold plating layer 14 is deposited regardless of whether or not the nickel plating layer 10 is etched. Since the gold plating layer 14 forms a new bonding pad 11a, the protective insulating film 12
Bonding defects caused by gold-nickel alloying during formation are improved.

上記の実施例では、この発明をバイポーラトランジスタ
の電極形成に適用した場合について述べたが、この発明
は同様の電極構造を採る半導体装置に広く適用すること
ができる。
In the above embodiments, the present invention was applied to forming electrodes of bipolar transistors, but the present invention can be widely applied to semiconductor devices having similar electrode structures.

また、バリア金属として、チタンタングステン合金を例
にとったが、バリア金属としての目的に合致するもので
あれば、他の金属又は合金でも使用することができる。
Further, although a titanium-tungsten alloy is taken as an example of the barrier metal, other metals or alloys may be used as long as they meet the purpose as a barrier metal.

以上、詳述したように、この発明による半導体装置の電
極形成法においては保護絶縁膜形成、ボンデイング用窓
の窓明は後に、ボンディング用窓に露出しているニッケ
ルメッキ層又は第1の金メツキ層上に、新しく第2の金
メッキ層を選択メッキにより形成することにより、ポン
ディングパッド上の金−ニッケル合金層によるボンディ
ング不良が減少し、製品の歩留が向上する効果がある。
As described above in detail, in the method for forming electrodes of a semiconductor device according to the present invention, the formation of a protective insulating film and the opening of the bonding window are performed after the formation of the nickel plating layer or the first gold plating exposed in the bonding window. Forming a new second gold plating layer on the layer by selective plating has the effect of reducing bonding defects due to the gold-nickel alloy layer on the bonding pad and improving product yield.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の方法により形成された全多層電極を示す
縦断面図、第2図a −gはこの発明の方法によるバイ
ポーラトランジスタの全多層電極形成の主要工程を示す
縦断面図である。 図において、3はシリコン酸化膜(絶縁膜)、4はエミ
ッタコンタクトホール、5はベースコンタクトホール、
6はシリコンウェーハ(半導体基体)、7はバリア金属
層、8は金薄膜層、9は第1の金メッキ層、10はニッ
ケルメッキ層、11゜11aはポンディングパッド、1
2は保護絶縁膜、13はフォトレジストマスク、14は
第2の金メッキ層である。 なお、図中同一符号はそれぞれ同一または相当部分を示
す。
FIG. 1 is a longitudinal sectional view showing a full multilayer electrode formed by a conventional method, and FIGS. 2a-2g are longitudinal sectional views showing the main steps of forming a full multilayer electrode of a bipolar transistor by the method of the present invention. In the figure, 3 is a silicon oxide film (insulating film), 4 is an emitter contact hole, 5 is a base contact hole,
6 is a silicon wafer (semiconductor substrate), 7 is a barrier metal layer, 8 is a gold thin film layer, 9 is a first gold plating layer, 10 is a nickel plating layer, 11° 11a is a bonding pad, 1
2 is a protective insulating film, 13 is a photoresist mask, and 14 is a second gold plating layer. Note that the same reference numerals in the figures indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】[Claims] 1 機能領域が形成された半導体基体上に絶縁膜を被着
させ上記半導体基体に達する所要のコンタクトホールを
上記絶縁膜に形成する工程、上記絶縁膜上セよび上記コ
ンタクトホールに露出する上記半導体基体上に金が透過
しない金属によるバリア金属層を全面的に被着させる工
程、上記バリア金属層上に金薄膜層を形成する工程、所
要の形状のマスクを使用して上記金薄膜層上に第1の金
メッキ層をメッキ法にて形成する工程、上記マスクを使
用して」−記第1の金メツキ層上にニッケルメッキ層を
メッキ法にて形成する工程、上記マスクを除去し上記金
薄膜層および上記バリア金属層の上記ニッケルメッキ層
により被覆されていない部分をエツチングにより除去し
上記絶縁膜に露出部分を形成する工程、上記ニッケルメ
ッキ層上および上記絶縁膜の上記露出部分上に全面的に
保護絶縁膜を形成する工程、上記保護絶縁膜に所要のボ
ンディング用窓を形成しこのボンディング用窓に上記ニ
ッケルメッキ層または上記第1の金メッキ層を露出させ
る工程、および露出した上記ニッケルメッキ層または上
記第1の金メツキ層上に第2の金メッキ層をメッキ法に
て形成する工程を備えた半導体装置の電極形成法。
1. A step of depositing an insulating film on a semiconductor substrate on which a functional region is formed and forming a required contact hole in the insulating film to reach the semiconductor substrate, the semiconductor substrate being exposed on the insulating film and in the contact hole. A step of completely depositing a barrier metal layer made of a metal through which gold does not permeate, a step of forming a thin gold film layer on the barrier metal layer, and a step of forming a thin gold film layer on the thin gold film layer using a mask having a desired shape. A step of forming a nickel plating layer on the first gold plating layer by a plating method using the above mask, removing the above mask and forming the above gold thin film. etching away portions of the barrier metal layer not covered by the nickel plating layer to form exposed portions of the insulating film; forming a required bonding window in the protective insulating film and exposing the nickel plating layer or the first gold plating layer to the bonding window; and the exposed nickel plating layer. Alternatively, a method for forming an electrode for a semiconductor device, comprising the step of forming a second gold plating layer on the first gold plating layer by a plating method.
JP4694477A 1977-04-22 1977-04-22 Electrode formation method for semiconductor devices Expired JPS5823934B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4694477A JPS5823934B2 (en) 1977-04-22 1977-04-22 Electrode formation method for semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4694477A JPS5823934B2 (en) 1977-04-22 1977-04-22 Electrode formation method for semiconductor devices

Publications (2)

Publication Number Publication Date
JPS53132262A JPS53132262A (en) 1978-11-17
JPS5823934B2 true JPS5823934B2 (en) 1983-05-18

Family

ID=12761403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4694477A Expired JPS5823934B2 (en) 1977-04-22 1977-04-22 Electrode formation method for semiconductor devices

Country Status (1)

Country Link
JP (1) JPS5823934B2 (en)

Also Published As

Publication number Publication date
JPS53132262A (en) 1978-11-17

Similar Documents

Publication Publication Date Title
US3751292A (en) Multilayer metallization system
JPS6161258B2 (en)
JP2536377B2 (en) Semiconductor device and manufacturing method thereof
JPH05304153A (en) Semiconductor device
JPH02253628A (en) Manufacture of semiconductor device
JPS5823934B2 (en) Electrode formation method for semiconductor devices
JP3506686B2 (en) Method for manufacturing semiconductor device
JPH0697663B2 (en) Method for manufacturing semiconductor device
JPS5950544A (en) Formation of multi-layer wiring
JPH04307737A (en) Manufacture of semiconductor device
JPH0394451A (en) Wiring structure of semiconductor device
JPS5923112B2 (en) Electrode formation method for semiconductor devices
JPH1174298A (en) Formation of solder bump
JPH01268150A (en) Semiconductor device
JPH03190240A (en) Manufacture of semiconductor device
JPH0334675B2 (en)
JPS6059742B2 (en) Semiconductor device and its manufacturing method
JPS62281356A (en) Manufacture of semiconductor device
JP2646897B2 (en) Method of forming multilayer wiring
JPH0234929A (en) Manufacture of semiconductor device
JPH04317332A (en) Semiconductor device and manufacture thereof
JPS58102556A (en) Semiconductor device
JPH0235753A (en) Manufacture of semiconductor device
JPH0287526A (en) Manufacture of semiconductor device
JPH04309229A (en) Semiconductor integrated circuit device