JPS5822750B2 - 液晶マトリクスパネル - Google Patents
液晶マトリクスパネルInfo
- Publication number
- JPS5822750B2 JPS5822750B2 JP51031299A JP3129976A JPS5822750B2 JP S5822750 B2 JPS5822750 B2 JP S5822750B2 JP 51031299 A JP51031299 A JP 51031299A JP 3129976 A JP3129976 A JP 3129976A JP S5822750 B2 JPS5822750 B2 JP S5822750B2
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- electrode
- pixel
- liquid crystal
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】
本発明は液晶マトリクス・パネルに係り、特にン文字・
画像表示装置赴゛どに蓮用するに適する電極パターンを
形成した液晶マトリクス・パネルに関する。
画像表示装置赴゛どに蓮用するに適する電極パターンを
形成した液晶マトリクス・パネルに関する。
従来の液晶マトリクスパネルの例を第１図に示す。
二枚の電極板１，２の間に１０〜２０μｍの１ギヤツプ
を設けて液晶を封入し、液晶層３を形成し、周辺を封止
剤４によって封止する。
を設けて液晶を封入し、液晶層３を形成し、周辺を封止
剤４によって封止する。
このとき、電極板１，２の基板には主にガラス板を用い
、その内側にストライプ状の行電極５および列電極６を
形成する。
、その内側にストライプ状の行電極５および列電極６を
形成する。
この電極５，６には透明透電膜を用；いる。
このような液晶マトリクスパネルを駆動して文字・画像
を表示するとき、一般には線順次走査方式を用いる。
を表示するとき、一般には線順次走査方式を用いる。
一方、動的散乱型液晶および電界効果型液晶などでは、
表示面め輝度が液晶層に加わ・る電圧の実効値に依存す
る実効電圧依存性が知られている。
表示面め輝度が液晶層に加わ・る電圧の実効値に依存す
る実効電圧依存性が知られている。
このような性質の液晶マトリクスパネルでは、マトリク
スパネルの規模を大きくして、多くの文字・画像を表示
しようとするとき、行電極数が増１大し、すなわち、走
査線数が増大し、動作マージンが小さくなり、コントラ
ストの低下あるいは、表示云うが顕著になるなどの欠点
が生ずると言われている。
スパネルの規模を大きくして、多くの文字・画像を表示
しようとするとき、行電極数が増１大し、すなわち、走
査線数が増大し、動作マージンが小さくなり、コントラ
ストの低下あるいは、表示云うが顕著になるなどの欠点
が生ずると言われている。
本発明は多重マトリクス構造をとることにより、・行電
極数あるいは走査線数を過度に増大させることなく、よ
り多くの文字・画像表示を可能にする液晶マトリクス・
パネルを提供するにある。
極数あるいは走査線数を過度に増大させることなく、よ
り多くの文字・画像表示を可能にする液晶マトリクス・
パネルを提供するにある。
本発明の特徴とするところは、他方の電極群は行電極を
透明導電膜によって形成し、一方の電極群は列電極に細
い幅の金属膜を用い、透明電極からなる画素電極を該金
属膜に接続し、かつ１つの行電極に複数行の画素電極を
対応させて多重マトリクス構造としたことにある。
透明導電膜によって形成し、一方の電極群は列電極に細
い幅の金属膜を用い、透明電極からなる画素電極を該金
属膜に接続し、かつ１つの行電極に複数行の画素電極を
対応させて多重マトリクス構造としたことにある。
このような構成により走査線数を過度に増大させること
なく、画素電極の行数を増すことができるので、より多
くの文字・画像表示が可能になる。
なく、画素電極の行数を増すことができるので、より多
くの文字・画像表示が可能になる。
第２図は二重マトリクス構造からなる本発明の実施例で
ある。
ある。
二枚の電極板１’、２’の一方２′には、行電極９を形
成し、これを透明電極とする６他方の電極板１′には列
電極１０，１１を設け、これを金属電極とする。
成し、これを透明電極とする６他方の電極板１′には列
電極１０，１１を設け、これを金属電極とする。
列電極１０，１１には画素電極１２．１３を接続し、こ
れを透明電極とする。
れを透明電極とする。
一つの行電極９には、列電極１０，１１に接続した画素
電極１２．１３が対向する。
電極１２．１３が対向する。
すなわち、画素電極の二行分が対向する。
このため、一つの行電極に二行分の画素電極を含み、行
電極を線順次走査方式の走査線とすると一つの走査線上
に、画素の２行分を含むことになる。
電極を線順次走査方式の走査線とすると一つの走査線上
に、画素の２行分を含むことになる。
したがって、画素の行数の１／２の走査線数により駆動
することができる。
することができる。
このとき、行電極９と画素電極１２．１３は透明電極で
あり、マトリクス・パネルの裏面より表面へ光が透過す
る。
あり、マトリクス・パネルの裏面より表面へ光が透過す
る。
すなわち、このままの形状で透過型パネルとなり、裏面
に反射板または拡散板を設けることにより反射型パネル
となる。
に反射板または拡散板を設けることにより反射型パネル
となる。
また、列電極と画素電極を拡大し、一つの行電極に対向
する部分を示すと第３図のようになる。
する部分を示すと第３図のようになる。
列電極１０．１１は細い幅の線を用いる必要があるため
、できるだけ面積抵抗の小さい金属膜を用いる必要があ
る。
、できるだけ面積抵抗の小さい金属膜を用いる必要があ
る。
たとえば、金、銀、アルミニウム、銅、ニッケルなどで
ある。
ある。
このとき、画素電極１２ 、１３は列電極１０．１１に
それぞれ交互に接続された構造になる。
それぞれ交互に接続された構造になる。
第３図の構造からなる液晶マトリクス・パネルとその駆
動回路を等価回路として表わすと第４図のようになる。
動回路を等価回路として表わすと第４図のようになる。
行電極９は等測的に行電極９−１及び９−２で示され、
行電極駆動回路２４によって、同時に駆動される。
行電極駆動回路２４によって、同時に駆動される。
この図から、二重マトリクス構造をなしていることが明
白である。
白である。
すなわち、行電極９−１と列電極１０とによって第一の
マトリクスが構成され、行電極９−２と列電極１１とに
よって第二のマトリクスが構成される。
マトリクスが構成され、行電極９−２と列電極１１とに
よって第二のマトリクスが構成される。
画素１２は第一のマトリクスに属し、画素１３は第二の
マトリクスに属している。
マトリクスに属している。
すなわち、奇数行の画素は第一のマトリクスに属し、偶
数行の画素は第二のマＩ−ＩＪクスに属する。
数行の画素は第二のマＩ−ＩＪクスに属する。
したがって、行電極駆動回路２４によって、第一のマト
リクスと第二のマＩ−ＩＪクスを同時に走査して線順次
走査方式により駆動する。
リクスと第二のマＩ−ＩＪクスを同時に走査して線順次
走査方式により駆動する。
このとき、列電極駆動回路２５は、第−行および第２行
の画素、例えば、画り素１２，１３に与える信号を、列
電極１０．１１を通じて同時に加える。
の画素、例えば、画り素１２，１３に与える信号を、列
電極１０．１１を通じて同時に加える。
この結果、走査線数は画素の行数の１／２になり、第１
図の従来の液晶マトリクス・パネルと同数の画素マｌ−
ＩＪクスを駆動するとき、走査線数を１／２にすること
ができる。
図の従来の液晶マトリクス・パネルと同数の画素マｌ−
ＩＪクスを駆動するとき、走査線数を１／２にすること
ができる。
・すなわち、同数の走査線数によって、より多くの文字
、画像を表示することができる。
、画像を表示することができる。
このため、より多くの文字・画素を表示しようとすると
き、走査線数が増大し、動作マージンが小さくなり、コ
ントラストの低下あるいは表示ムラなどが顕著になる欠
点を防ぎ、液晶マトリクスパネルの規模を大きくするこ
とができる。
き、走査線数が増大し、動作マージンが小さくなり、コ
ントラストの低下あるいは表示ムラなどが顕著になる欠
点を防ぎ、液晶マトリクスパネルの規模を大きくするこ
とができる。
また、本実施例によると、第３図に示す様に画素電極１
２，１３に接続される列電極１０．１１は、画素電極１
２，１３の両側に設けられる。
２，１３に接続される列電極１０．１１は、画素電極１
２，１３の両側に設けられる。
列電極１０．１１が画素電極１２．１３の片側に並んで
設けると、列電極１０，１１は画素電極との接続のため
に交差し、交差部分には絶縁するために絶縁膜等を設け
る必要がある。
設けると、列電極１０，１１は画素電極との接続のため
に交差し、交差部分には絶縁するために絶縁膜等を設け
る必要がある。
本実施例によれば、列電極１０．１１は画素電極１２，
１３の両側に設けられるので、列電極１０．１１が交差
することはなく、絶縁膜等を設ける必要がなく、製造が
容易になる。
１３の両側に設けられるので、列電極１０．１１が交差
することはなく、絶縁膜等を設ける必要がなく、製造が
容易になる。
さらに、２行の画素電極に対向する行電極９が一体化さ
れるので、微細パターンを形成する必要がなくなり、行
電極の製造が容易になる。
れるので、微細パターンを形成する必要がなくなり、行
電極の製造が容易になる。
また、行電極９が一体化されるので従来例に比べて、行
電極の数が半分になり、行電極での外部回路等との接続
点が半分となるので、結線が容易になる。
電極の数が半分になり、行電極での外部回路等との接続
点が半分となるので、結線が容易になる。
さらに、画素電極１２．１３と、一体化された行電極９
との対向部分で画素が形成されるので、基数１’、２’
の位置合わせが低精度でも画素の大きさが変わることは
なく、画像が劣化しない。
との対向部分で画素が形成されるので、基数１’、２’
の位置合わせが低精度でも画素の大きさが変わることは
なく、画像が劣化しない。
このような二重マトリクス構造は多重マトリクス構造へ
拡張することができるので、液晶マトリクスパネルの規
模をより大きくすることができる。
拡張することができるので、液晶マトリクスパネルの規
模をより大きくすることができる。
第５図は四重マトリクス構造において、一つの行電極に
対向する一組の列電極２６，２７，２８゜２９および画
素電極３０，３１．３２，３３を示したものである。
対向する一組の列電極２６，２７，２８゜２９および画
素電極３０，３１．３２，３３を示したものである。
すなわち、一つの行電極に４行分の画素電極が含まれる
ことになり、走査線数は画素の行数の１／４になる。
ことになり、走査線数は画素の行数の１／４になる。
また、第５図に於いても、列電極２６，２７は画素電極
３０．３１と列電極２８．２９は列電極３２．３３とそ
れぞれ画素電極３０，３１，３２゜３３を挾むように両
側に設け、られている。
３０．３１と列電極２８．２９は列電極３２．３３とそ
れぞれ画素電極３０，３１，３２゜３３を挾むように両
側に設け、られている。
列電極２６と２７、および列電極２′：８と２９とを絶
縁するために、絶縁部３ｓ、３ｓｊ設ける必要があるが
、列電極２６．２７．２８．２９を画素電極３０．３１
．３２，３３の片側に設ける場合よりも絶縁部の数は少
なく、ピンホール等の欠陥が発生する確率は小さくなり
、製造が容易になる。
縁するために、絶縁部３ｓ、３ｓｊ設ける必要があるが
、列電極２６．２７．２８．２９を画素電極３０．３１
．３２，３３の片側に設ける場合よりも絶縁部の数は少
なく、ピンホール等の欠陥が発生する確率は小さくなり
、製造が容易になる。
以上の説明のとおり、本発明によれば、多重マトリクス
構造により一つの行電極に複数行（ｍ行）の画素電極が
対向し、行電極を走査線として線順次走査方式によって
駆動することができるので、走査線数が画素の行数の１
／ｍになる。
構造により一つの行電極に複数行（ｍ行）の画素電極が
対向し、行電極を走査線として線順次走査方式によって
駆動することができるので、走査線数が画素の行数の１
／ｍになる。
このため、動作マージンの低下、またこれによるコント
ラストの低下あるいは、表示ムラの発生などをまねくこ
となくマトリクスの規模を大きくすることができるので
、液晶マトリクスパネルにより、文字、画像をより多く
表示することが可能となり、かつ、行電極での外部回路
等との接続点が減少し、結線が容易となり、行電極形成
も容易となる。
ラストの低下あるいは、表示ムラの発生などをまねくこ
となくマトリクスの規模を大きくすることができるので
、液晶マトリクスパネルにより、文字、画像をより多く
表示することが可能となり、かつ、行電極での外部回路
等との接続点が減少し、結線が容易となり、行電極形成
も容易となる。
・図面の簡単な説明
第１図は従来の液晶マトリクス・パネルの構造を示す断
面図、及び平面図、第２図は本発明の液晶マドＩＪクス
・パネルの一実施例の構造を示す平面図、第３図は第２
図の一部を拡大した図、第４図は第２図の液晶マトリク
スパネルの１駆動法を説明する概略図、第５図は本発明
の他の実施例を示す図である。
面図、及び平面図、第２図は本発明の液晶マドＩＪクス
・パネルの一実施例の構造を示す平面図、第３図は第２
図の一部を拡大した図、第４図は第２図の液晶マトリク
スパネルの１駆動法を説明する概略図、第５図は本発明
の他の実施例を示す図である。
符号の説明、１ ’、 ２’・・・・・・電極板、９・
・・・・・行電極、１０．１１・・・・・・列電極、１
２，１３・・・・・・画素電極。
・・・・・行電極、１０．１１・・・・・・列電極、１
２，１３・・・・・・画素電極。
Claims (1)
- 【特許請求の範囲】 １ 一対の基板の対向面に一方の電極群と他方の電極群
が対向するように設けられ、該基板間に液晶を保持し、
上記一方の電極群と他方の電極群との対向部分、及びそ
れらの間に位置する液晶によって形成される画素が全体
としてマトリクス状をなすものにおいて、上記一方の電
極群はマトリクス状に配置された画素電極と、該画素電
極のそれぞれの列ごとにｍ本（ｍ≧２）ずつ設けられた
列電極とを有し、他方の電極群は隣接するｍ行の上記画
素電極にまたがって対向する一体化された行電極を有し
、かつ一つの行電極に対向するｍ行の画素電極は、列ご
とに異ったｍ本の列電極とそれぞれ接続することを特徴
とする液晶マトリクスパネル。 ２、特許請求の範囲第１項に於いて、一列の画素電極に
接続されるｍ本の列電極は、該画素電極の両側に設けら
れることを特徴とする液晶マトリクスパネル。 ３ 特許請求の範囲第１項又は第２項に於いて、一対の
基板のうち一方の基板には一方の電極群のみが設けられ
、他方の基板には他方の電極群のみが設けられることを
特徴とする液晶マトリクスパネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51031299A JPS5822750B2 (ja) | 1976-03-24 | 1976-03-24 | 液晶マトリクスパネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51031299A JPS5822750B2 (ja) | 1976-03-24 | 1976-03-24 | 液晶マトリクスパネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52115198A JPS52115198A (en) | 1977-09-27 |
| JPS5822750B2 true JPS5822750B2 (ja) | 1983-05-11 |
Family
ID=12327401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51031299A Expired JPS5822750B2 (ja) | 1976-03-24 | 1976-03-24 | 液晶マトリクスパネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5822750B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59103B2 (ja) * | 1977-07-07 | 1984-01-05 | シャープ株式会社 | マトリツクス型液晶表示装置 |
| JPS5464492A (en) * | 1977-10-31 | 1979-05-24 | Sharp Corp | Matrix type liquid crystal display unit |
| JPS5846454Y2 (ja) * | 1977-11-10 | 1983-10-22 | シャープ株式会社 | 液晶表示装置の電極構造 |
| JPS5848909B2 (ja) * | 1978-02-08 | 1983-10-31 | 株式会社日立製作所 | 液晶マトリクス表示装置 |
| CH646565GA3 (ja) * | 1981-02-09 | 1984-12-14 | ||
| JPS60156042A (ja) * | 1984-01-26 | 1985-08-16 | Murata Mfg Co Ltd | 光シヤツタ |
| JPS60230631A (ja) * | 1984-04-29 | 1985-11-16 | Casio Comput Co Ltd | 液晶光シヤツタ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5252389A (en) * | 1975-10-24 | 1977-04-27 | Hitachi Ltd | Liquid crystal matrix panel |
| JPS5294797A (en) * | 1976-02-04 | 1977-08-09 | Hitachi Ltd | Multiple matrix liquid crystal display panel |
-
1976
- 1976-03-24 JP JP51031299A patent/JPS5822750B2/ja not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5252389A (en) * | 1975-10-24 | 1977-04-27 | Hitachi Ltd | Liquid crystal matrix panel |
| JPS5294797A (en) * | 1976-02-04 | 1977-08-09 | Hitachi Ltd | Multiple matrix liquid crystal display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52115198A (en) | 1977-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58140781A (ja) | 画像表示装置 | |
| US5850275A (en) | Liquid crystal display | |
| JP3256810B2 (ja) | 液晶表示装置 | |
| JP3998317B2 (ja) | 液晶表示装置の製造方法 | |
| JPS5822750B2 (ja) | 液晶マトリクスパネル | |
| JPH11149087A (ja) | 液晶表示装置 | |
| JPS59210419A (ja) | 液晶表示体装置 | |
| JP3636192B2 (ja) | 液晶装置及び電子機器 | |
| US5621554A (en) | Liquid crystal display device having interconnecting lines between column electrodes and method of driving the display device | |
| JPH1078761A (ja) | 液晶表示装置 | |
| JP4357613B2 (ja) | ドライバ一体型液晶表示パネル | |
| JP2538004B2 (ja) | 液晶表示装置 | |
| JP2006227230A (ja) | 液晶表示パネル | |
| JPH0561617B2 (ja) | ||
| JPH08234235A (ja) | 液晶マトリクス表示装置 | |
| JP3206976B2 (ja) | 液晶表示素子 | |
| JP2748654B2 (ja) | 液晶表示用基板およびそれを用いた液晶表示装置 | |
| JPS60233684A (ja) | 積層型ｌｃｄ装置 | |
| JP2000122092A (ja) | トランジスタアレイ基板及び液晶表示装置 | |
| JPH03287133A (ja) | エレクトロクロミックディスプレイ | |
| JPH01292320A (ja) | 画像表示パネル | |
| JP3364584B2 (ja) | 液晶表示装置 | |
| JP2001194681A6 (ja) | 液晶装置および電子機器 | |
| JPH05224218A (ja) | 液晶装置 | |
| JP2514702B2 (ja) | アクティブマトリクス基板およびアクティブマトリクス基板の欠陥修正方法 |