JPS58223838A

JPS58223838A - 入力デ−タのベリフアイ方式

Info

Publication number: JPS58223838A
Application number: JP57107446A
Authority: JP
Inventors: Nobuyuki Kutsuma; 久津間　信行
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1982-06-21
Filing date: 1982-06-21
Publication date: 1983-12-26

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は重要なデータの入力の際１強制的にデータをベ
リファイさせてキー人力ミスを無くし確実にメモリーに
書き込むデータのベリファイ方式に関するものである。

オフィスコンピュータ等において、伝票の項目データを
キーボードから入力してメモリーに登録する作業が一般
に行なわれているが、その際オペレータのキー人力ミス
が発生する可能性がある。そして、特に重要なデータ、
他のシステムとの関連データ等がミス入力されると演算
がエラーをおこして演算結果が信頼できない。

し°かして、従来このキー人力ミスに対処するために、
全部の項目データを項目毎に２度入力して一致を確認し
た後登録するようにしたり、２人のオペレータか同一項
目のデータを入力し。

一致な確認した後登録するようにしていた。そのため例
えは担轟者ＮＯ１，備考など厳密にチェツクしなくても
よい項目までベリファイしていた。このように、全項目
のデータをベリファイしたため１時間がかかり能率が悪
いという欠点があった。

本発明は上記の欠点な鑑みてなされたもので。

特に上記重要データのキー人力ミスを無くしてデータ処
理の質を高め、事後処理を少なくした効率の高い入力デ
ータのベリファイ方式を提供することを目的とする。

本発明の一実施例の構成について第１図を参照して説明
する。ｌはキーボード、２はＣＰＵ。

３ばＣ几Ｔ４ｆｔ制御するＣ　ＲＴ制御部である。

記憶メモリーで重要な項目のデータをベリファイするた
めに予めベリファイ項目の番号が記憶されている。７ａ
はマルチプレクサでバッファ２．　　　　５のデータを
入力として指定されたチャンネルゝ′　　　　　を介し
て出力ｊる。８はメモリーで入力データが登録される。

９は項目カラ・ンタでメモリー８書き込まれる毎にイン
クレメントし、ＣＰＵ２によってリセットされる。項目
カウンタ９は常にカウント値をベリファイ判別回路１ｏ
に送っている。このベリファイ判別回路１ｏは実行キー
人力による実行信号ＥＸ−ＫＥＹによってイネーブルと
なり１項目カウンタ９のカウント値でベリファイテーブ
ル記憶メモリー６の内容を参照して、カウント値に対応
するコード？検索する。検索の結果により１発見丁れば
ベリファイ４４　号Ｖ　Ｙ”ビ１発見できなければノン
ベリファイ信号ＮＹを°１ｍとする。２つの信号ＶとＮ
Ｖはマルチプレクサ７ａへ送られて、■＝″１′の場合
チャンネル１．ＮＶ＝”ｌ”の場合チャンネル０を選択
する。ｌｌａはアンド回路でノンベリファイ信号ＮＹ及
び実行信号ＥＸ−ＫＥＹ１９の一致信号とを入力とする
オア回路である。

１３はバイナリ−Ｆ／Ｆ（フリップ７０ツブ）回路で、
入力のある毎に反転、シ、第１見目のパルスでセット、
第２見目のパルスでリセット。

第３発註のパルスでセットと繰り返す。この人力パルス
はベリファイ判別回路１０から送られる。１４は音声発
生回路、１５はスピーカでバイナリ−Ｆ／Ｆ回路１３の
パルス立上りによってベリファイ用データであると注意
するような音声を発生させる信号を音声発生回路１４に
発信させる。また、別の入力によ、つてエラー・を指摘
する音声信号も発信することができる。１６はインバー
タ回路、ｌｌｂはアンド回路である。

Ｆ／Ｆ回路１３の出力をインバータ回路１６が反転すせ
、マルチプレクサ７ｂとアンド回路１１ｂに出力してい
る。アンド回路ｌｌｂはインバータ回路１６の出力及び
ベリファイ判別回路１０の出力を入力としている。マル
チプレクサ７ｂはマルチプレクサ７ａからデータを受は
取り、インバータ回路１６の出力によって選択されたチ
ャンネルを介してバッファＡ１？及びバッファ８１Ｂへ
出力する。マルチプレクサ７ｂのチャンネル選択は、イ
ンバータ回路１６の出力が＠Ｏｍの場合チャンネル０．
１１“の場合チャンネル１となる。１９は比較回路でア
ンド回路１１ｂの出力が＠１＃の時のみバッファＡ１７
とバッファＢ１８の内容を比較し、一致または不一致を
判別して信号を出力する。また比較回路１９は一致信号
なオア回路１２及びＣＰＵ２へ不一致信号をエラー検出
回路２０へそれぞれ送っている。このエラー検出回路２
０は比較回路１９と同様にアント０回路１１ｂの出力が
＠１１の時エラー検出な行なう。エラーを検出すると音
声発生回路１４へ出力して、エラーを指摘する音声信号
を発信する。

次に実施例の動作について第２図に示すような伝票の項
目データをキーボードから入力し。

メモリーに登録する場合を例にとって説明する。

この伝票の中で得意先コード、製品コード、数量及び単
価が重要項目であるとする。項目番号は次の通りでおる
。伝票発行ＮＯ，は「１」１発行日は「２」４担当者Ｎ
Ｏ，は「３」、得意先コードは「４」、・・・・・・備
考は「、１３」１次の行にゆき製品コードは［１４Ｊ、
品名は［１５Ｊ。

数量は「１６」・・・とこのようになっている。このう
ちベリファイ項目の番号［Ｊ、ｒ８Ｊ。

ｆｘｏＪ、ｒｘｘＪ、’　ｒｔ４Ｊ、ｊｔａＪ。

「１７」・・・がベリファイテーブル記憶メモリー６に
記憶されている。先ず最初に伝票発行Ｎ（Ｊ。

の項目に記憶するデータをキーボード１から数値データ
を入力すると、ｅＰＵｚｙ介してバッファ５に一時記憶
されるとともにＣＲＴ制御部３内のＶ−ＲＡＭ（図示せ
ず）にも書き込まれて（、’　Ｒ，Ｔ　４はその数値デ
ータを着氷する。次にルになる。判別回路１０は１項目
カウンタ９のカウント値「１」でベリファイテーブル記
憶メモリーのベリ７アイテーブルのＡの部分を検索する
。項目番号「１」はテーブルに無いために。

、＋　　　　判別回路１０　ｋｌ　／　ｙ　ゝ’）　７
７　イＭ　号ＮＶ　Ｙ　’　１　”□゛にする。Ｎｖ＝
１１ｍであるから、マルチプレクサ７３のチャンネル０
が選択されて、チャンネル０￥介してバッファ５の内容
はメモリー８へ書き込まれると同時に実行信号ＥＸ−Ｋ
ＥＹ＝１１２であるからアンド回路１１ａの出力は１１
”となる。アンド回路１１Ｈの出力が１ｍであるので、
オア回路１２を通して項目カウンタ９はインクレメント
して「２」になる。次に発行日データがバッファ５に一
時記憶されて実行信号ＥＸ−ＫＥＹが＠１”になると、
ベリ７アイテーブルにこの項目番号「２」がないのでベ
リファイ判別を実行しないでメモリー８に書き込ま、れ
るとともにＪ、１目カウンタ９はカウント値ナインクレ
メントして「３」にする。次にデータ入力があるとこの
カウント値「３」と担尚者ＮＯ０を比較して、ベリファ
イ必要でないのでメモリー８に書き込みカウント値をイ
ンクレメントにして「４」にする。得意先コードのデー
タがバッファ５に入り、実行信号ＥＸ−ＫＥＹが＠１”
Ｋなるとベリファイ判別回路１０はベリファイテーブル
記憶メモリー６の伝票Ａの部を参照してｊ００４Ｊｇ発
見する。ベリ、７アイ判別回路１０ハべり７アイ項目で
あると判断して、ベリファイ信号Ｖを”１２にする。■
＝＠１″であるから。

マルチプレクサ７ａのチャンネル１が選択されるととも
に、バイナリ−Ｆ／Ｆ回路１３がセットされる。Ｆ／Ｆ
回路１３がセットされると音声回路１４が発信して、ス
ピーカ１５は「ベリファイ項目であるから再入力せよ」
と指示する。

一方、セットされたＦ／Ｆ回路１３によりインバータ回
路１６の出力は“０”となって、マルチプレクサ７ｂの
チャンネル０が選択される。チャンネル０が選択される
と、バッファ５のデータはマルチプレクサ７ａのチャン
ネル１及びマルチプレクサ７ｂのチャンネル０を介して
バッファＡ１７にデータが一時記憶される。次に。

スピーカ１５の指示によりベリファイ項目のデータを再
入力する。判別回路１ｏは再びベリファイ信号■を“１
”とするので、マルチプレクサ７ａのチャンネル１が選
択され会と共にＦ／Ｆ回路１３が反転してリセットされ
る。ｌ”　／Ｆ回路１３かりセットされるとインバータ
回路１６の出力が“ビとなって、マルチプレクサ７ｂの
チャンネル１が選択される。マルチプレクサ７ｂのチャ
ンネル１が選択されると、バッファ５のデータはマルチ
プレクサ７ａのチャンネル１及びマルチプレクサ７ｂの
チャンネルＩｇ介してバッファ８１８に一時記憶される
。ところで。

インバータ回路１６の出力は１１”１判別回路１０のベ
リファイ信号Ｖも°１”であるからアンド回路１１ｂの
出力は１１”となる。この出方により。

比較回路１９及びエラー検出回路２０４イネーブルとす
る。比較回路１９はバッファＡ１７とバッファ８１Ｂの
データを比較して一致すれば一致信号を１１＃とじて、
アンド回路１１Ｃとオア回路１２に出力し、これを項目
カウンタ９がインクレメントして「５」とする。その際
、バッファＢ１８のデータはアンド回路１１Ｃ４介して
メモリー８に書き込まれる。一方バッ７アＡ１７とバッ
ファＢ１８のデータが不一致であれは、一致信号は１０
′であるからアンド回路１１Ｃのゲートは開かない。従
って、バッファ８１８のデータはメモリー８には書き込
ｉれず１項目カウンタ９もインクレメントしない。また
、不一致信号“１”によりエラー検出回路２０がエラー
を検出し、その信号により音声発生回路１４が発信して
スピーカ１５が［ベリファイエラ刊であると指摘する。

このように、データ入力毎にカウンタのカウント値１Ｃ
よりべり７アイテーブルを参照してべＩＪ　７アイ項目
であるか否かを判別する。べり７アイ項目の場合、同一
項目のデータの再入力を促し２つのデータを比較して一
致すればメモリーに書き込むとともにカウンタなインク
レメントする。不一致であればメモリーに書き込まずエ
ラーを指摘する。逆に、ベリファイ項目でない場合、１
回の入力のみでメモ＋１−に書き込み。

カウンタをインクレメント″ｆる。

尚、実施例では項目カウンタにエリ逐次ベリファイ項目
であるか百かを判断したが１画面にニノ［カーソルを使用してその入力データのモーター画面
上のアドレス位置によって≠す７アイ項目上のベリファ
イ項目をブリンクさせたり、項目の色を反転させて注意
を促してもよい。更に。

ヘリファイ項目のデータ再入力を音声で促したが表示で
再入力を促してよいことは勿論のことである。

以上１本発明によると特に重要なデータのキー人力ミス
がなくなるので正確なデータが利用でき、従来のような
ミスデータ処理による修正の事後処理な少なくシ、コン
ピュータの有効利用が一段と向上する。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示す図。第２図は伝票を示す図である。ｌ・・・キーボード、　　２・・・ＣＰＵ、　　３・・
・Ｃ几Ｔ制御部、　４・・・ＣＲＴ、　　５・・・バッ
ファ。６・・・べり７アイテープル記憶メモ−、７ａ及び７ｂ
・・・マルチプレクサ、　　８・・・メモリー。９・・・項目カウンタ、　　１０・・・ベリファイ判別
回路、　１３・・・バイナリ−Ｆ／、Ｆ回路、　　１４
・・・音声発生回路、１５・・・スピーカ、　　１７・
・・バッファ、　　１８・・・バッファ、　　１９・・
・比較回路。２０・・・エラー検出回路。特許出願人カシオ計算機株式会社

Claims

【特許請求の範囲】

キーボードから項目データを入力しメモリーに登録する
装置に於いて、予め定められたベリファイすべき特定の
項目な指定するべり７アイテーブルと、入力された項目
データが上記ベリファイテーブルによって指定される特
定の項目のデータであるかどうかを判別するベリファイ
判別手段と、該ベリファイ判別手段により入力された項
目データが上記特定の項目のデータであると判別された
時に、当該同一項目のデータの再入力を指示する再入力
指示手段と、再入力された項目データと上記力に入力さ
れた項目データとの一致を検出する一致検出手段と、該
一致検出手段により一致が検出された際は上記入力項目
データを上記メモリーに登録し、不一致が検出された際
はエラーを指摘するエラー指摘手段とを備えたことを特
徴とする入力データのベリファイ方式。