JPS5822349Y2 - 受信機の受信周波数表示回路 - Google Patents

受信機の受信周波数表示回路

Info

Publication number
JPS5822349Y2
JPS5822349Y2 JP3316478U JP3316478U JPS5822349Y2 JP S5822349 Y2 JPS5822349 Y2 JP S5822349Y2 JP 3316478 U JP3316478 U JP 3316478U JP 3316478 U JP3316478 U JP 3316478U JP S5822349 Y2 JPS5822349 Y2 JP S5822349Y2
Authority
JP
Japan
Prior art keywords
signal
circuit
generation circuit
comparison
clock pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3316478U
Other languages
English (en)
Other versions
JPS54135810U (ja
Inventor
泰彦 奥山
猛 滝谷
Original Assignee
三洋電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三洋電機株式会社 filed Critical 三洋電機株式会社
Priority to JP3316478U priority Critical patent/JPS5822349Y2/ja
Priority to US06/017,061 priority patent/US4247950A/en
Priority to FR7906299A priority patent/FR2420247B1/fr
Priority to NLAANVRAGE7901954,A priority patent/NL179174C/xx
Priority to DE2909784A priority patent/DE2909784C2/de
Publication of JPS54135810U publication Critical patent/JPS54135810U/ja
Application granted granted Critical
Publication of JPS5822349Y2 publication Critical patent/JPS5822349Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Measuring Frequencies, Analyzing Spectra (AREA)
  • Circuits Of Receivers In General (AREA)

Description

【考案の詳細な説明】 本考案は受信周波数をデジタル的に表示できるようにし
た受信機の受信周波数表示回路に関する。
受信機の受信周波数をデジタル的に表示するには一般に
予めカウンタに中間周波数値をプリセット値、次に受信
機の局部発振周波数値をカウントすることが行なわれて
いる。
前述において中間周波数は中間周波トランス、セラミッ
クフィルターなどの特性が不揃いのため、必ずしも全て
の受信機において同一となるとは限らない。
そのためカウンタのプリセット値も中間周波数のずれに
応じて補正する必要がある。
本考案は斯る補正を受信周波数帯ごとに行う場合に、補
正するに必要な回路を出来る限り共通化することによっ
て回路を簡単にすることを目的した受信機の受信周波数
表示回路に関するもので、以下南面に従って説明をする
第1図において、1a、1b・・・・・・は縦続接続さ
れた10進カウンタで、初段の10進カウンタ1aを除
いてラッチ回路2 a 、2 b・・・・・・さらにデ
コーダ3a、3b・・・・・・を介して表示回路4に接
続されている。
5は前記10進カウンタla、lb・・・・・・を中間
周波数値にプリセットするためのパルス信号を供給する
プリセット回路で、AM信号の受信時とFM信号の受信
時とではパルス信号数が切換えられる。
6は比較信号■□を発生するための比較信号発生回路で
、5段接続されたフリップフロップ7と該フリップフロ
ップ7よりの5ビットパルス信号を直流信号に変換する
D−A変換回路8とよりなり、前記フリップフロップ7
は補正用のクロックパルス信号Ctにて駆動される。
9は基準信号発生回路10よりの基準信号と前記比較信
号発生回路6よりの比較信号とを比較する比較回路であ
る。
前記比較回路9は第2図に示す如く数個の比較器9 a
、9 b・・・・・・よりなり、各比較器9 a 、
9 b・・・・・・の一方の入力端子には前記比較信号
が加えられ、他方の入力端子には受信信号の種類例えば
FM。
MW、SW、LWに応じた基準信号■8□、■82・・
・・・・が得られるよう可変範囲を異にした基準信号発
生回路10中の可変抵抗器10 a 、10 b・・・
・・・に接続されている。
そして前記比較器9 a 、9 b・・・・・・の各出
力はゲート群11中の各ゲー) 11 a、11 b・
・・・・・に接続され、受信信号の種類によって一つの
出力信号のみが選択される。
次に本考案の作用について第3図を参照しつつ説明する
制御パルス発生器(図示せず)から順次周期的に制御パ
ルス信号T1.T2.T3.T4を発生する。
先ず制御パルス信号T1が発生されると、その間プリセ
ット回路5からパルス信号が10進カウンタla、lb
・・・・・・に加えられ、中間周波数値例えばAM信号
を受信するときには4550をプリセットする。
この場合一般に受信機の局部発振周波数は受信周波数よ
り中間周波数だけ高くなるようにしているので、10進
カウンタla、lb・・・・・・より予め中間周波数分
だけ引く。
即ち始め10進カウンタla、lb・・・・・・はoo
oo。
となっており、これより4550を引くと、10000
0−4550−16 = 95434この95434が
プリセット値となる。
ここで別に16を引いたのは、後述の補正を有効に行う
ためである。
次にリセットパルスPが比較信号発生回路6に加えられ
て、該比較信号発生回路6のフリップフロップ7を初期
状態にリセットする。
その後制御パルス信号T2が第4ゲート15に加えられ
るので、該第4ゲート15を介してクロックパルス信号
CLが比較信号発生回路6中のフリップフロップ7に加
えられて、フリップフロップ7をカウントする。
前記フリップフロップ7からの出力パルス信号DI、D
2・・・・・・はD−A変換回路8で直流の比較信号に
変換される。
この比較信号■4は重畳されていくので、カウントされ
るごとに階段上に増加する。
この比較信号VAは比較回路9の各比較器9a9b・・
・・・・に加えられ、可変抵抗器10 a 、10 b
・・・・・・より得られ直流の基準信号■6と比較され
る。
始めのうちは基準信号■8が大きいため比較器9a、9
b・・・・・・より出力信号を生じる。
AM(7)MW信号受信時にはゲート群11のゲート1
1bのみに信号MWが加えられているため、比較器9b
の出力信号のみが第3ゲート14に加えられる。
又第2ゲート13には前記制御パルス信号T2が加えら
れているので、前記クロックパルス信号C1゜は、第3
、第2ゲート14.13を経て10進カウンタ1a、l
b・・・・・・に加えられ、10進カウンタla、lb
・・・・・・のプリセット値の補正を行う。
フリップフロップ7のカウントが進み、D−A変換回路
8よりの比較信号■4が基準信号■8□と等しくなると
、比較器9bの出力信号は零となるから、第3ゲート1
4はオフしクロックパルス信号CLを阻止し、10進カ
ウンタla、lb・・・・・・の補正は停止される。
どこまで補正するかはチューニングメーター等をみなが
ら可変抵抗器10 bの抵抗値を調整し、最適受信状態
となったときにその受信している周波数を表示するよう
に予め可変抵抗器10の抵抗値を調整しておく。
又ゲート群11のうちどのゲートを活性状態にするかは
受信する信号の種類の選択に伴い得られる信号LW、S
W、MW、FMによって決められる(第4図)。
このようにして中間周波数のずれを補正できるが、その
ずれは正しい中間周波数より高い場合も、低い場合もあ
る。
そこで本考案では補正可能な周波数の範囲(本実施例で
は比較信号発生回路6のフリップフロップ7を5段接続
しているので、32段階にわたってできる。
)を2分し、その2分した数16を前述の如< 10進
カウンタ1a、1b・・・・・・に中間周波数をプリセ
ットするときにさらに引いておく。
従って始め10進カウンタ1a、1b・・・・・・にプ
リセットされた値は最低値になっており、それより中間
周波数のずれに応じて補正していく。
よって使用されるラジオ受信機の中間周波数が正しい値
より低いとき、10進カウンタ1a、1b・・・・・・
に加える前記補正する数は17より大きく、前記周波数
が正しい値より高いとき、補正する数は15より小さく
、中間周波数が丁度圧しいとき補正する数は16となる
このようにして使用されるラジオ受信機の中間周波数が
正しい値より低くずれていても高くずれていても補正で
きるようにしている。
前記10進カウンタla、lb・・・・・・のプリセッ
ト値の補正後、制御パルス信号T3が第1ゲート12に
加えられるので、その間第1ゲート12を介して受信機
からの局部発振信号f。
を10進カウンタ1a、lb・・・・・・に供給しカウ
ントする。
10進カウンタla、lb・・・・・・は前述した如く
補正された中間周波数値がプリセットされているので、
このカウントした数値が受信周波数となる。
一例をあげると、10進カウンタla、lb・・・・・
・のプリセット値が前述した如く、95434で、それ
を補正し95450としておく。
これに局部発振周波数のパルス数が14050であると
すると、結局10進カウンタlb、IC・・・・・・の
カウント数は950となる。
これが受信周波数となる。
前記IO進カウンタla、lb・・・・・・にカウント
された数値はラッチ回路2a、2b・・・・・・に制御
パルス信号T4が加わる間にラッチされる。
そのラッチされた数値はテ゛コーダ3a、3b・・・・
・・でデコードされて、表示回路4でその数値を表示す
る。
尚、本実施例においでは、第4ゲート15を介して比較
信号発生回路6を駆動するクロックパルスCLを、第3
ゲート14を介して10進カウンタla、lb・・・・
・・に印加し補正用クロックパルスは必ずしも同一のク
ロックパルスでなくてもよい。
例えば、第4ゲート15にはクロックパルスCLを印加
し、このクロックパルスを補正用クロックパルスとして
比較回路9の出力及び制御パルス信号T2と共に第3ゲ
ート14に加えるようにしてもよい。
本考案の受信機の受信周波数表示回路は上述した如く、
局部発振周波数をカウントして受信周波数を得るために
カウンタにプリセットした中間周波数値を中間周波数の
ずれに応じて補正する必要があるが、この補正に必要な
りロックパルス信号制御用の信号を、受信する信号の種
類に関係がなく一つの比較信号発生回路で得るようにし
たので、補正のための回路が極めて簡単となった。
【図面の簡単な説明】
第1図は本考案の受信機の受信周波数表示回路のブロッ
ク図、第2図は本考案の要部のブロック図、第3図、第
4図は本考案の各部の信号波形図である。 la、lb・・・・・・カウンタ、5・・・・・・プリ
セット回路、6・・・・・・比較信号発生回路、9・・
・・・・比較回路、10・・・・・・基準信号発生回路
、11・・・・・・ゲート群。

Claims (1)

    【実用新案登録請求の範囲】
  1. 予め定められた数値をプリセットされたカウンタでもっ
    て受信機の局部発振周波数をカウントして受信周波数を
    表示するものにおいて、前記カウンタのプリセットされ
    た値を補正するクロックパルス信号を発生する補正用ク
    ロックパルス信号発生回路と、多ビツトパルス信号を発
    生するパルス発生回路を有しクロックパルス信号にて駆
    動される一つの比較信号発生回路と、受信周波数帯ごと
    に設けられた補正用の基準信号発生回路と、一方の入力
    端子に前記比較信号発生回路からの比較信号が、他方の
    入力端子に基準信号発生回路からの基準信号が夫々加え
    られる比較回路と、ゲート回路とよりなり、受信周波数
    帯に応じて前記ゲート回路を制御して得られる一つの前
    記比較回路の出力信号で、前記補正用クロックパルス信
    号が前記カウンタで加えられる時間を制御することを特
    徴とした受信機の周波数表示回路。
JP3316478U 1978-03-13 1978-03-13 受信機の受信周波数表示回路 Expired JPS5822349Y2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP3316478U JPS5822349Y2 (ja) 1978-03-13 1978-03-13 受信機の受信周波数表示回路
US06/017,061 US4247950A (en) 1978-03-13 1979-03-02 Display for frequency received by radio receiver
FR7906299A FR2420247B1 (fr) 1978-03-13 1979-03-12 Dispositif d'affichage de
NLAANVRAGE7901954,A NL179174C (nl) 1978-03-13 1979-03-12 Heterodyne ontvanger.
DE2909784A DE2909784C2 (de) 1978-03-13 1979-03-13 Überlagerungsempfänger mit digitaler Empfangsfrequenzanzeige

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3316478U JPS5822349Y2 (ja) 1978-03-13 1978-03-13 受信機の受信周波数表示回路

Publications (2)

Publication Number Publication Date
JPS54135810U JPS54135810U (ja) 1979-09-20
JPS5822349Y2 true JPS5822349Y2 (ja) 1983-05-13

Family

ID=28888099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3316478U Expired JPS5822349Y2 (ja) 1978-03-13 1978-03-13 受信機の受信周波数表示回路

Country Status (1)

Country Link
JP (1) JPS5822349Y2 (ja)

Also Published As

Publication number Publication date
JPS54135810U (ja) 1979-09-20

Similar Documents

Publication Publication Date Title
JP3070758B2 (ja) フィルタ時定数制御機能を備えたフィルタ回路
US4296380A (en) Programmable digital frequency divider for synthesizing signals at desired frequency
JPS5822349Y2 (ja) 受信機の受信周波数表示回路
US4204167A (en) Electronic time piece automatic calibrating device
US4258355A (en) Digital to analogue converters
EP0099738A2 (en) Function generators
EP0021132B1 (en) Sampling clock reproducing apparatus
US3869672A (en) Method and arrangements for the digital control of operating functions, radio and television receivers
US4313212A (en) Electrical circuit arrangements, for example for use with communications receivers
JPS5823020B2 (ja) ラジオ受信機の受信周波数表示回路
US4480232A (en) Method and apparatus for digital automatic frequency control of chirped oscillator
JPH0338774B2 (ja)
JPS60500593A (ja) 非整数プログラマブルカウンタ
US4201041A (en) Digital electronic timepiece having a time correcting means
US4247950A (en) Display for frequency received by radio receiver
JPS61144930A (ja) 信号形成回路
JPS60134628A (ja) A/d変換器
SU1467742A2 (ru) Цифровой частотный детектор
SU1714785A2 (ru) Формирователь случайных сигналов
KR910003158B1 (ko) Vcr의 자동시간 조절타이머
US4286224A (en) FM data demodulator including circuit for eliminating step distortion
JPS5915568B2 (ja) 周波数制御回路
RU2011292C1 (ru) Устройство автоматической подстройки частоты
JPH0514586Y2 (ja)
JPS593620Y2 (ja) 受信機