JPS58223395A - 半導体レ−ザ装置 - Google Patents
半導体レ−ザ装置Info
- Publication number
- JPS58223395A JPS58223395A JP57108201A JP10820182A JPS58223395A JP S58223395 A JPS58223395 A JP S58223395A JP 57108201 A JP57108201 A JP 57108201A JP 10820182 A JP10820182 A JP 10820182A JP S58223395 A JPS58223395 A JP S58223395A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- semiconductor
- layer
- conductivity type
- laser device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/24—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a grooved structure, e.g. V-grooved, crescent active layer in groove, VSIS laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2237—Buried stripe structure with a non-planar active layer
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体レーザ装置に係り、特に低しきい値が
得られ、かつ温度特性の優れた半導体レーザ装置に関す
るものである。
得られ、かつ温度特性の優れた半導体レーザ装置に関す
るものである。
この横の半導体レーザ装置として従来から様々な構造の
ものが提唱されているが、安定な発振モードと低しきい
値の得られる装置としてＢＣ型半導体レーザ装置及びＢ
Ｈ型半導体レーデ装置が仰らハ、ている。
ものが提唱されているが、安定な発振モードと低しきい
値の得られる装置としてＢＣ型半導体レーザ装置及びＢ
Ｈ型半導体レーデ装置が仰らハ、ている。
第１図は従来のＢＣ型半導体レーデ装置の模式的断面図
であり、図において（１）は他主面に第１の電極（２）
が設けられたｎ−ＩｎＰである半郁体基板で、キャリア
密度が７Ｘ１０”／ｍ程度である。（３）はこの半導体
基板の一生面上に液相エピタキシャル成長によって形成
されたＰ−ＩｎＰである第１の半導体層で、キャリア密
度がｌＸｌ０”／佃 である。（４）はこの第１の半導
体層上に液相エピタキシャル成長によって形成されたｎ
−ＩｎＰである第２の半導体層、（５）はこの第２の半
導体層表面から上記半導体基板（１）まで届くようにエ
ツチングにて形成された帯状の溝、（６）はこの溝が形
成されたものを２回目の成長用基板として、この成・長
用基板の主面上に液相エピタキシャル成長により形成さ
れたｎ −工ｎＰである第５の半導体層で、溝（５）内
底部に、上部が上記第１の半導体層（３）の側面（３ａ
）下部に接するように形成されるとともに、上記第２の
半導体層（４）上の一部に形成されるものである。（７
）Ｖｉ上記溝（５）内に形成された第５の半導体層（５
）上に液相エピタキシャル成長により両端が上記第１の
半導体層（３）の１１１１１而（３ａ）に接するように
形成された断面三ケ月状のｎ−ＩｎＧａＡｓＰである活
性層で、禁制帯巾が工ｎＰより狭く、いわゆるダフルへ
テロ接合を形成しているものである。なお、この活性層
（７）形成と同時に上記第５の半導体層（６）上の一部
にもＩｎＧａＡｓｐ 層（８）が形成されるものであす
、捷た、活性層（７）けＰ −ＩｎＧａＡｓＰであって
も艮いものである。
であり、図において（１）は他主面に第１の電極（２）
が設けられたｎ−ＩｎＰである半郁体基板で、キャリア
密度が７Ｘ１０”／ｍ程度である。（３）はこの半導体
基板の一生面上に液相エピタキシャル成長によって形成
されたＰ−ＩｎＰである第１の半導体層で、キャリア密
度がｌＸｌ０”／佃 である。（４）はこの第１の半導
体層上に液相エピタキシャル成長によって形成されたｎ
−ＩｎＰである第２の半導体層、（５）はこの第２の半
導体層表面から上記半導体基板（１）まで届くようにエ
ツチングにて形成された帯状の溝、（６）はこの溝が形
成されたものを２回目の成長用基板として、この成・長
用基板の主面上に液相エピタキシャル成長により形成さ
れたｎ −工ｎＰである第５の半導体層で、溝（５）内
底部に、上部が上記第１の半導体層（３）の側面（３ａ
）下部に接するように形成されるとともに、上記第２の
半導体層（４）上の一部に形成されるものである。（７
）Ｖｉ上記溝（５）内に形成された第５の半導体層（５
）上に液相エピタキシャル成長により両端が上記第１の
半導体層（３）の１１１１１而（３ａ）に接するように
形成された断面三ケ月状のｎ−ＩｎＧａＡｓＰである活
性層で、禁制帯巾が工ｎＰより狭く、いわゆるダフルへ
テロ接合を形成しているものである。なお、この活性層
（７）形成と同時に上記第５の半導体層（６）上の一部
にもＩｎＧａＡｓｐ 層（８）が形成されるものであす
、捷た、活性層（７）けＰ −ＩｎＧａＡｓＰであって
も艮いものである。
層
（９）は上記活性＝（７）上、第１の￥！−導体層（３
）の側面（１３ａ）上部および第２の半導体層（４ａ）
の側面（４ａ）に接するように溝（５）内に形成される
とともに、第２の半導体層（４）およびＩｎＧａＡｓＰ
層（８）上に液相エピタキシャル成長により形成された
Ｐ−工ｎＰである第３の半導体層で、その主面には第２
の電極（１ｏ）が形成されているものである。
）の側面（１３ａ）上部および第２の半導体層（４ａ）
の側面（４ａ）に接するように溝（５）内に形成される
とともに、第２の半導体層（４）およびＩｎＧａＡｓＰ
層（８）上に液相エピタキシャル成長により形成された
Ｐ−工ｎＰである第３の半導体層で、その主面には第２
の電極（１ｏ）が形成されているものである。
また、第２図は従来のＢＨ型半導体レーザ装置の模式的
断面図であり、（１）はｎ−ＩｎＰである半導体基板、
（７）はこの半導体基板の一生面上に液相エピタキシャ
ル成長によって形成されたｎ４たはＰ−Ｊ：ｎＧａＡｓ
Ｐである活性層、（９）はこの活性層上に液相エピタキ
シャル成長によって形成されたＰ−工ｎＰである第３の
半導体層で、上記半導体基板（１）の上部活性層（７）
、および第３の半導体層（９）が帯状＝Ａ起になるよう
に、これらの両側部がエツチング除去されているもので
ある。（３）は上記半導体基板（１）のエツチング除去
された部分上に液相エピタキシャル成長されたＰ−工ｎ
Ｐである第１の半導体層で、その側面（３ａ）に活性層
（７）の１則端が接するものである。
断面図であり、（１）はｎ−ＩｎＰである半導体基板、
（７）はこの半導体基板の一生面上に液相エピタキシャ
ル成長によって形成されたｎ４たはＰ−Ｊ：ｎＧａＡｓ
Ｐである活性層、（９）はこの活性層上に液相エピタキ
シャル成長によって形成されたＰ−工ｎＰである第３の
半導体層で、上記半導体基板（１）の上部活性層（７）
、および第３の半導体層（９）が帯状＝Ａ起になるよう
に、これらの両側部がエツチング除去されているもので
ある。（３）は上記半導体基板（１）のエツチング除去
された部分上に液相エピタキシャル成長されたＰ−工ｎ
Ｐである第１の半導体層で、その側面（３ａ）に活性層
（７）の１則端が接するものである。
（４）はこの第１の半導体層上に液相エピタキシギル成
長されたｎ −１ｎＰである第２の半導（４１、（１１
）はこの第２の半導体層」二に液相エピタキシャル成長
されたＰ −ＩｎＰである第６の半導体層、（１０）は
この第６の半導体層および第３の半導体層（９）上に形
成された第２の電極である。
長されたｎ −１ｎＰである第２の半導（４１、（１１
）はこの第２の半導体層」二に液相エピタキシャル成長
されたＰ −ＩｎＰである第６の半導体層、（１０）は
この第６の半導体層および第３の半導体層（９）上に形
成された第２の電極である。
この様に１成されたＢＣ型半導体レーデ装置およびＢＨ
型半導体レーデ装置にあっては、次の様な電流の流れ方
をするものである。第３図は第１図、第２図に示したも
ののさらに模式的に示した図であり、この図に基づいて
説明する。
型半導体レーデ装置にあっては、次の様な電流の流れ方
をするものである。第３図は第１図、第２図に示したも
ののさらに模式的に示した図であり、この図に基づいて
説明する。
すなわち、幅が通常発振モード制−の観点から２μｍ程
度に定められた狭い幅を有する活性領域（７）に、レー
ザ発振の幼率を高めるため、電流を集中して流すような
構造になっているものであり、第１および第３の半導体
層（３） （９）からなる第２導電型層（第２図のもの
においては、第１、第３および第６の半導体層（３）（
４） （１１）からなる第２−ｖ電型１−）中に丁度ス
リットの様に第１導電型の第２半導体層（４）を設けた
構造をとっているものである。この様な構造であるため
、第２導電型層中の第２の半導体層（４）は、第２導電
型層中の電荷の担体であるホールにとってはエネルギー
障壁となっており、通常の状態ではこの第２の半導体層
を乗り越えて電流は流れず、第２の半導体層（４）はま
さに電流をしぼり込むスリットとなり、電流を狭い幅の
活性層（７）に集中できるようになるものである。
度に定められた狭い幅を有する活性領域（７）に、レー
ザ発振の幼率を高めるため、電流を集中して流すような
構造になっているものであり、第１および第３の半導体
層（３） （９）からなる第２導電型層（第２図のもの
においては、第１、第３および第６の半導体層（３）（
４） （１１）からなる第２−ｖ電型１−）中に丁度ス
リットの様に第１導電型の第２半導体層（４）を設けた
構造をとっているものである。この様な構造であるため
、第２導電型層中の第２の半導体層（４）は、第２導電
型層中の電荷の担体であるホールにとってはエネルギー
障壁となっており、通常の状態ではこの第２の半導体層
を乗り越えて電流は流れず、第２の半導体層（４）はま
さに電流をしぼり込むスリットとなり、電流を狭い幅の
活性層（７）に集中できるようになるものである。
しかるに、この様な構造にされたものにおいては、不可
避的に半導体基板（１）および第５の半導体層（６）と
第１の半導体層（３）との接合面に、工ｎＰのＰ−ｎ接
合（Ｊ２）が形成されるため、活性層（７）近傍におい
て、上から順に第２４電型の第３の半導体層（９）（又
は第６の半導体層（１１） ） 、第１導電型の第２半
導体層（４）、第２４電型の第１半導体層（３）、第１
導電型の半導体基板（１）からなるＰ −ｎ −Ｐ ’
−ｎなるノーが形成された構造となり、この構造は良く
知られたサイリスタの構造と他領したものである。
避的に半導体基板（１）および第５の半導体層（６）と
第１の半導体層（３）との接合面に、工ｎＰのＰ−ｎ接
合（Ｊ２）が形成されるため、活性層（７）近傍におい
て、上から順に第２４電型の第３の半導体層（９）（又
は第６の半導体層（１１） ） 、第１導電型の第２半
導体層（４）、第２４電型の第１半導体層（３）、第１
導電型の半導体基板（１）からなるＰ −ｎ −Ｐ ’
−ｎなるノーが形成された構造となり、この構造は良く
知られたサイリスタの構造と他領したものである。
しかも、半導体基板（１）は結晶中の欠陥密度を少なく
するため添加不純物量を多くしてあり、一般的Ｋ ７
Ｘ １０１８／ｍ程度のキャリア密度になっており、ま
た第１の半導体層（３）は液相エピタキシャル成長によ
って形成されているため、キャリア密度の高いものが得
らｈ難く、通常２Ｘ１０ ／ａｒｔ以下（上記従来例で
はＩ Ｘ １０１８／、ｍ ）になっているものであ
る。
するため添加不純物量を多くしてあり、一般的Ｋ ７
Ｘ １０１８／ｍ程度のキャリア密度になっており、ま
た第１の半導体層（３）は液相エピタキシャル成長によ
って形成されているため、キャリア密度の高いものが得
らｈ難く、通常２Ｘ１０ ／ａｒｔ以下（上記従来例で
はＩ Ｘ １０１８／、ｍ ）になっているものであ
る。
このため、第３図図示矢印工２に示す漏れ電流により、
→ノ゛イリスタとしてはターンオンし易い構造となって
いるものである。
→ノ゛イリスタとしてはターンオンし易い構造となって
いるものである。
すなわち、第３図に示す構造の電気的等価回路図は第４
図に示すようなものになり、漏れ電流工２は活性領域（
７）に流れる電流よりが小さいときには小さく、サイリ
スタ構造部はターンオンせず、流しだ電流は有効に発振
に寄与するが、温度が上ると発振に必要な電流が増加す
るため、流す電流は大きくする必要があり、この時、漏
れ電流工ｙも犬きくなるため、サイリスタ構造部がター
ンオンし、大きな無効電流工Ｓが流れることになり、活
性領域（７）に流れる電流ＩＤは小さく、有効かつ安定
な発振が得られなくなるものである。
図に示すようなものになり、漏れ電流工２は活性領域（
７）に流れる電流よりが小さいときには小さく、サイリ
スタ構造部はターンオンせず、流しだ電流は有効に発振
に寄与するが、温度が上ると発振に必要な電流が増加す
るため、流す電流は大きくする必要があり、この時、漏
れ電流工ｙも犬きくなるため、サイリスタ構造部がター
ンオンし、大きな無効電流工Ｓが流れることになり、活
性領域（７）に流れる電流ＩＤは小さく、有効かつ安定
な発振が得られなくなるものである。
第５図は第１の電極（２）と第２の電極（１０）間に流
した電流と、レーザ装置の出力との関係を周囲温度を変
化させた場合に測定した結果を相対的に示した図である
。この図からも明らかなように、低温においては電流が
レーデ出力に対して有効に寄与しているが、高温になっ
た場合には、電流−レーザ出力特性は飽和傾向を示し、
有効に寄与されておらず、極端な場合には、発振が停止
してしまうものも生じた。
した電流と、レーザ装置の出力との関係を周囲温度を変
化させた場合に測定した結果を相対的に示した図である
。この図からも明らかなように、低温においては電流が
レーデ出力に対して有効に寄与しているが、高温になっ
た場合には、電流−レーザ出力特性は飽和傾向を示し、
有効に寄与されておらず、極端な場合には、発振が停止
してしまうものも生じた。
この発明は上記した点に鑑みてなされたものであり、低
しきい値を与える狭い活性領域を有する半導体装置にお
いて、この活性領域が接する第２導電型の第１の半導体
層と第１導電型の半導体基板上の間に、第１の半導体層
のキャリヤ密度より低いキイリヤ密度を有した第１４電
型の第４の半導体層を形成して、高温においても安定な
発振が得られるようにすることを目的とするものである
。
しきい値を与える狭い活性領域を有する半導体装置にお
いて、この活性領域が接する第２導電型の第１の半導体
層と第１導電型の半導体基板上の間に、第１の半導体層
のキャリヤ密度より低いキイリヤ密度を有した第１４電
型の第４の半導体層を形成して、高温においても安定な
発振が得られるようにすることを目的とするものである
。
以下この発明の一実施例を第６図に基づいて説明すると
、第１図に示した従来のものに比して、第１導電、型の
半導体基板（１）と第２導電型の第１の半導体層（３）
との間に、この第１の半導体層（３）のキャリヤ密度よ
りキャリヤ密度が低い第１＃電型の第４の半導体層（１
３）を形成したことを特徴とし、この第４の半導体層（
１３）けｎ−工ｎＰである。
、第１図に示した従来のものに比して、第１導電、型の
半導体基板（１）と第２導電型の第１の半導体層（３）
との間に、この第１の半導体層（３）のキャリヤ密度よ
りキャリヤ密度が低い第１＃電型の第４の半導体層（１
３）を形成したことを特徴とし、この第４の半導体層（
１３）けｎ−工ｎＰである。
この様に構成したことにより、活性層（７）近傍におい
て、第３の半導体層（９）第２の半導体層（４）、第１
の半導体層（３）、第４の半導体層（１３）および半導
体基板（］）からなるＰ＝ｎ−Ｐ−ｎなるノーから形成
されるサイリスタ構造は低温ばかりでなく高温において
もターンオンし難い構造となり、無効電流工ｓは流れな
く、第１および第２の電極（２） （１０）間に（９） 流れる電流により有効かつ安定なレーデ出力が得られる
ことになるものである。このことは第４の半導体層（１
３）のキャリア密度が相対する第１の半導体層（３）の
キャリヤ密度に比べて低いために、漏れ電流工２による
電子の第１の半導体７ｍ （３）への注入が少なく、ま
た注入された電子も容易に第１の半導体層（３）内でホ
ールと再結合するために、第２の半導体層（４）へはほ
とんど流れ込まず、この第２の半導体（４）のエネルギ
ー障壁を下げないことによるものである。
て、第３の半導体層（９）第２の半導体層（４）、第１
の半導体層（３）、第４の半導体層（１３）および半導
体基板（］）からなるＰ＝ｎ−Ｐ−ｎなるノーから形成
されるサイリスタ構造は低温ばかりでなく高温において
もターンオンし難い構造となり、無効電流工ｓは流れな
く、第１および第２の電極（２） （１０）間に（９） 流れる電流により有効かつ安定なレーデ出力が得られる
ことになるものである。このことは第４の半導体層（１
３）のキャリア密度が相対する第１の半導体層（３）の
キャリヤ密度に比べて低いために、漏れ電流工２による
電子の第１の半導体７ｍ （３）への注入が少なく、ま
た注入された電子も容易に第１の半導体層（３）内でホ
ールと再結合するために、第２の半導体層（４）へはほ
とんど流れ込まず、この第２の半導体（４）のエネルギ
ー障壁を下げないことによるものである。
次に、具体的−例を示す。半導体基板（１）のキャリア
密度を７ Ｘ １０１８Ａ、第４の半導体層（１３）の
キャリア密度を２Ｘ１０１７／ｃｄ、第１の半導体層（
３）のキャリヤ密度をＩ Ｘ １０１８／（！Ｉ１１
、厚さを１．８μｍ、第２の半導体層（４）のキャリヤ
密度を２ Ｘ １０’シー、厚さを０．７μｍ、第３の
半導体／＃ （９）のキャリア密度を８ Ｘ １０”７
ｍとし、活性層（７）の幅を２μｍとしたものを作成し
た。このものを周囲温度（外気温度）を種々変化させ−
Ｃ１電流−レーデ出力特性を測定したところ、周囲温度
８０℃に到るまで電流−レーデ出力特性の飽和は（１０
） 見られず、安定なレーザ発振が得られた。
密度を７ Ｘ １０１８Ａ、第４の半導体層（１３）の
キャリア密度を２Ｘ１０１７／ｃｄ、第１の半導体層（
３）のキャリヤ密度をＩ Ｘ １０１８／（！Ｉ１１
、厚さを１．８μｍ、第２の半導体層（４）のキャリヤ
密度を２ Ｘ １０’シー、厚さを０．７μｍ、第３の
半導体／＃ （９）のキャリア密度を８ Ｘ １０”７
ｍとし、活性層（７）の幅を２μｍとしたものを作成し
た。このものを周囲温度（外気温度）を種々変化させ−
Ｃ１電流−レーデ出力特性を測定したところ、周囲温度
８０℃に到るまで電流−レーデ出力特性の飽和は（１０
） 見られず、安定なレーザ発振が得られた。
また、上記条件のもとに第４図に示した電気的等価回路
に基づいて計算すると、活性領域（７）を流れる電流工
ｎが１００ｍＡのとき、漏れ電流■２けｌ ＱｒｎＡ程
度でほとんど発振特性に影響がないことが判りこの結果
は上記実験結果さも良く一致しているものである。
に基づいて計算すると、活性領域（７）を流れる電流工
ｎが１００ｍＡのとき、漏れ電流■２けｌ ＱｒｎＡ程
度でほとんど発振特性に影響がないことが判りこの結果
は上記実験結果さも良く一致しているものである。
さらに、発明者らは第６図に示す構造の半導体レーザ装
置を櫨々作成し検討を加えた結果、一般に良く使われる
第２の半導体層（４）の厚さを０．５μｍ、第１の半導
体／−（３）の厚さを１５μｍ程度とし、第２の半導体
ノー（４）のキャリア密度を２ Ｘ １０１８／ｍ、第
３の半導体層（９）のキャリア密度を８ＸＩＯ１７／、
ｍとすると、第１の半導体層（３）のキャリア慴度を５
Ｘ １０１７／ｃｄ以上とし、第４の半導体層（１３
）のキャリア密度を５ Ｘ １０１７／ｃｄ 未満と
すれば、大きな漏れ電流は流れず、電流−レーデ出力特
性の飽和は見られなかった。
置を櫨々作成し検討を加えた結果、一般に良く使われる
第２の半導体層（４）の厚さを０．５μｍ、第１の半導
体／−（３）の厚さを１５μｍ程度とし、第２の半導体
ノー（４）のキャリア密度を２ Ｘ １０１８／ｍ、第
３の半導体層（９）のキャリア密度を８ＸＩＯ１７／、
ｍとすると、第１の半導体層（３）のキャリア慴度を５
Ｘ １０１７／ｃｄ以上とし、第４の半導体層（１３
）のキャリア密度を５ Ｘ １０１７／ｃｄ 未満と
すれば、大きな漏れ電流は流れず、電流−レーデ出力特
性の飽和は見られなかった。
第７図はこの発明の他の実施例を示すものであり、第２
図に示した従来のＢＨ型増生導レしザ装（１１） 置において、半導体基板（１）と第１の半導体層（３）
との間に、この第１の半導体１ｉｉｉ （３）のキャリ
ヤ密度よりキャリヤ密度が低い第１１１Ｆ電型の第４の
半導体層（１３）を形成したものである。
図に示した従来のＢＨ型増生導レしザ装（１１） 置において、半導体基板（１）と第１の半導体層（３）
との間に、この第１の半導体１ｉｉｉ （３）のキャリ
ヤ密度よりキャリヤ密度が低い第１１１Ｆ電型の第４の
半導体層（１３）を形成したものである。
このものにおいても、第６図で示した−に記実施例のも
のと同様に、高温においても安定な１／−ザ発振が得ら
れるものであ′つた。
のと同様に、高温においても安定な１／−ザ発振が得ら
れるものであ′つた。
なお、上記実施例では、半導体基板（１）および第１〜
第６の半導体層（２） （４） （９） （１３） （
６） （１１）にＩｎＰを、活性層（７）に工ｎＧａＡ
ｓＰを材料として用いた場合について述べたが、これら
に限られるものでｉｄ：なく、その他のｌ１ｌ−Ｖ族化
合物を材料に用いた半導体レーザ装置においても同様な
効果を奏するものである。
第６の半導体層（２） （４） （９） （１３） （
６） （１１）にＩｎＰを、活性層（７）に工ｎＧａＡ
ｓＰを材料として用いた場合について述べたが、これら
に限られるものでｉｄ：なく、その他のｌ１ｌ−Ｖ族化
合物を材料に用いた半導体レーザ装置においても同様な
効果を奏するものである。
この発１−ＩＩＸＩｌ＃ｉ以上に述べ／ヒように、狭い
活性領域を有する半導体装置において、第１導電型の半
導体基板と活性領域が接する第２導電型の第１の半導体
Ｉ−との間に、ギヤリヤ密度が第１の半導体１−のキャ
リヤ密度より低い第１導電型の第４の半導体層を形成し
たので、高温においても安定な１ノー（１２） ザ発振が得られるという効果を有するものである。
活性領域を有する半導体装置において、第１導電型の半
導体基板と活性領域が接する第２導電型の第１の半導体
Ｉ−との間に、ギヤリヤ密度が第１の半導体１−のキャ
リヤ密度より低い第１導電型の第４の半導体層を形成し
たので、高温においても安定な１ノー（１２） ザ発振が得られるという効果を有するものである。
第１図は従来のＢＣ型半導体レーデ装置を示す模式的断
面図、第２図は従来のＢＨ型半導体レーザ装置を示す模
式的断面図、第３図は第１図および第２図に示したもの
のさらに模式的に示した図、第４図は第３図に示す構造
の電気的等価回路図、第５図は第１図および第２図に示
したものの電流−レーザ出力特性を相対的に示した図、
第６図はこの発明の一実施例を示す模式的断面図、第７
図はこの発明の他の実施例を示す模式的断面図である。 図において、（１）は半導体基板、（３）は第１の半導
体層、（４）は第２の半導体層、（７）は活性層、（９
）は第３の半導体層、（１３）は第４の半導体層である
。 なお、各図中同一符号は同−又は相当部分を示す。 代 理 人 葛 野 信 −（１３） 第１図 第２図 第３図 第４図 第５図 第６図 第７図 第１頁の続き ■発 明 者 榊原端 伊丹市瑞原４丁目１番地三菱電 機株式会社エル・ニス・アイ研 究所内 Ｑ多発 明 者 須崎法 伊丹市瑞原４丁目１番地三菱電 機株式会社エル・ニス・アイ研 究所内 手続補正書（自発） ２、発明の名称 半導体レーザ装置 ３、補正をする者 代表者片由仁へ部 ４、代理人 ５、 ？ｔｆｆ正の対象 明細書の特許請求の範囲の欄及び発明の詳細な説明の欄
。 ６、 補正の内容 （１）明細書の特許請求の範囲を別紙のとおり１圧する
。 （２）明細書中箱７頁第８行に「他領」とあるのを「酷
似」と訂正する。 （３）同第１１頁第４行に［漏れ電流ＩｒＪとあるのを
［無効電流ＴｓＪと訂正する。 （４）同第１１頁第１６行に「漏れ電流」とあるのを「
無効電流」と訂正する。 以上 特許請求の範囲 （１）第１導翫型の半導体基板、この半導体基板」−に
形成さ口た第２導電型の第１の半導体層、この第１の半
導体層の側面の一部に接して形成さｎ１帯且帯幅の相対
的に狭い第１または第２導電型の半導体層からなる活性
層、上記第１の半導体層上に形成さした第１導電型の第
２の半導体層、一部が上記第１の半導体層の側面の一部
及び第２半導体層の側面と接し、少なくとも上記活性層
上に形成された第８の半導体層を具備した半導体レーザ
装置において、上記半導体基板と第１の半導体層との間
に、上記第１の半導体層のキャリア密度より低いキャリ
ヤ密度を有した第１導電型の第４の半導体層を形成した
ことを特徴とする半導体レーザ装置。 （２）活性層は、第１の半導体層と第２半導体層を貫通
する溝中に形成されたことを特徴とする特許請求の範囲
第１項記載の半導体レーザ装置。 （３）第１および第２の半導体層は、半導体基板上に形
成さ口た活性層を両側から挾むように形成されたことを
特徴とする特許請求の範囲第１項記載の半導体レーザ装
置。 （４）半導体基板をｎ−ＩｎＰ１第２および第４の半導
体層をｎ ＩｎＰｓ第１および第８の半導体層をＰ−
ＩｎＰ、活性層をｎまたはＰ −１ｎＧａＡｓＰとした
ことを特徴とする特許請求の範囲第１項ないし第８項の
いずｎかに記載の半導体レーザ装置。 （５）第１の半導体層のキャリア密度を５Ｘ １０”／
ＣＡ以上とし、第４の半導体層のキャリア密度を５Ｘ１
ｏ１７／ｃ−未満としたことを特徴とする特許請求の範
囲第１項ないし第４項のいずれかに記載の半導体レーザ
装置。
面図、第２図は従来のＢＨ型半導体レーザ装置を示す模
式的断面図、第３図は第１図および第２図に示したもの
のさらに模式的に示した図、第４図は第３図に示す構造
の電気的等価回路図、第５図は第１図および第２図に示
したものの電流−レーザ出力特性を相対的に示した図、
第６図はこの発明の一実施例を示す模式的断面図、第７
図はこの発明の他の実施例を示す模式的断面図である。 図において、（１）は半導体基板、（３）は第１の半導
体層、（４）は第２の半導体層、（７）は活性層、（９
）は第３の半導体層、（１３）は第４の半導体層である
。 なお、各図中同一符号は同−又は相当部分を示す。 代 理 人 葛 野 信 −（１３） 第１図 第２図 第３図 第４図 第５図 第６図 第７図 第１頁の続き ■発 明 者 榊原端 伊丹市瑞原４丁目１番地三菱電 機株式会社エル・ニス・アイ研 究所内 Ｑ多発 明 者 須崎法 伊丹市瑞原４丁目１番地三菱電 機株式会社エル・ニス・アイ研 究所内 手続補正書（自発） ２、発明の名称 半導体レーザ装置 ３、補正をする者 代表者片由仁へ部 ４、代理人 ５、 ？ｔｆｆ正の対象 明細書の特許請求の範囲の欄及び発明の詳細な説明の欄
。 ６、 補正の内容 （１）明細書の特許請求の範囲を別紙のとおり１圧する
。 （２）明細書中箱７頁第８行に「他領」とあるのを「酷
似」と訂正する。 （３）同第１１頁第４行に［漏れ電流ＩｒＪとあるのを
［無効電流ＴｓＪと訂正する。 （４）同第１１頁第１６行に「漏れ電流」とあるのを「
無効電流」と訂正する。 以上 特許請求の範囲 （１）第１導翫型の半導体基板、この半導体基板」−に
形成さ口た第２導電型の第１の半導体層、この第１の半
導体層の側面の一部に接して形成さｎ１帯且帯幅の相対
的に狭い第１または第２導電型の半導体層からなる活性
層、上記第１の半導体層上に形成さした第１導電型の第
２の半導体層、一部が上記第１の半導体層の側面の一部
及び第２半導体層の側面と接し、少なくとも上記活性層
上に形成された第８の半導体層を具備した半導体レーザ
装置において、上記半導体基板と第１の半導体層との間
に、上記第１の半導体層のキャリア密度より低いキャリ
ヤ密度を有した第１導電型の第４の半導体層を形成した
ことを特徴とする半導体レーザ装置。 （２）活性層は、第１の半導体層と第２半導体層を貫通
する溝中に形成されたことを特徴とする特許請求の範囲
第１項記載の半導体レーザ装置。 （３）第１および第２の半導体層は、半導体基板上に形
成さ口た活性層を両側から挾むように形成されたことを
特徴とする特許請求の範囲第１項記載の半導体レーザ装
置。 （４）半導体基板をｎ−ＩｎＰ１第２および第４の半導
体層をｎ ＩｎＰｓ第１および第８の半導体層をＰ−
ＩｎＰ、活性層をｎまたはＰ −１ｎＧａＡｓＰとした
ことを特徴とする特許請求の範囲第１項ないし第８項の
いずｎかに記載の半導体レーザ装置。 （５）第１の半導体層のキャリア密度を５Ｘ １０”／
ＣＡ以上とし、第４の半導体層のキャリア密度を５Ｘ１
ｏ１７／ｃ−未満としたことを特徴とする特許請求の範
囲第１項ないし第４項のいずれかに記載の半導体レーザ
装置。
Claims (5)
- （１）第１導電型の半導体基板、この半導体基板上に形
成された第２＃Ｉ電型の第１の半導体層、この第１の半
導体層の側面の一部に接して形成され、帯 帯幅の相対
的に狭い第１または第２導電型の半導体層からなる活性
層、上記第１の半導体ノー上に形成された第１導電型の
第２の半導体層、一部が上記第１の半導体層の側面の一
部及び第２半導体層の側面と接し、少なくとも上記活性
層上に形成された第３の半導体層を具備した半導体レー
ザ装置において、上記半導体基板と第１の半導体層との
間に、上記第１の半導体層のキャリア密度より低いキャ
リヤ密度を有した第１導電型の第４の半導体層を形成し
たことを特徴とする半導体レーザ装置。 - （２）活性層は、第１の半導体層と第２半導体層を貫通
する溝中に形成されたことを特徴とする特許請求の範囲
第１項記載の半導体ンーデ装置。 - （３）第１および第２の半導体層は、半導体基板上に形
成された活性層を両側から挾むように形成されたことを
特徴とする特許請求の範囲第１項記載の半導体レーザ装
置。 - （４）半導体基板をｎ−Ｉｎｆ’、第２お上び好４の半
導体層をｎ −ＩｎＰ、第１および第３の半導体層をＰ
−■ｎＰ１活性層をｎまたけＰ −１ｎＧａＡｓＰとし
たことを特徴とする特許請求の範囲第１項ないし第３項
のいずれかに記載の半導体レーザ装置。 - （５）第１の半導体層のキャリア密度を５Ｘ１０１７〜
以上とし、第４の半導体層のキャリア密度を５×１０１
７／７未満としたことを特徴とする特許請求の範囲第１
項ないし第４項のいずれかに記載の半導体レーデ装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57108201A JPS58223395A (ja) | 1982-06-21 | 1982-06-21 | 半導体レ−ザ装置 |
| DE19833322264 DE3322264A1 (de) | 1982-06-21 | 1983-06-21 | Halbleiterlaser |
| US06/506,261 US4561096A (en) | 1982-06-21 | 1983-06-21 | Buried semiconductor laser avoiding thyristor action |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57108201A JPS58223395A (ja) | 1982-06-21 | 1982-06-21 | 半導体レ−ザ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58223395A true JPS58223395A (ja) | 1983-12-24 |
| JPS6349919B2 JPS6349919B2 (ja) | 1988-10-06 |
Family
ID=14478578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57108201A Granted JPS58223395A (ja) | 1982-06-21 | 1982-06-21 | 半導体レ−ザ装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4561096A (ja) |
| JP (1) | JPS58223395A (ja) |
| DE (1) | DE3322264A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61274385A (ja) * | 1985-05-29 | 1986-12-04 | Fujitsu Ltd | 埋込型半導体レ−ザ |
| US6589806B2 (en) | 1998-06-16 | 2003-07-08 | Nec Electronics Corporation | Method of fabricating semiconductor laser for preventing turn-on of pnpn thyrister |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6080292A (ja) * | 1983-10-07 | 1985-05-08 | Matsushita Electric Ind Co Ltd | 半導体レ−ザ |
| DE3732822A1 (de) * | 1987-09-29 | 1989-04-06 | Siemens Ag | Laserdiode mit indexfuehrung, insbesondere laserdioden-array mit wellenleiterstruktur |
| JPH0548210A (ja) * | 1991-08-09 | 1993-02-26 | Mitsubishi Electric Corp | 半導体レーザ装置 |
| US6154477A (en) * | 1997-05-13 | 2000-11-28 | Berkeley Research Associates, Inc. | On-board laser-triggered multi-layer semiconductor power switch |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5645089A (en) * | 1979-09-20 | 1981-04-24 | Nec Corp | Semiconductor laser |
-
1982
- 1982-06-21 JP JP57108201A patent/JPS58223395A/ja active Granted
-
1983
- 1983-06-21 US US06/506,261 patent/US4561096A/en not_active Expired - Fee Related
- 1983-06-21 DE DE19833322264 patent/DE3322264A1/de active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61274385A (ja) * | 1985-05-29 | 1986-12-04 | Fujitsu Ltd | 埋込型半導体レ−ザ |
| US6589806B2 (en) | 1998-06-16 | 2003-07-08 | Nec Electronics Corporation | Method of fabricating semiconductor laser for preventing turn-on of pnpn thyrister |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6349919B2 (ja) | 1988-10-06 |
| US4561096A (en) | 1985-12-24 |
| DE3322264C2 (ja) | 1988-03-10 |
| DE3322264A1 (de) | 1983-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4799227A (en) | Semiconductor laser device having a buried heterostructure | |
| US4183038A (en) | Semiconductor laser device | |
| JPS58223395A (ja) | 半導体レ−ザ装置 | |
| KR970030899A (ko) | 반도체 장치 | |
| KR960015941A (ko) | 반도체 장치 | |
| JPS61230388A (ja) | 埋込型半導体レ−ザ | |
| JPS6174388A (ja) | 半導体レ−ザ装置の製造方法 | |
| Yoshitomi et al. | Lasing characteristics of 1.3-µm npn-AlGaInAs transistor-laser with narrower-bandgap p-GaInAsP base layer on semi-insulating InP substrate | |
| JP2009088016A (ja) | 半導体レーザ素子 | |
| JPH0276262A (ja) | 半導体装置 | |
| JPS5624995A (en) | Manufacture of semiconductor laser | |
| JPH06140711A (ja) | 半導体レーザ及びその製造方法 | |
| JPH0436598B2 (ja) | ||
| JPS57198687A (en) | Semiconductor light emitting element | |
| JPS62259490A (ja) | 埋め込みヘテロ構造半導体レ−ザ | |
| JPS60136279A (ja) | 埋め込み型半導体レ−ザ−の製造方法 | |
| JPS6346789A (ja) | 高抵抗埋め込み型半導体レ−ザ | |
| JPH01171288A (ja) | 埋め込み形半導体レーザ | |
| JPS63142884A (ja) | 半導体レ−ザ装置 | |
| JPH07326727A (ja) | 共鳴トンネル素子 | |
| JPH05291692A (ja) | 半導体レ―ザ | |
| JPH0482074B2 (ja) | ||
| JPS57198688A (en) | Semiconductor light emitting element | |
| JPS61135181A (ja) | 半導体発光装置 | |
| JPH01187993A (ja) | 半導体発光装置 |