JPS5821978B2 - 多階調記録装置 - Google Patents

Description

【発明の詳細な説明】 ノ 本発明はファクシミリ受信機あるいはデータ出力機
器等において、複数画素同時記録方式を用いた簡単な回
路構成の多階調記録装置を実現することを目的とする。

従来、プアクシミリ受信機あるいはデータ出力１機器等
の記録装置においては、より高速度で記録させるために
複数個の画素を同時に記録するよう構成されたものが多
い。

例えば一列に多数の画素再現素子を配夕１ルたいわゆる
一列並置多針電極を用い、横方向の全画素あるいは全画
素を数分割しνたものを同時記録できるよう構成された
ものが知られている。

しかしファクシミリ受信機あるいはデータ出力機器等の
記録装置では、通常、全画素に対応してその濃淡情報は
時間的に順次直列的信号形態で回；線などを通して与え
られる。

このため同時記録すべき濃淡情報は一時記憶する必要が
あり、通常多階調の濃淡情報を記憶し同時記録させるの
は回路構成上実現不可能とされ、一般には容易に実現で
きる二値記録方式が用いられてきた。

； 一般に電気エネルギーを濃度に変換する記録装置に
おいては電気エネルギーを変化させることにより多階調
を再現しており、電気エネルギーすなわち電力量を変化
させる要因は電圧または電流と印加時間に大別できる。

感熱記録を例にとって説明すれば、発熱抵抗体より形成
される画素再現素子に通電する際発生するジュール熱に
より記録媒体に熱記録要因を与えて発色を促す。

この発色の濃淡は与えられた熱エネルギーすなわち電力
量に依存し、電力量が大きければ濃く、小さければ淡く
発色する。

従って通電時間が一定であれば、電圧・電流が太きけれ
ば濃く、あるいは電圧・電流が一定ならば、その通電時
間が長ければ濃く発色する。

本発明は階調情報信号により通電時間を変化させ、階調
情報信号に対応した濃度を得る記録装置を提供するもの
である。

以下本発明の詳細について図面とともに説明する。

第１図において、１はアナログ階調信号６の振幅をパル
ス幅に変換するパルス幅変調回路であり、７はそのクロ
ック入力である。

２１〜２ｍは所要階調数に応じたビット数を持ちデータ
転送機能とタイマー機能を具備し記録素子４１〜４ｍに
１対１で対応するシフトレジスタである。

８および９はシフトレジスタ２□〜２ｍのクロックであ
り、それぞれデータ転送動作およびタイマー動作に対応
し、スイッチ５により切換えられる。

これらのシフトレジスタ２１〜２ｍは縦続接続され、パ
ルス変調回路１からの変調出力を入力とするシフトレジ
スタ群２を構成している。

３はシフトレジスタ２１〜２ｍの出力信号によりそれぞ
れ対応する記録素子４１〜４ｍを駆動するドライバー回
路である０１０はその動作を制御する信号で、スイッチ
５の動作に対応しシフトレジスタ２１〜２ｍがタイマー
動作時のみその出力信号により記録素子４１〜４ｍを駆
動する。

次にこの記録装置の動作説明を行う。

パルス幅変調回路１はアナログ階調信号６の振幅をパル
ス幅としてリニアに変換する回路で、そのクロック信号
７の周期は通常１画素の時間幅とする。

第２図はこの動作を簡単に図示したもので、各画素に対
応するアナログ階調信号６の振幅とパルス幅変調された
出力の関係を示している。

このパルス幅に変換された各画素の階調情報をそれぞれ
の画素に対応したｌビットのシフトレジスタ２１〜２ｍ
にに転送する。

つまり１画素分の時間幅の１７ ｅ倍の周期のクロック
８によりパルス幅変調出力をサンプリンブレ、１画素当
りｌビットの階調信号に変換された情報をシフトレジス
タ２、〜２ｍにより転送・記憶する。

当然ｌは大きい程階調情報を忠実に転送することができ
る。

第３図はシフトレジスタ２１〜２ｍのビット数ｌを３２
ビツトとした場合において、第２図の画素ａ −ｅに対
応するシフトレジスタＡ−Ｅの各ビットの転送された内
容を示したものである０各画素の階調情報をそれに対応
したシフトレジスタに転送し終ると、シフトレジスタ群
２のクロックを印字に必要な記録時間幅全体の７倍の周
期のり田ツク９にスイッチ５により切換えると同時に制
御信号１０によりドライバ回路３を動作状態とする０こ
れによりシフトレジスタ２、〜２ｍの階調情報は順次読
み出され対応する画素再現素子の電力印加時間を制御す
ることができる０つまりシフトレジスタ２、〜２ｍを通
電時間を制御するタイマーとして動作させるのである。

これらの動作を操り返すことにより多階記録を実現でき
る。

なお第４図はこの総合的なタイムキャートである。

この装置においては１個のシフトレジスタに２つの機能
を効果的に持たせたため回路構成が簡単でかつ充分な階
調性を有する高速度記録を容易に実現できる。

なおこの記録装置は上記した感熱記録法に限定されるも
のではなく印加時間幅により濃度が変化する記録法に全
て利用できるものである。

また各記録法において、電気エネルギーと発色の階調が
正比例関係にない場合は、上記パルス幅変調回路の前に
その補正回路を追加することにより簡単に解決すること
ができる０ 次に感熱記録素子におけるｍＸｎのマトリクス構成の例
について説明する。

なお説明を簡単にするため第１図と共通する部分には共
通の番号を付す。

第５図において１２は画素再現素子である発熱抵抗体で
あり１３は各発熱抵抗体間を電気的に分離する分離ダイ
オードである。

このｍとｎの端子によりｍＸｎ個の各記録素子をそれぞ
れ独立に指定することができる。

この記録素子を用いｍ画素ずつ同時通電する一般的な記
録装置のブロック図を第６図に示す。

第５図において１４は第４図に示す記録素子であり、１
７は１本の入力とｍ本の出力を持つ直並列変換回路で順
次直列に入力される画素信号１９をｍ画素分記憶し同時
出力する機能を持つ。

１５はこの直並列変換回路１７の出力により記録素子１
４を駆動するドライバ回路である。

１８は直並回路１７のｍ画素出力に対応する画素ブロッ
クを指定するブロック選択回路で、ブロック選択信号２
０により順次ブロック選択を行う。

１６はブロック選択回路１８により選択されたブロック
を駆動するドライバ回路を示す。

これらの回路によりｍ画素ずつ順次ｎブロック記録する
ことにより一列の全画素を再現することができる。

このようなｍＸｎのマトリクス構成とした記録素子を用
い、順次直列的画素信号を入力としｍ画素同時通電する
記録法において、特に有効な多階調記録装置を提供する
本発明について説明する。

第６図のブロック図に示す直並列回路１７の具体的回路
構成を第７図に示す。

第７図の回路構成は基本的には第１図に示す回路と同じ
であるが、第１図のシフトレジスタ群２を２列設けたこ
とを特徴としている。

次にこの回路の動作を説明する。

順次直列的アナログ階調信号６の振幅をパルス幅変調回
路１によりパルス幅に変換された情報をｍ画素分ずつ交
互に２列のシフトレジスタ２ａ 、２ｂに転送する。

すなわち先ずシフトレジスタ群２ａにデータ転送用クロ
ック８によりｍ画素の階調情報を転送し、転送完了と同
時にスイッチ５ａによりタイマー用クロックに切換スイ
ッチ２０により階調情報をドライバ回路に出力する。

シフトレジスタ群２ａがタイマー動作中に次のｍ画素の
階調情報をデータ転送用クロック８によりシフトレジス
タ２ｂに転送する。

この動作を繰り返えし行うことによりｍＸｎ画素の階調
を再現する。

ここでシフトレジスタ２ａ 、２ｂのクロック切換スイ
ッチ５ａ、５ｂおよび出力選択スイッチ２０の切換えは
同時に行われる。

第８図はこれらの動作を示すタイムチャートである。

このように連続的アナログ階調信号を２列のシフトレジ
スタ群を用い、各画素ブロック毎に交互にデータ転送動
作およびタイマー動作に切換えることが可能になる。

第９図は第７図と機能的にはほぼ同じであるがより回路
構成を簡単化し、かつ合理的な動作をさせたものとなっ
ている。

第１図および第７図と共通する部分には同一番号を付す
０この装置は入力信号速度に比し印字速度が遅い場合に
適したものであり、入力信号速度に比較し１／４の印字
速度のものが可能である０第９図におけるシフトレジス
タ群２Ｃｔ〜２Ｃ４は第１図のシフトレジスタ群２と同
じ機能を持たせである０つまりデータ転送機能とタイマ
ー機能である。

第８図ではｍ画素分の時間の４分の３をタイマー動作と
し残り４分の１をデータ転送動作となるように構成しで
ある。

こうすることによりシフトレジスタ群２Ｃｔ〜２Ｃ４が
タイマー動作時に連続的に入力される階調画素情報を一
時記憶しなければならない。

この情報を記憶するのがシフトレジスタ２ｄ１〜２ｄａ
である。

第１図と共通する素子には共通の番号を付す。

これらの動作を順次説明する。

先ずアナログ階調信号６をパルス幅変調回路１によりパ
ルス幅に変換された情報をシフトレジスタ２ｄ１〜２ｄ
３に転送し記憶させる。

このときシフトレジスタ群２Ｃｔ〜２Ｃ４はタイマー動
作中であり、ｍ画素分の時間の４分の３が経過すると同
時にスイッチ５Ｃによりデータ転送用クロック８に切換
えデータ転送動作とする。

シフトレジスタ２ｄ１〜２ｄ３に記憶され階調画素信号
を各画素に対応するシフトレジスタ群２Ｃ２〜２Ｃ４に
転送すると同時にパルス幅変調回路１からの情報を直接
シフトレジスタ群２Ｃ１に転送する。

こうすることによりｍ画素の４分の１の時間でｍ画素す
べての情報をシフトレジスタ群２Ｃ１〜２Ｃ４に転送す
ることができる。

データ転送完了と同時にスイッチ５Ｃによりタイマ一月
クロク９に切換えこの情報をドライバ回路３に出力する
。

このときスイッチ５に同期させて共通ブロック端子１１
を駆動し、かつ前記、タイマー動作時に出力されるシフ
トレジスタ群２Ｃ１〜２Ｃ４の情報により記録素子を駆
動することができる。

この動作を繰り返し行うことにより効率的な多階調記録
を実現できる。

第９図のシフトレジスタ２ｄ１〜２ｄ３のビット数はシ
フトレジスタ群２Ｃ１〜２Ｃ４のそれぞれの総ビット数
に等しくなるよう設定する。

第９図はこれらのシフトレジスタ群のデータ転送状態を
示したものである。

以上のように本発明は簡単な回路構成で、かつこれらを
合理的に機能させることにより、十分な階調性を有し高
速度の多階調記録を実現するものである。

またアナログファクシミリの特徴を生かすために、本発
明の装置を受信機側で用いることにより、送信機側に階
調を出すため特別の信号を送出することなく、容易に階
調性を出すことができる。

またシフトレジスタ群を巧みに用いることにより入力信
号の入力速度よりも低速で画素再現素子を駆動すること
ができ、種々の記録方式に適用することがセきる。

【図面の簡単な説明】

第１図は本発明の一実施例の多階調記録装置の要部構成
図、第２図から第４図は第１図の動作説明図、第５図、
第６図および第７図は本発明の異なる実施例の要部構成
図、第８図は第７図の動作説明用タイムチャート、第９
図は本発明の異なる実施例の要部構成図、第１０図は第
９図の動作説明図である。 １・・・・・・パルス幅変調回路、２・・・・・・シフ
トレジスタ群、３・・・・・・ドライバー回路、４・・
・・・・記録素子群、５・・・・・・切換スイッチ、６
・・・・・・マナログ階調信号、７・・・・・・クロッ
ク信号、８・・・・・・データ転送用クロック信号、９
・・・・・・タイマー用クロック信号。

Claims (1)

1. 【特許請求の範囲】 １ アナログ記録情報入力をその振幅に応じたパルス幅
   に変換するパルス幅変調回路と、前記パルス幅変調回路
   の出力を入力とし、所要階調数に応じたビット数を持ち
   データ転送機能とタイマー機能を具備し画素再現素子に
   対応するシフトレジスタを縦続接続した２列のシフトレ
   ジスタ群とを備え、上記シフトレジスタ群を交互にデー
   タ転送動作およびタイマー動作に切換え、前記パルス幅
   変調回路の出力を印加するときはデータ転送機能とし、
   前記シフトレジスタ群に直列に書込み、前記記憶された
   信号を前記画素再現素子に印加するときはタイマー機能
   として前記シフトレジスタ群から前記再現素子ごとに並
   列に出力することを特徴とする多階調記録装置。 ２ アナログ記録情報入力をその振幅に応じたパルス幅
   に変換するパルス幅変調回路と、このパルス幅変調回路
   の出力が直列に入力される第１のシフトレジスタと、こ
   の第１のシフトレジスタの出力が並列に入力される第２
   のシフトレジスタとを備え、この第２のシフトレジスタ
   の蓄積データが画素再現素子ごとに並列に出力し、多階
   調記録を行なうことを特徴とする多階調記録装置。