JPS5821234Y2 - Tongue anti-multi vibrator - Google Patents
Tongue anti-multi vibratorInfo
- Publication number
- JPS5821234Y2 JPS5821234Y2 JP1975018169U JP1816975U JPS5821234Y2 JP S5821234 Y2 JPS5821234 Y2 JP S5821234Y2 JP 1975018169 U JP1975018169 U JP 1975018169U JP 1816975 U JP1816975 U JP 1816975U JP S5821234 Y2 JPS5821234 Y2 JP S5821234Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- capacitor
- resistor
- base
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【考案の詳細な説明】
本考案は単安定マルチバイブレークに関し、特に集積回
路化した場合でも外付部分を少なくして安定にし、而も
回路構成を簡単にしたものである。[Detailed Description of the Invention] The present invention relates to a monostable multi-bi-break, and in particular, even when it is integrated into an integrated circuit, it is stabilized by reducing external parts, and the circuit configuration is simplified.
以下第１図及び第２図を参照しながら本考案による単安
定マルチバイブレータの一実施例につき説明しよう。Hereinafter, an embodiment of the monostable multivibrator according to the present invention will be described with reference to FIGS. 1 and 2.
第１図に於て１はスイッチング素子例えばｎｐｎ形トラ
ンジスタを示し、このトランジスタ１のベースには入力
端子２より第２図Ａに示す様なこのトランジスタ１のス
レッシュホルド電圧よりも高い電圧を有するトリガパル
ス信号が供給され、このトリガパルス信号がベースに供
給されたときこのトランジスタ１はオンとなる。In FIG. 1, reference numeral 1 indicates a switching element such as an npn transistor, and the base of this transistor 1 is connected to an input terminal 2 with a trigger having a voltage higher than the threshold voltage of this transistor 1 as shown in FIG. 2A. A pulse signal is supplied, and when this trigger pulse signal is supplied to the base, this transistor 1 is turned on.
このトランジスタ１のコレクタを抵抗器３の一端に接続
し、このトランジスタ１のエミッタを接地する、又、抵
抗器３の他端をダイオード４のカソードに接続し、この
ダイオード４のアノードを抵抗器５の一端に接続すると
共にコンデンサ６の一端に接続する。The collector of this transistor 1 is connected to one end of a resistor 3, the emitter of this transistor 1 is grounded, the other end of the resistor 3 is connected to the cathode of a diode 4, and the anode of this diode 4 is connected to a resistor 5. It is connected to one end of the capacitor 6 and also to one end of the capacitor 6.
抵抗器５の他端を正の電圧を供給する電源端子７に接続
し、コンデンサ６の他端を接地する。The other end of the resistor 5 is connected to a power supply terminal 7 that supplies a positive voltage, and the other end of the capacitor 6 is grounded.
この場合コンデンサ６は外付けとなり、抵抗器３とこの
コンデンサ６とで、又抵抗器５とこのコンデンサ６とで
夫々時定数回路を構成し、ここで抵抗器３の抵抗値を抵
抗器５の抵抗値よりも充分小さく選定する。In this case, the capacitor 6 is externally connected, and the resistor 3 and this capacitor 6 constitute a time constant circuit, and the resistor 5 and this capacitor 6 constitute a time constant circuit, and here the resistance value of the resistor 3 is set to the value of the resistor 5. Select a value sufficiently smaller than the resistance value.
即ち抵抗器３とコンデンサ６とで構成する時定数回路の
時定数を抵抗器５とコンデンサ６とで構成する時定数回
路の時定数よりも充分小さく設定する。That is, the time constant of the time constant circuit composed of resistor 3 and capacitor 6 is set to be sufficiently smaller than the time constant of the time constant circuit composed of resistor 5 and capacitor 6.
又抵抗器５の抵抗値を得よう去する時定数即ち得ようと
するパルス巾に応じて選定する。Further, the resistance value of the resistor 5 is selected depending on the time constant for obtaining and removing the resistor, that is, the pulse width to be obtained.
更にダイオード４のアノードをｎｐｎ形トランジスタ９
のベースに接続し、このトランジスタ９のコレクタを叩
ｎ形トランジスタ１０のベースに接続すると共に抵抗器
１１を介して電源端子７に接続する。Furthermore, the anode of the diode 4 is connected to an npn transistor 9.
The collector of this transistor 9 is connected to the base of an N-type transistor 10 and is also connected to the power supply terminal 7 via a resistor 11.
トランジスタ１０のコレクタを電源端子７に接続し、こ
のトランジスタ１０のベースを抵抗器１２を介して接地
する。The collector of transistor 10 is connected to power supply terminal 7, and the base of transistor 10 is grounded via resistor 12.
又、トランジスタ９及び１０の各々のエミッタを互いに
接続し、この接続点を定電流回路を構成する抵抗器１３
を介して接地する。Further, the emitters of the transistors 9 and 10 are connected to each other, and this connection point is connected to a resistor 13 constituting a constant current circuit.
Ground through.
２等トランジスタ９及び１０はシュミット回路８を構成
し、この為トランジスタ９がオンのときトランジスタ１
０はオフとなり、又、トランジスタ９がオフのときトラ
ンジスタ１０はオンとなる。Second class transistors 9 and 10 form a Schmitt circuit 8, so that when transistor 9 is on, transistor 1
0 is off, and when transistor 9 is off, transistor 10 is on.
一方、トランジスタ１０めベースをｎｐｎ形トランジス
タ１４のベースに接続し、このトランジスタ１４のコレ
クタを電源端子７に接続する。On the other hand, the base of transistor 10 is connected to the base of npn type transistor 14, and the collector of this transistor 14 is connected to power supply terminal 7.
このトランジスタ１４のエミッタを抵抗器３の他端に接
続すると共にダイオード４のカソードに接続する。The emitter of this transistor 14 is connected to the other end of the resistor 3 and also to the cathode of the diode 4.
又、この単安定マルチバイブレータの出力端子１５を例
えばトランジスタ９のコレクタより導出する。Further, the output terminal 15 of this monostable multivibrator is led out from the collector of the transistor 9, for example.
本考案による単安定マルチバイブレークの一実施例は斯
くの如く構成されているので、トランジスタ１のベース
に入力端子２より第２図Ａに示す様なパルス信号が供給
されると、このトランジスタ１のベース電圧はスレッシ
ュホルド電圧よりも高くなり、このトランジスタ１はオ
ンとなる、この為ダイオード４のカソード側の電位がア
ノード側の電位よりも低下してこのダイオード４は順バ
イアスされ、このダイオード４はオンとなる。An embodiment of the monostable multi-bibreak according to the present invention is constructed as described above, so that when a pulse signal as shown in FIG. 2A is supplied to the base of transistor 1 from input terminal 2, this transistor 1 The base voltage becomes higher than the threshold voltage, and this transistor 1 is turned on. Therefore, the potential on the cathode side of the diode 4 becomes lower than the potential on the anode side, and this diode 4 becomes forward biased. Turns on.
従ってコンデンサ６はこのダイオード４と抵抗器３とト
ランジスタ１との直列回路を介して放電し、而もこの場
合抵抗器３とコンデンサ６との時定数回路の時定数によ
りこのコンデンサ６は比較的短時間で放電する為、この
コンデンサ６の両端電圧は第２図Ｂの曲線ａの如く立ち
下がる。Therefore, the capacitor 6 is discharged through the series circuit of the diode 4, the resistor 3, and the transistor 1, and in this case, due to the time constant of the time constant circuit of the resistor 3 and the capacitor 6, the capacitor 6 is relatively short. Since the capacitor 6 is discharged over time, the voltage across the capacitor 6 falls as shown by curve a in FIG. 2B.
このとき、シュミット回路８を構成するトランジスタ９
のベース電圧も低下する為、このトランジスタ９はオフ
となり、抵抗器１１の端子間の電圧降下は減少するので
、トランジスタ１０のベース電圧は高くなって第２図Ｃ
のｂ点まで上昇し、このトランジスタ１０はオンとなる
。At this time, the transistor 9 constituting the Schmitt circuit 8
Since the base voltage of the transistor 10 also decreases, this transistor 9 is turned off, and the voltage drop across the terminals of the resistor 11 decreases, so the base voltage of the transistor 10 increases and becomes as shown in FIG.
, and this transistor 10 is turned on.
この場合抵抗器３の抵抗値を上述の如く充分小さく選定
しているので、この抵抗器３とコンデンサ６との時定数
回路の時定数は外付けとなるコンデンサ６の容量値で略
決定され、この為トランジスタ１０のベース電圧の立上
がりは安定する。In this case, since the resistance value of the resistor 3 is selected to be sufficiently small as described above, the time constant of the time constant circuit of the resistor 3 and the capacitor 6 is approximately determined by the capacitance value of the external capacitor 6. Therefore, the rise of the base voltage of the transistor 10 is stabilized.
次にコンデンサ６は抵抗器５を介して電源端子７により
充電され、而もこの場合抵抗器５とコンデンサ６との時
定数回路の時定数によりこのコンデンサ６は比較的長い
時間で充電される為、このコンデンサ６の両端電圧は第
２図Ｂの曲線Ｃの如く立ち上がる。Next, the capacitor 6 is charged by the power supply terminal 7 via the resistor 5, and in this case, the capacitor 6 is charged in a relatively long time due to the time constant of the time constant circuit of the resistor 5 and the capacitor 6. , the voltage across this capacitor 6 rises as shown by curve C in FIG. 2B.
このとき、トランジスタ９のベース電圧も上昇する為、
このトランジスタ９はオンとなり、抵抗器１１の端子間
の電圧降下は増大するので、トランジスタ１０のベース
電圧は低下して第２図Ｃのｄ点まで降下し、このトラン
ジスタ１０はオフとなる。At this time, the base voltage of transistor 9 also increases, so
This transistor 9 is turned on, and the voltage drop across the terminals of the resistor 11 increases, so that the base voltage of the transistor 10 decreases to point d in FIG. 2C, and this transistor 10 is turned off.
この後コンデンサ６は充電された状態を維持し、このコ
ンデンサ６の両端電圧は第２図Ｂの曲線ｅの如くなる。After this, the capacitor 6 remains charged, and the voltage across the capacitor 6 becomes as shown by the curve e in FIG. 2B.
但し、コンデンサ６の両端電圧に充電状態から安定状態
への移行時に生じる電圧差ｆはシュミット回路８を構成
する抵抗器の抵抗比により決定される。However, the voltage difference f that occurs between the voltages across the capacitor 6 at the time of transition from the charged state to the stable state is determined by the resistance ratio of the resistors forming the Schmitt circuit 8.
この後、更にトランジスタ１のベースニ入力端子２より
第２図Ａに示す様なパルス信号が供給されると、トラン
ジスタ１はオンとなってコンデンサ６は放電し、この第
１図に示した単安定マルチバイブレークは上述した動作
を繰り返す。After this, when a pulse signal as shown in FIG. 2A is further supplied from the base input terminal 2 of the transistor 1, the transistor 1 is turned on and the capacitor 6 is discharged. Multi-bye break repeats the operation described above.
之により出力端子１５にはトランジスタ１０のベース電
圧である例えば第２図Ｃに示す様な出力信号を得ること
ができる。As a result, an output signal such as that shown in FIG. 2C, which is the base voltage of the transistor 10, can be obtained at the output terminal 15.
而もこの出力信号のパルス巾は入力端子２に供給される
パルス信号のパルス巾の影響を受けない為、安定である
。Moreover, since the pulse width of this output signal is not affected by the pulse width of the pulse signal supplied to the input terminal 2, it is stable.
又、コンデンサ６の両端子電圧も第２図Ｂに示す如く入
力端子２に供給されるパルス信号のパルス巾の影響を受
けない。Furthermore, the voltage across both terminals of the capacitor 6 is not affected by the pulse width of the pulse signal supplied to the input terminal 2, as shown in FIG. 2B.
以上述べた如く本考案による単安定マルチバイブレーク
によれば、集積回路化した場合でも外付部品はコンデン
サ６だけで済み、この為温度やバラツキに対しても安定
である。As described above, the monostable multi-bibreak according to the present invention requires only the capacitor 6 as an external component even when it is integrated into an integrated circuit, and is therefore stable against temperature and variations.
又、スイッチング素子例えばトランジスタ１、時定数回
路及びシュミット回路８等により構成できるので、回路
構成が簡単である。Further, since it can be constructed from switching elements such as the transistor 1, a time constant circuit, a Schmitt circuit 8, etc., the circuit construction is simple.
更に又、飽和形でなく電流切換形である為、高い周波数
まで使用できるという利点もある。Furthermore, since it is not a saturation type but a current switching type, it has the advantage that it can be used up to high frequencies.
又、本例に於ては出力端子１５をトランジスタ９のコレ
クタより導出し、この出力端子１５に第２図Ｃに示す様
な出力信号を得る様にしたが、之とは別に所望の出力信
号を得る為にこの出力端子１５を所定個所より導出する
も可とする。Further, in this example, the output terminal 15 is led out from the collector of the transistor 9, and an output signal as shown in FIG. 2C is obtained at this output terminal 15. It is also possible to derive this output terminal 15 from a predetermined location in order to obtain the following.
又、本例に於てはコンデンサ６の他端を接地したが、之
とは別にこのコンデンサ６の他端を電源端子７に接続す
る様にしても充電及び放電の動作が逆転するだけで、上
述と同様の作用効果があることは容易に理解できよう。Further, in this example, the other end of the capacitor 6 is grounded, but even if the other end of the capacitor 6 is connected to the power supply terminal 7, the charging and discharging operations will only be reversed. It is easy to understand that there are effects similar to those described above.
又、第３図は本考案による単安定マルチバイブレータの
他の実施例を示し、この第３図に於て第１図に対応する
部分には同一符号を付し、詳細説明は省略する。Further, FIG. 3 shows another embodiment of the monostable multivibrator according to the present invention. In FIG. 3, parts corresponding to those in FIG. 1 are given the same reference numerals, and detailed explanation will be omitted.
この第３図では、トランジスタ１４とｎｐｎ形トランジ
スタ１６とで差動増巾器１７を構成し、之等トランジス
タ１４及び１６の各々のエミッタを互いに接続してこの
接続点を抵抗器３とダイオード４との接続中点に接続す
る。In FIG. 3, a transistor 14 and an npn transistor 16 constitute a differential amplifier 17, and the emitters of the transistors 14 and 16 are connected to each other, and this connection point is connected to a resistor 3 and a diode 4. Connect to the midpoint of the connection.
又、トランジスタ１６のベースを抵抗器５を介して電源
端子７に接続シ、このトランジスタ１６のコレクタを抵
抗器１８を介して電源端子７に接続してこのトランジス
タ１６のコレクタより出力端子１９を導出する。Further, the base of the transistor 16 is connected to the power supply terminal 7 through the resistor 5, and the collector of this transistor 16 is connected to the power supply terminal 7 through the resistor 18, so that the output terminal 19 is derived from the collector of the transistor 16. do.
一方、ｎｐｎ形トランジスタ２０とｎｐｎ形トランジス
タ２１とで差動増巾器２２を構成し、之等トランジスタ
２０及び２１の各々のエミッタを互いに接続してこの接
続点を抵抗器２３の一端に接続すると共にダイオード２
４のカソードに接続し、この抵抗器２３の他端を接地し
、このダイオード２４のアノードを抵抗器５とコンデン
サ６との接続中点に接続する。On the other hand, a differential amplifier 22 is configured by an npn transistor 20 and an npn transistor 21, and the emitters of the transistors 20 and 21 are connected to each other, and this connection point is connected to one end of a resistor 23. with diode 2
The other end of this resistor 23 is grounded, and the anode of this diode 24 is connected to the midpoint between the resistor 5 and the capacitor 6.
この場合抵抗器２３とコンデンサ６とで時定数回路を構
成し、抵抗器２３の抵抗値を抵抗器５の抵抗値よりも充
分小さく選定する。In this case, the resistor 23 and the capacitor 6 constitute a time constant circuit, and the resistance value of the resistor 23 is selected to be sufficiently smaller than the resistance value of the resistor 5.
即ち抵抗器２３とコンデンサ６とで構成する時定数回路
の時定数を抵抗器５とコンデンサ６とで構成する時定数
回路の時定数よりも充分小さく設定する。That is, the time constant of the time constant circuit made up of resistor 23 and capacitor 6 is set to be sufficiently smaller than the time constant of the time constant circuit made up of resistor 5 and capacitor 6.
又、トランジスタ２０のベースを抵抗器５を介して電源
端子７に接続し、このトランジスタ２０のコレクタを抵
抗器２５を介して電源端子７に接続してこのトランジス
タ２０のコレクタより出力端子２６を導出する。Further, the base of the transistor 20 is connected to the power supply terminal 7 through the resistor 5, the collector of this transistor 20 is connected to the power supply terminal 7 through the resistor 25, and the output terminal 26 is derived from the collector of this transistor 20. do.
更にトランジスタ２１のコレクタを電源端子７に接続し
、このトランジスタ２１のベースを抵抗器２７と抵抗器
２３との接続中点に接続する。Further, the collector of the transistor 21 is connected to the power supply terminal 7, and the base of the transistor 21 is connected to the midpoint between the resistors 27 and 23.
又、トランジスタ１０のベースを之等抵抗器２７及び２
８の直列回路を介してトランジスタ９のコレクタと抵抗
器１１との接続中点に接続する。Also, the base of the transistor 10 is connected to the resistors 27 and 2.
It is connected to the connection midpoint between the collector of the transistor 9 and the resistor 11 through a series circuit of 8.
その他は第１図と同様に構成する。The rest of the structure is the same as in FIG.
本考案による単安定マルチバイブレークの他の実施例は
上述の如く構成されているので、トランジスタ１のベー
スに入力端子２より第４図Ａに示す様なパルス信号が供
給されると、このトランジスタ１のベース電圧はスレッ
シュホルド電圧よりも高くなり、このトランジスタ１は
オンとなる。Another embodiment of the monostable multi-bibreak according to the present invention is constructed as described above, so that when a pulse signal as shown in FIG. 4A is supplied to the base of the transistor 1 from the input terminal 2, the transistor 1 The base voltage of becomes higher than the threshold voltage, and this transistor 1 is turned on.
この為上述した如くコンデンサ６は抵抗器３とコンデン
サ６との時定数回路の時定数で放電し、このコンデンサ
６の両端電圧は第４図Ｂの曲線ａの如く立ち下がり、こ
のときトランジスタ１０のベース電圧も上述の如く高く
なって第４図Ｃのｂ点まで上昇する。Therefore, as mentioned above, the capacitor 6 is discharged according to the time constant of the time constant circuit of the resistor 3 and the capacitor 6, and the voltage across the capacitor 6 falls as shown by the curve a in FIG. The base voltage also increases as described above and rises to point b in FIG. 4C.
又、トランジスタ１がオンしたとき差動増巾器１７を構
成するトランジスタ１４及び１６の一方即ちベース電圧
の高いトランジスタ１６がオンしてこのトランジスタ１
６のコレクタには電流が流れ、抵抗器１８の両端間には
第４図りに示す如く電圧差ｇが生じ、更にこの抵抗器１
８の両端電圧はトランジスタ１６のベース電圧の低下即
ち第４図Ｂの曲線ａに示したコンデンサ６の両端電圧の
低下と共に低下する為、この抵抗器１８の両端電圧の推
移は第４図りの曲線りの如くなる。Further, when the transistor 1 is turned on, one of the transistors 14 and 16 constituting the differential amplifier 17, that is, the transistor 16 having a high base voltage is turned on, and the transistor 1 is turned on.
A current flows through the collector of resistor 18, and a voltage difference g occurs between both ends of resistor 18 as shown in the fourth diagram.
The voltage across the resistor 18 decreases as the base voltage of the transistor 16 decreases, that is, the voltage across the capacitor 6 as shown in curve a of FIG. It becomes like ri.
この為トランジスタ１のベースに第４図Ａに示す様なパ
ルス信号が供給されたとき、出力端子１９には第４図り
に示す様な微分パルス信号を得ることができる。Therefore, when a pulse signal as shown in FIG. 4A is supplied to the base of the transistor 1, a differential pulse signal as shown in FIG. 4 can be obtained at the output terminal 19.
次にコンデンサ６は上述の如く抵抗器５を介して電源端
子７により充電され、このコンデンサ６の両端電圧は第
２図Ｂの曲線Ｃの如く立ち上がる。Next, the capacitor 6 is charged by the power supply terminal 7 via the resistor 5 as described above, and the voltage across the capacitor 6 rises as shown by the curve C in FIG. 2B.
このとき、トランジスタ９のベース電圧も上昇する為、
上述の如くトランジスタ１０のベース電圧は低下して第
４図Ｃのｄ点まで降下し、このトランジスタ１０はオフ
となる。At this time, the base voltage of transistor 9 also increases, so
As described above, the base voltage of transistor 10 decreases to point d in FIG. 4C, and transistor 10 is turned off.
この後コンデンサ６はダイオード２４と抵抗器２３との
直列回路を介して放電し、而もこの場合コンデンサ６と
抵抗器２３との時定数回路の時定数によりこのコンデン
サ６は比較的短時間で放電する為、このコンデンサ６の
両端電圧は第４図Ｂの曲線ｉの如く立ち下がる。After this, the capacitor 6 is discharged through the series circuit of the diode 24 and the resistor 23, and in this case, due to the time constant of the time constant circuit of the capacitor 6 and the resistor 23, the capacitor 6 is discharged in a relatively short time. Therefore, the voltage across the capacitor 6 falls as shown by curve i in FIG. 4B.
但し、コンデンサ６の両端電圧にこのとき生じる電圧差
ｆはシュミット回路８を構成する抵抗器の抵抗比により
決定される。However, the voltage difference f that occurs between the voltages across the capacitor 6 at this time is determined by the resistance ratio of the resistors forming the Schmitt circuit 8.
又、コンデンサ６が第４図Ｂの曲線Ｃの如く充電された
とき、差動増巾器２２を構成するトランジスタ２０のベ
ース電圧も高くなってこのトランジスタ２０がオンし、
このトランジスタ２０のコレクタには電流が流れ、抵抗
器２５の両端間には第４図Ｅに示す如く電圧差ｊが生じ
、更にこの抵抗器２５の両端電圧はトランジスタ２０の
ベース電圧の低下即ち第４図Ｂの曲線ｉに示したコンデ
ンサ６の両端電圧の低下と共に低下する為、この抵抗器
２５の両端電圧の推移は第４図Ｅの曲線にの如くなる。Further, when the capacitor 6 is charged as shown by the curve C in FIG. 4B, the base voltage of the transistor 20 forming the differential amplifier 22 also becomes high, and this transistor 20 is turned on.
A current flows through the collector of the transistor 20, and a voltage difference j occurs between both ends of the resistor 25 as shown in FIG. Since the voltage decreases as the voltage across the capacitor 6 decreases as shown by the curve i in FIG. 4B, the change in the voltage across the resistor 25 becomes as shown in the curve in FIG. 4E.
この為コンデンサ６が第４図Ｂの曲線Ｃの如く充電され
たとき、出力端子２６には第４図Ｅに示す様な微分パル
ス信号を得ることができる。Therefore, when the capacitor 6 is charged as shown by the curve C in FIG. 4B, a differential pulse signal as shown in FIG. 4E can be obtained at the output terminal 26.
又、この出力端子２６に得られる微分パルス信号の遅延
時間即ち出力端子１９に得られる微分パルス信号を基準
にした場合の遅延時間は抵抗器５とコンデンサ６との時
定数回路の時定数及びシュミット回路８を構成する抵抗
器の抵抗比により決定され、この為この遅延時間は安定
である。Also, the delay time of the differential pulse signal obtained at the output terminal 26, that is, the delay time when the differential pulse signal obtained at the output terminal 19 is taken as a reference, is determined by the time constant of the time constant circuit of the resistor 5 and the capacitor 6, and the Schmitt time constant. It is determined by the resistance ratio of the resistors constituting the circuit 8, and therefore this delay time is stable.
この後コンデンサ６は充電された状態を維持し、このコ
ンデンサ６の両端電圧は第４図Ｂの曲線ｅの如くなる。After this, the capacitor 6 remains charged, and the voltage across the capacitor 6 becomes as shown by the curve e in FIG. 4B.
更に又、トランジスタ１のベースに入力端子２より第２
図Ａに示す様なパルス信号が供給されると、トランジス
タ１はオンとなってコンデンサ６は放電し、この第３図
に示した単安定マルチバイブレークは上述した動作を繰
り返す。Furthermore, a second terminal is connected to the base of the transistor 1 from the input terminal 2.
When a pulse signal as shown in FIG.
之により出力端子１９には第４図りに示す様な微分パル
ス信号を、又出力端子２６には第４図Ｅに示す様な安定
に遅延された微分パルス信号を夫々得ることができる。As a result, a differential pulse signal as shown in Figure 4 can be obtained at the output terminal 19, and a stably delayed differential pulse signal as shown in Figure 4E can be obtained at the output terminal 26.
更に又、第５図は本考案による単安定マルチバイブレー
タの他の実施例を示し、この第５図に於て第１図及び第
３図に対応する部分には同一符号を付し、詳細説明は省
略する。Furthermore, FIG. 5 shows another embodiment of the monostable multivibrator according to the present invention, and in FIG. 5, parts corresponding to those in FIGS. is omitted.
この第５図では、第３図と同様にトランジスタ１４とｎ
ｐｎ形トランジスタ１６とで差動増巾器１７を構成し、
２等トランジスタ１４及び１６の各々のエミッタを互い
に接続してこの接続点を抵抗器３とダイオード４との接
続中点に接続する。In this FIG. 5, the transistor 14 and n
A differential amplifier 17 is configured with a pn type transistor 16,
The emitters of the second transistors 14 and 16 are connected to each other, and this connection point is connected to the midpoint between the resistor 3 and the diode 4.
又、トランジスタ１６のベースを抵抗器５を介して電源
端子７に接続し、このトランジスタ１６のコレクタを抵
抗器１８を介して電源端子７に接続してこのトランジス
タ１６のコレクタより出力端子１９を導出する。Further, the base of the transistor 16 is connected to the power supply terminal 7 through the resistor 5, the collector of this transistor 16 is connected to the power supply terminal 7 through the resistor 18, and the output terminal 19 is derived from the collector of this transistor 16. do.
一方、抵抗器５とコンデンサ６との接続中点をｎｐｎ形
トランジスタ２０のベースに接続し、このトランジスタ
２０のエミッタをトランジスタ９のベースに接続すると
共に、抵抗器２９を介してコンデンサ６の一端に接続す
る。On the other hand, the midpoint between the resistor 5 and the capacitor 6 is connected to the base of the npn transistor 20, the emitter of this transistor 20 is connected to the base of the transistor 9, and the connection point between the resistor 5 and the capacitor 6 is connected to one end of the capacitor 6 via the resistor 29. Connecting.
この場合抵抗器２９とコンデンサ６とで時定数回路を構
成し、抵抗器２９の抵抗値を抵抗器５の抵抗値よりも充
分小さく選定する。In this case, the resistor 29 and the capacitor 6 constitute a time constant circuit, and the resistance value of the resistor 29 is selected to be sufficiently smaller than the resistance value of the resistor 5.
即ち抵抗器２９とコンデンサ６とで構成する時定数回路
の時定数を抵抗器５とコンデンサ６とで構成する時定数
回路の時定数よりも充分小さく設定する。That is, the time constant of the time constant circuit made up of resistor 29 and capacitor 6 is set to be sufficiently smaller than the time constant of the time constant circuit made up of resistor 5 and capacitor 6.
又、トランジスタ２０のコレクタを抵抗器２５を介して
電源端子７に接続してこのトランジスタ２０のコレクタ
より出力端子２６を導出する。Further, the collector of the transistor 20 is connected to the power supply terminal 7 via a resistor 25, and an output terminal 26 is led out from the collector of the transistor 20.
その他は第１図と同様に構成する。The rest of the structure is the same as in FIG.
本考案による単安定マルチバイブレークの他の実施例は
上述の如く構成されているので、トランジスタ１のベー
スに入力端子２より第４図Ａに示す様なパルス信号が供
給されると、第３図例と同様にトランジスタ１及び差動
増巾器１７等が動作してコンデンサ６の両端電圧は第４
図Ｂの曲線ａ及びＣの如く推移し、又、出力端子１９に
は第４図りに示す様な微分パルス信号を得ることができ
る。Another embodiment of the monostable multi-bi break according to the present invention is constructed as described above, so that when a pulse signal as shown in FIG. 4A is supplied to the base of the transistor 1 from the input terminal 2, as shown in FIG. As in the example, the transistor 1, the differential amplifier 17, etc. operate, and the voltage across the capacitor 6 becomes the fourth voltage.
The curves change as shown by curves a and C in Figure B, and a differential pulse signal as shown in the fourth diagram can be obtained at the output terminal 19.
次にコンデンサ６は抵抗器２９とこのコンデンサ６が充
電されたときオンするトランジスタ９との直列回路を介
して放電し、而もこの場合コンデンサ６と抵抗器２９と
の時定数回路の時定数によりこのコンデンサ６は第３図
例と同様に比較的短時間で放電する為、このコンデンサ
６の両端電圧は第４図Ｂの曲線ｉの如く立ち下がる。The capacitor 6 is then discharged through a series circuit of a resistor 29 and a transistor 9 which is turned on when the capacitor 6 is charged, and in this case due to the time constant of the time constant circuit of the capacitor 6 and the resistor 29. Since this capacitor 6 is discharged in a relatively short time as in the example shown in FIG. 3, the voltage across this capacitor 6 falls as shown by the curve i in FIG. 4B.
又、コンデンサ６が第４図Ｂの曲線Ｃの如く充電された
とき、トランジスタ２０のベース電圧も高くナラてこの
トランジスタ２０がオンし、このトランジスタ２０のコ
レクタには電流が流れ、抵抗器２５の両端間には第４図
Ｅに示す如く電圧差ｊが生じ、更にこの抵抗器２５の両
端電圧はトランジスタ２０のベース電圧の低下即ち第４
図Ｂの曲線ｉに示したコンデンサ６の両端電圧の低下と
共に低下する為、この抵抗器２５の両端電圧の推移は第
４図Ｅの曲線にの如くなる。Furthermore, when the capacitor 6 is charged as shown by curve C in FIG. A voltage difference j occurs between both terminals as shown in FIG.
Since the voltage decreases as the voltage across the capacitor 6 decreases as shown by the curve i in FIG. 4, the change in the voltage across the resistor 25 becomes as shown in the curve in FIG. 4E.
この為コンデンサ６が第４図Ｂの曲線Ｃめ如く充電され
たとき、出力端子２６には第３図例と同様に第４図Ｅに
示す様な微分パルス信号を得ることができる。Therefore, when the capacitor 6 is charged as shown by the curve C in FIG. 4B, a differential pulse signal as shown in FIG. 4E can be obtained at the output terminal 26, similar to the example in FIG. 3.
即ちこの第５図例に於てトランジスタ１のベースに入力
端子２より第２図Ａに示す様なパルス信号が供給される
と、第３図例と同様に出力端子１９には第４図りに示す
様な微分パルス信号を、又出力端子２６には第４図Ｅに
示す様な安定に遅延された微分パルス信号を夫々得るこ
とができる。That is, in the example of FIG. 5, when a pulse signal as shown in FIG. 2A is supplied to the base of the transistor 1 from the input terminal 2, the output terminal 19 as shown in FIG. A differential pulse signal as shown in FIG. 4 can be obtained at the output terminal 26, and a stably delayed differential pulse signal as shown in FIG. 4E can be obtained at the output terminal 26.
尚、本考案は上述実施例に限らず本考案の精神を逸脱す
ることなく、その他種々の構成が取り得る。Note that the present invention is not limited to the above-described embodiments, and various other configurations may be adopted without departing from the spirit of the present invention.
第１図は本考案単安定マルチバイブレークの一実施例を
示す接続図、第２図は本考案の説明に供する線図、第３
図及び第５図は夫々本考案の他の実施例を示す接続図、
第４図は本考案の他の実施例の説明に供する線図である
。
１．９，１０及び１４は夫々トランジスタ、２は入力端
子、３，５，１１．１２及び１３は夫々抵抗器、４はダ
イオード、６はコンデンサ、７は電源端子、８はシュミ
ット回路、１５は出力端子である。Fig. 1 is a connection diagram showing an embodiment of the monostable multi-bi break of the present invention, Fig. 2 is a diagram for explaining the present invention, and Fig. 3
5 and 5 are connection diagrams showing other embodiments of the present invention, respectively,
FIG. 4 is a diagram for explaining another embodiment of the present invention. 1.9, 10 and 14 are transistors, 2 is an input terminal, 3, 5, 11. 12 and 13 are resistors, 4 is a diode, 6 is a capacitor, 7 is a power supply terminal, 8 is a Schmitt circuit, 15 is a It is an output terminal.
Claims (1)
し、該電源の上記第１端子と上記トランジスタのエミッ
タとの間に抵抗器及びダイオードの直列回路を接続し、
上記抵抗器及びダイオードの接続点と上記電源の第２端
子間又は上記第１端子との間にコンデンサを接続し、上
記第１のトランジスタのエミッタと上記電源の上記第２
端子との間に入力） ＩＪガーパルスにより制御される
充電又は放電回路を設けると共に、第２及び第３のトラ
ンジスタからなり該第２のトランジスタのベースと該第
３のトランジスタのコレクタとの間に帰還路を有するシ
ュミット回路を設け、上記第１のトランジスタのベース
を上記第２のトランジスタのベースに接続し、上記ダイ
オードと上記コンデンサとの接続点を上記シュミット回
路を構成する第３のトランジスタのベースに接続するよ
うにしたことを特徴とする単安定マルチバイブレーク。connecting a collector of a first transistor to a first terminal of a power source, and connecting a series circuit of a resistor and a diode between the first terminal of the power source and the emitter of the transistor;
A capacitor is connected between the connection point of the resistor and the diode and a second terminal of the power source or the first terminal, and a capacitor is connected between the emitter of the first transistor and the second terminal of the power source.
A charging or discharging circuit controlled by the IJ Gar pulse (input between the input terminal and the input terminal) is provided, and the charging or discharging circuit is provided between a second transistor and a third transistor, and a feedback circuit is provided between the base of the second transistor and the collector of the third transistor. a Schmitt circuit having a circuit, the base of the first transistor being connected to the base of the second transistor, and the connection point between the diode and the capacitor being connected to the base of a third transistor constituting the Schmitt circuit; A monostable multi-bi break characterized by a connection.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1975018169U JPS5821234Y2 (en) | 1975-02-07 | 1975-02-07 | Tongue anti-multi vibrator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1975018169U JPS5821234Y2 (en) | 1975-02-07 | 1975-02-07 | Tongue anti-multi vibrator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS51100041U JPS51100041U (en) | 1976-08-11 |
| JPS5821234Y2 true JPS5821234Y2 (en) | 1983-05-06 |
Family
ID=28103618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1975018169U Expired JPS5821234Y2 (en) | 1975-02-07 | 1975-02-07 | Tongue anti-multi vibrator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5821234Y2 (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS482544U (en) * | 1971-05-24 | 1973-01-12 |
-
1975
- 1975-02-07 JP JP1975018169U patent/JPS5821234Y2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS51100041U (en) | 1976-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2860407B2 (en) | Oscillator | |
| US5384505A (en) | Delayed-pulse generator having means for stabilizing the charging current | |
| JPS5821234Y2 (en) | Tongue anti-multi vibrator | |
| JPS632418A (en) | Voltage controlled oscillator | |
| JPS5821235Y2 (en) | Tongue anti-multi vibrator | |
| US4025877A (en) | Multi-stage astable multivibrator | |
| EP0086334B1 (en) | Pulse duty conversion circuit | |
| JP2520466B2 (en) | Time constant circuit | |
| JPS6044845B2 (en) | oscillation circuit | |
| JP2625892B2 (en) | Malfunction prevention circuit at power-on | |
| JPS6410134B2 (en) | ||
| JPS58223914A (en) | Relaxation oscillator | |
| JPH0413692Y2 (en) | ||
| JPH0413695Y2 (en) | ||
| JPS5832347Y2 (en) | complex integral circuit | |
| JPS584278Y2 (en) | Current switching circuit | |
| JP2591320B2 (en) | Semiconductor integrated circuit | |
| JPH0244174B2 (en) | ||
| JPH0438590Y2 (en) | ||
| JPH0238509Y2 (en) | ||
| JPH053933B2 (en) | ||
| JPH08204521A (en) | Comparator circuit | |
| JPH03178212A (en) | Waveform shaping circuit | |
| JPS5836525B2 (en) | FM Fukuchiyou Cairo | |
| JPS62294974A (en) | Pulse frequency detection circuit |