JPS582076A - シヨツトキダイオ−ドの製造方法 - Google Patents

シヨツトキダイオ−ドの製造方法

Info

Publication number
JPS582076A
JPS582076A JP57107506A JP10750682A JPS582076A JP S582076 A JPS582076 A JP S582076A JP 57107506 A JP57107506 A JP 57107506A JP 10750682 A JP10750682 A JP 10750682A JP S582076 A JPS582076 A JP S582076A
Authority
JP
Japan
Prior art keywords
layer
intermediate layer
silicon
semiconductor
silicon dioxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57107506A
Other languages
English (en)
Inventor
イエルク・ミユラ−
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Schuckertwerke AG
Siemens AG
Original Assignee
Siemens Schuckertwerke AG
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Schuckertwerke AG, Siemens AG filed Critical Siemens Schuckertwerke AG
Publication of JPS582076A publication Critical patent/JPS582076A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はショットキ接触の周縁区域の下の半導体層に
自己整合式にドープして作られた保護環を備えるショッ
トキダイオードの製造方法に関する。
直径10μ鶏程度の小面積のショットキダイオードを製
作Tる際には周辺効果の除去に大きな困難がある。周辺
効果の作用により理論特性曲線から大きく外れた特性を
持つ外道電流が大きくなり降伏曲線がゆるやか1二経過
Tるようになる。大面積のショットキダイオードでは周
辺効果はフォトマスクを使用して作られた保護環によっ
て著しく低減できる。しかし極小面積のショットキダイ
オードの場合フォトマスクを使用して作られた保護環が
掻めて大きな容h1を持つためこの方法は採用できない
従って極小面積のショットキダイオードに対して保、穫
環を使用せずその代各月二手のかかる清浄化処理により
周辺効果を低減Tることか試みられた。
しかしこのような方法では高い再現性をもってショット
キダイオードを製作Tることができないためこの方法も
採用不可能である。1980年12月8日から12日に
開催された国際電子デバイス会議(Internati
onal Electron DevicesMeet
ing * Washingtαr、 DC、8A−1
2Dec 。
198(Nにおいて極小面積のショットキ障壁ダイオー
ドに対して自己整合拡散にエリ保護環を作ることが発表
されている。自己整合形マスキングにより保護環の寸法
を小さくして保護環に基く付加容aをある程度まで低減
させることが可能である。しかし拡散処理は小面積のシ
ョットキダイオードには不利であってショットキ接触金
属の選択相開が狭くなり又拡散処理中の横方向拡散によ
り素子の直列抵抗が不良になる。この保11環への拡散
に際してドーパント濃度が極めて低いからガス相からの
ドーピングは不可能であり高価なアンプル拡散が必要と
なる。しかもアンプル拡散による製作も充分な再現性を
示さない。
この発明の目的は充分精密な保護環形成が可能であり、
充分高い再現性を示し、多種類のショットキ接触金属の
使用を許し、ドーピング過程中直列抵抗!悪化させるこ
とのない製造方法を提供下ることである。
この目的は半導体層にイオン注入Tることこよって保護
環を形成させ、イオン注入マスクとしてイオン注入を行
なう半導体表面に設けられた第一中間層の一部と例えば
金属から成る第二中間層の一部を使用することによって
it成される。
アンプル拡散の代りにイオン注入を採用すると素子製作
の再現性が改善される外ショットキ接触金属として使用
される金属の選択相開が制限されなくなる。更(:イオ
ン注入によると製作されたシヨットキダイオードの+g
、列抵抗抵抗くならないが拡散の場合には結晶内に入れ
られているドーパントの横方向拡散にエリ直列抵抗が悪
化Tる。この発明による一般に異る材料から成る二つの
中間層で構成されたイオン注入マスクの選択はショット
キダイオードの製作工程のその他の部分を著しく簡単か
つ効果的なものにする。イオン注入によって作られた保
護環はショットキダイオードの寸法を余り拡げることが
なく、第一中間層は半導体表面(二残しておき完成素子
の絶縁層として作用させることができる。
小面積のショットキダイオードの製作に当って保護環の
幅を2μ痛以下、特(二約1μm又はそれ以下とすると
著しく有利である。ここで保護環の幅は外表面に設けら
れた円形のショットキダイオードの場合保護環の外半径
と内半径の差!指している。これによって保護環によっ
て作られた付加容量が小さくなると同時(:保護環の総
ての利点を保有Tることができる。
第一中間層をエツチング可能の砲縁材料例えば二酸化シ
リコンで作りその厚さを03μ蕩乃至2μ島、特に1μ
島とTることもこの発明の枠内にある。これによって回
り込みエツチングを利用して極めて微細な構造のイオン
注入マスクを作ることができる。
特に厚い絶縁層を持つショットキダイオードを製作する
際には第一中間層を一酸化シリコン(sto)、二酸化
シリコン(Sin2)および窒化シリコン(SiiNn
)Y材料とする層の一つ又はいくつかによって補強する
と有利である。例えば厚さ1μ鶴の構造!作られた二酸
化シリコン第一中間層を005μm乃至0.2μ島の薄
い雪化シリコン層で覆い、続いて例えば厚さの3μ島乃
至10μ賜の二酸化シリコン層を設けることにより厚い
絶縁層を持つショットキダイ・オードが製作される。
この場合窒化シリコンがフッ化水素酸に侵されないため
薄いStO,層の予めエッチされた縁端は続く厚い酸化
膜tSil1層】のエツチングに際してフッ化水素酸1
:よって侵帥されない。続くリン酸(H,PO,)によ
る窒化物エツチングにおいても窒化シリコンは侵蝕され
ないから薄い二酸化シリコン層の縁端は侵蝕されない。
第二中間層を金属fNIえばショットキ障壁接触金属と
することも有利である。この場合第二中間層のとりつけ
又はエツチングが容易となる外ドーノζントが拡散して
デバイスの特性を悪くてる温度処理過程を省略できる。
更に第二中間層の材料σ)適当な選定C:よりショット
キ障壁接触および半導体とその上(二設けられる電極と
の間の良好な接触を作ることができる。
イオン注入1ニホウ素又はリンを使用すること、基板と
その上の半導体層tヒ化ガリウム(GaA8)、リン化
インジウム(InP l 、ゲルマニウム又はシリコン
とすることも有利である。
この発明の特に二有利な実施形態は次のものである: 例えばn+型にドープしたシリコン基椴上C:n型にド
ープされたシリコン層をエピタキシャル成長させ、この
エピタキシャル層の外表面に例えば二酸化シリコンから
成る第一中間層を設ける。写真触刻法C二より感光樹脂
マスクを使用してシリコン表面の一部から二酸化シリ・
コン膜を除去して露出させ、残された感元樹@膜の下に
回り込みエツチングを行なった後第二中間層材料例えば
金属の層で全面を慢う。続いて引きはがし法!二より@
元樹脂層をその上C二ある第二中間層部分と共に引きは
がした後イオン注入を回り込みエツチングにより露出し
たシリコン半導体部分l:実艷して保護環な形成させる
。第二中間層の残留部分を表面から除去し、イオン注入
された保護環の活性化を実施する。最後にStO,*で
覆われていない半導体表面部分にショットキ障壁接触を
設け、その際少くともこのショットキ接触に接置る保護
環部分がショットキ接触部によって覆われるようにする
図面に示した実施例についてこの発明を更に詳細に説明
する。通常半導体材料から成る基板1のL(二第1図(
:示Tように半導体層2をエビタキノVル成長させ、そ
の上に第一中間)−4を設置すて感光樹脂マスク7で4
つ。感光樹脂マスク?J)穴17の下にある第一中間層
4の部分Yエピタキシャル成長層2の表面に達Tるまで
腐蝕除去し、感光槓(脂マスクの縁端部においてその下
(二ある中間層4(:回り込み腐蝕が行なわれる工うに
する。基板1よ例えばn 型にドープしたシリコンであ
り半導体fdNinトープシリコンであるがこれ以外Q
〕物質Q)組合せも可能である。例えば基板1と半導体
屑2をp型とすること、あるいはゲルマニウム(Qel
、ヒ化ガリウム(QaAs ) 、リン化インジウム(
InP)等の半導体材料を使用することも可能である。
第一中間層には任意の絶縁物が使用されるが特に二酸化
シリコン(SiOz)が適してV)る。
第2図以下の図面C二おいても第1図と対応する・11 部分には同じ番号がつけであるからそnbcつblては
あらためて説明しない。
第2図に示した半導体板では感光樹脂マスク7している
。この中間層5は例えば金属、特にショットキ障壁接触
金属から成る。回り込み腐蝕部分9があるため第二中間
層5を通して全面的に析出させたとき半導体層2の表面
部分11は第一中間1憎4によっても、又第二中間層5
によっても覆われない。
第3図においては感光樹脂マスク7がその上C:ある第
二中間層5と共(:例えば引きばかし法によって除去さ
れている。これによって保護3JI3に対Tるイオン注
入マスクが第一中間+(至)4と第二中間層との一部分
から構成される。矢印10はイオン注入を表わしている
。注入イオンには例えばホウ素又はリンが使用される。
n 型基板1とn型エピタキシャル成長層2の場合保護
環は例えばホウ素イオン注へg二よりp′・、型とTる
第4図においては第二中間層5の残留部分が除去されそ
れに代ってショットキ障壁接触層12が設けられている
。更g二背面電極14が基板金属化層として設けられる
。ショットキ接触IrIJl 2は保護3J!3の内部
の半導体層2の表面部分に接触すると同時C二それに続
く保#壇と半導体I−の間のpn接合部を覆う。一方外
側g二ある保護環3と半導体WJ2の間のpn接合部は
絶縁層である第一中間層4によって覆われる。ショット
キ接触層には通常一つ又は複数の金属層を重ねて良好な
接触が達成さ几るように゛「る。この重ね合せた金属層
は第4図および以下の図面l二示されていない。
第5図においては第4図の第一中間層4がその上に車ね
られた二つの層によって補強されている。
半導体1−2の表面6の上には中間層として厚さが03
μ島乃至2μ鳥特l:約1μ腸の二酸化シリコン層4が
あり、その上に厚さ005μm乃至(’1.2μ島の窒
化シリコン層19と厚さ約3μ島から10μ島の厚い二
酸化シリコン層20がある。このようg:厚い絶縁層(
=、Cリショットキダイオードの容置ヲ小さくTること
ができる。
第6図の構造はショットキダイオードにビームリード構
造を作るため背面電極を設ける代りに前面から基板に接
触電極15が作られている点で第4図と異っている。こ
の接触電極の上にもショットキ接触電極12が設けられ
ている。ビーム・リード構造とするためにはショットキ
接触電極12の一方の側を中間層4の上で遠くまで延長
Tる必要がある。第6図に一示したビーム・リード構造
の場合にも第一中間層4は第5図と同様Iニ一つ又は複
数の絶縁層で補強Tることかできる。ビーム・リード構
造は容器を省略でき、ショットキダイオードの場合寄生
容量と寄生インダクタンスが池の構造の場合よりも小さ
くなるという利点を持つ。
この発明によるショットキダイオードの製作過程の具体
例を図面について説明する。例えばnド+ −プされたシリコン基板の表面にn 型にドープされた
シリコン層2をエピタキシャル成長法によって析出させ
、このエビタキンヤル、析出層の外表面6C;例えば二
酸化シリコy(SiO,)から成る第一中間層4を0.
3μ鴇から2μmの間の厚さ例えば約1μ島の厚さに設
ける。この中間層の上に設けた感光樹脂マスク7を使用
して例えば直径3μ賜乃至20μmのショットキダイオ
ード構造用の孔をエピタキシャル析出層2の半導体表面
に達Tるまで腐蝕して作る。このエツチングに際して二
酸化シリコン中間層4にマスクの縁端から計って約1μ
賜の深さまでの回り込み腐蝕が二酸化シリコン層境界面
に沿って行なわれる。続いて半導体表面に例えば通属の
第二中間IIを全面的に蒸着Tる。これによって感光樹
脂の上とこの樹脂層に作られた孔内部の半導体表面に全
屈が沈4Tる。
しかし回り込み腐蝕部分9では半導体表面6に金属層も
二酸化シリコン層も存在しない。続いて感光樹脂マスク
7とその上にある金属層を例えば引きはがし法によって
板表面から取り除く。半導体板上1:は蒸着金属層の部
分と二酸化シリコン層の部分から成るマスクが残る。こ
れらの部分の間(二は回り込み腐蝕に基き約1μ賜の間
隙が作られている。続いて板にイオン注入を実施し回り
込み腐蝕による間隙の下に保護環ドーピング区域を形成
する。n シリコン基板、nエピタキシャルシリコン層
の場合保護環は例えばホウ素の注入によりp型とする。
続いて残された金属層部分を除去する。回復処理と保w
111区埴の活性化処理の後容量の大きいショットキダ
イオードに対しては直ちにショットキ障壁接触を形成さ
せ、容置の小さいショットキダイオードの場合はショッ
トダイオードの形成前にまず窒化シリコン(StsN、
、)層!厚さ0.05μ賜乃至2μ鶏、特に約1μ鴇厚
さに全面的(二設け、その上に厚さ約3μ島乃至10μ
鶏の二酸化シリコン(Sin、)の厚膜な析出させる。
この酸化シリコン厚膜上に感光樹脂マスクをとりつけフ
ッ化水素酸(HF)をエツチング剤としてショットキダ
イオード区域上の厚膜を蝕刻する。
感光樹脂マスクを除去した後、、厚膜酸化物をマスクと
してリン酸(HIPO,3g二より窒化シリコン層を蝕
刻する。厚い酸化物層の場合感光樹脂マスクは酸化物層
と窒化シリコン層C二作られる孔が下の119い二酸化
シリコン層に存在下る孔よりもいくらか広くなるように
選ぶ。これに続いてショットキ接触の形成を実施する。
この場合ショットキ接触部がショットキダイオードI:
向って内部にある保護環と半導体層の間のOn接合の上
に重なり、外側にある保護環と半導体層の間のpn接合
の上には薄い二酸化シリコン層が重なるようにする。最
後にショットキ障壁接触を別の金属層で覆い良好な接触
が作らnるようにする。基板接触は全面的な背面電極と
Tるかあるいはビーム・リード構造の場合にはショット
キ接触と同じ側面の半導体表面に沈めた接触電極とする
この発明の方法は任意の形式のショットキダイオードの
製作に採用されるが特にマイクロ波ショットキダイオー
ドの製作に対して適している。
【図面の簡単な説明】
図面第1図乃至第6図はこの発明による製造工程の種々
の段階C二おいての半導体板の断面構造を示T0 1・・・基板、  2・・・エビタキンーVル半導体屓
、3・・・保、慢壇、  4・・・第一中間層、  5
・・・第二中間層、  7・・・感光樹脂マスク、  
12・・・ショットキ障壁接触電極、 14および15
・・・基板接触電極。

Claims (1)

  1. 【特許請求の範囲】 l)保護環が半導体層にイオンを注入することによって
    作られること、イオン注入マヌクとしてイオン注入する
    半導体表面に設けられた第一中間層の一部と第二の中間
    層の一部が使用されることを特徴とTるショットキ接触
    の周縁部の下Oγ半導体層部分に:自己整合式(ニドー
    ブして作られた保護環を備えるショットキダイオードの
    製造方法。 2) 保護環の幅が2μ島以下、特に約1μ鴇又はそれ
    以下であることを特徴とする特許請求の範囲第1項記載
    の方法。 3) 第一中間層がエツチング可能の絶縁材料から成る
    ことを特徴とする特許請求の範囲第1項又は第2項記載
    の方法。 4)第一中間層が厚さO,iμmル乃至2μl、特に約
    1μ島の二酸化シリコン(SiO,)l!テあることを
    特徴とする特許請求の範囲第1項乃至第3項の一つに記
    載の方法。 5) 第一中間層が一酸化シリコン(Sin)層。 二酸化シリコン(St・O,3層、窒化シリコン(St
    、N4)層中の一つ又はそれ以上をもって補強されるこ
    とを特徴とする特許請求の範囲第1項乃至第4項の一つ
    に記載の方法。 6)第二中間層が金属特にショットキ障壁金属の一種類
    から成ることを特徴とする特許請求の範囲第1項乃至第
    5項の−っl二記載の方法。 7) イオン注入にホウ素又はリンが使用されることを
    特徴とする特許請求の範囲第1項乃至第6項の一つに記
    載の方法。 8】 基板と半導体層がヒ化ガリウム(GaAs。 リン化インジクム(InP) 、ゲルマニウム(Ge)
    およびシリコン(St)中の一つから成ること!特徴と
    する特許請求の範囲第1項乃至第7項の一つに記載の方
    法。 9) −例としてn 型にドープされたシリコン基板上
    にn型にドープされた半導体層をエピタキンv/I/成
    長させること、 エビダキシャル成長層の外表面しに第−中間層例えば二
    酸化シリコン層全とりつけること。 感光樹脂マスクを使用しフォトエツチングによりシリコ
    ン表面の一部から二酸化シリコン層を除去し、その際残
    された感光樹脂の下に回り込みエツチングを行なうこと
    、 続いて第二中間層の材料例えば金属の層を全面的に設け
    ること、 続いて引きはがし法C:より感光樹脂マスクをその上に
    ある第二中間層の部分と共に除去すること、 続いて回り込みエツチング(:エリ露出したシリコン表
    面部分よニイオン注へ7実施して保護:: 311を形成Tること、 第二中間層の一部!表面から除去すること。 最後にショットキ接触を設けて二酸化シリコン層で覆わ
    れていない請出した半導体表面部分を覆い、その際ショ
    ットキ接触に続く保護環の部分区域がショットキ接触で
    覆われるようにTることを特徴とする特許請求の範囲第
    1項乃至第8項の一つに記載の方法。
JP57107506A 1981-06-23 1982-06-22 シヨツトキダイオ−ドの製造方法 Pending JPS582076A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE31245722 1981-06-23
DE19813124572 DE3124572A1 (de) 1981-06-23 1981-06-23 Verfahren zur herstellung von schottky-dioden

Publications (1)

Publication Number Publication Date
JPS582076A true JPS582076A (ja) 1983-01-07

Family

ID=6135165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57107506A Pending JPS582076A (ja) 1981-06-23 1982-06-22 シヨツトキダイオ−ドの製造方法

Country Status (4)

Country Link
US (1) US4481041A (ja)
EP (1) EP0068392B1 (ja)
JP (1) JPS582076A (ja)
DE (2) DE3124572A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61104662A (ja) * 1984-10-26 1986-05-22 シーメンス、アクチエンゲゼルシヤフト 半導体表面のシヨツトキ・バリア接合とその製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60251631A (ja) * 1984-05-28 1985-12-12 Semiconductor Res Found 不均一不純物密度分布を有する半導体装置の製造方法
US4669178A (en) * 1986-05-23 1987-06-02 International Business Machines Corporation Process for forming a self-aligned low resistance path in semiconductor devices
DE19616605C2 (de) * 1996-04-25 1998-03-26 Siemens Ag Schottkydiodenanordnung und Verfahren zur Herstellung
KR100199368B1 (ko) * 1996-06-21 1999-06-15 김영환 반도체 소자 제조용 콘택 마스크
JP3983306B2 (ja) * 1997-09-03 2007-09-26 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ショットキー接合を有する半導体装置の製造方法
US6121122A (en) 1999-05-17 2000-09-19 International Business Machines Corporation Method of contacting a silicide-based schottky diode
AT4149U1 (de) 1999-12-03 2001-02-26 Austria Mikrosysteme Int Verfahren zum herstellen von strukturen in chips
US6699775B2 (en) * 2000-02-22 2004-03-02 International Rectifier Corporation Manufacturing process for fast recovery diode
US6797586B2 (en) * 2001-06-28 2004-09-28 Koninklijke Philips Electronics N.V. Silicon carbide schottky barrier diode and method of making
US8901699B2 (en) 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5169370A (en) * 1974-12-13 1976-06-15 Hitachi Ltd Handotaisochino seizohoho
JPS5263680A (en) * 1975-11-19 1977-05-26 Matsushita Electric Ind Co Ltd Production of semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4096622A (en) * 1975-07-31 1978-06-27 General Motors Corporation Ion implanted Schottky barrier diode
GB1545208A (en) * 1975-09-27 1979-05-02 Plessey Co Ltd Electrical solid state devices
US4063964A (en) * 1976-12-27 1977-12-20 International Business Machines Corporation Method for forming a self-aligned schottky barrier device guardring
US4119446A (en) * 1977-08-11 1978-10-10 Motorola Inc. Method for forming a guarded Schottky barrier diode by ion-implantation
US4261095A (en) * 1978-12-11 1981-04-14 International Business Machines Corporation Self aligned schottky guard ring
FR2460040A1 (fr) * 1979-06-22 1981-01-16 Thomson Csf Procede pour realiser une diode schottky a tenue en tension amelioree
US4371423A (en) * 1979-09-04 1983-02-01 Vlsi Technology Research Association Method of manufacturing semiconductor device utilizing a lift-off technique
DE3005733A1 (de) * 1980-02-15 1981-08-20 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung einer halbleiteranordnung und nach diesem verfahren hergestellte halbleiteranordnung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5169370A (en) * 1974-12-13 1976-06-15 Hitachi Ltd Handotaisochino seizohoho
JPS5263680A (en) * 1975-11-19 1977-05-26 Matsushita Electric Ind Co Ltd Production of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61104662A (ja) * 1984-10-26 1986-05-22 シーメンス、アクチエンゲゼルシヤフト 半導体表面のシヨツトキ・バリア接合とその製造方法

Also Published As

Publication number Publication date
US4481041A (en) 1984-11-06
DE3124572A1 (de) 1982-12-30
EP0068392A1 (de) 1983-01-05
EP0068392B1 (de) 1986-11-20
DE3274404D1 (en) 1987-01-08

Similar Documents

Publication Publication Date Title
US4426767A (en) Selective epitaxial etch planar processing for gallium arsenide semiconductors
US4199384A (en) Method of making a planar semiconductor on insulating substrate device utilizing the deposition of a dual dielectric layer between device islands
US4748103A (en) Mask-surrogate semiconductor process employing dopant protective region
EP0134166A1 (en) Wafer fabrication by implanting through protective layer
EP0077387A1 (en) Process for manufacturing cmos semiconductor devices
US3717514A (en) Single crystal silicon contact for integrated circuits and method for making same
US4037306A (en) Integrated circuit and method
US4044454A (en) Method for forming integrated circuit regions defined by recessed dielectric isolation
JPS582076A (ja) シヨツトキダイオ−ドの製造方法
JPS6214459A (ja) 半導体装置の製造方法
US4363830A (en) Method of forming tapered contact holes for integrated circuit devices
US4435446A (en) Edge seal with polysilicon in LOCOS process
US4497108A (en) Method for manufacturing semiconductor device by controlling thickness of insulating film at peripheral portion of element formation region
US3997378A (en) Method of manufacturing a semiconductor device utilizing monocrystalline-polycrystalline growth
JPS5884432A (ja) サブミクロンパタ−ン形成方法
US4729967A (en) Method of fabricating a junction field effect transistor
JPS6123657B2 (ja)
JPH0553299B2 (ja)
CA1294717C (en) Zero bird-beak oxide isolation scheme for integrated circuits
EP0127814B1 (en) Process for forming a narrow mesa on a substrate and process for making a self-aligned gate field effect transistor
US3998674A (en) Method for forming recessed regions of thermally oxidized silicon and structures thereof utilizing anisotropic etching
US4119446A (en) Method for forming a guarded Schottky barrier diode by ion-implantation
US6140194A (en) Method relating to the manufacture of a semiconductor component
US4936781A (en) Method of fabrication of a P+nn+ diode and of a bipolar transistor incorporating this diode utilizing the effect of neutralization of donor atoms by atomic hydrogen
JPS61123152A (ja) 半導体デバイスの分離方法