JPH0553299B2 - - Google Patents
Info
- Publication number
- JPH0553299B2 JPH0553299B2 JP63035458A JP3545888A JPH0553299B2 JP H0553299 B2 JPH0553299 B2 JP H0553299B2 JP 63035458 A JP63035458 A JP 63035458A JP 3545888 A JP3545888 A JP 3545888A JP H0553299 B2 JPH0553299 B2 JP H0553299B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor layer
- layer
- band gap
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 48
- 239000012535 impurity Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 13
- 239000013078 crystal Substances 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 7
- 238000002513 implantation Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 51
- 239000000463 material Substances 0.000 description 31
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 17
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 239000013067 intermediate product Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910000846 In alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
Ａ 産業上の利用分野
本発明は、エミツタ・ベース及びコレクタ領域
が異なつた半導体材料で構成されているヘテロ接
合トランジスタに関する。
が異なつた半導体材料で構成されているヘテロ接
合トランジスタに関する。
Ｂ 従来の技術
上述のような半導体デバイスは通常、少なくと
も１つの化合物半導体材料の領域を持つている。
この種のトランジスタは、異なつた材料による反
応の差異によつて、電気的性能がよいことと、製
造が簡単であるという利点を有している。
も１つの化合物半導体材料の領域を持つている。
この種のトランジスタは、異なつた材料による反
応の差異によつて、電気的性能がよいことと、製
造が簡単であるという利点を有している。
従来のヘテロ接合トランジスタの１つの型式は
エミツタ及びコレクタ領域として砒化ガリウム
（GaAs）の化合物半導体と、ベース領域にゲル
マニウム（Ge）の単元素半導体とを持つている。
1981年12月のIBMテクニカル・デイスクロジ
ヤ・ブレテンのVol.24、No.7Aの3229頁乃至3231
頁に記載されているように、そのような構造にお
いては、GaAsのより広いバンド・ギヤツプの性
質が単元素のGeベース領域中にホツト・エレク
トロンのキヤリヤ移送を与える。
エミツタ及びコレクタ領域として砒化ガリウム
（GaAs）の化合物半導体と、ベース領域にゲル
マニウム（Ge）の単元素半導体とを持つている。
1981年12月のIBMテクニカル・デイスクロジ
ヤ・ブレテンのVol.24、No.7Aの3229頁乃至3231
頁に記載されているように、そのような構造にお
いては、GaAsのより広いバンド・ギヤツプの性
質が単元素のGeベース領域中にホツト・エレク
トロンのキヤリヤ移送を与える。
然しながら、この型のデバイスは、高速度応答
の予測性と再現性とを保証するために、製造工程
を丹念に制御する必要がある。
の予測性と再現性とを保証するために、製造工程
を丹念に制御する必要がある。
結晶基体の表面に対して、異なつたタイプの半
導体材料の複数の層を有する結晶基体であつて、
その表面と接触して置かれ、衝突マスクとして用
いる材料を使う従来の技術において、整列
（alignment）技術が開発されて来た。この種の
整列技術において、マスク領域を取り囲む表面に
対して垂直な方向からの衝突が、マスクによつて
自己整列した層内であつて、且つ横方向に整列さ
れた層内に材料変化が生ずる。このような技術は
米国特許第4599791号に示されている。
導体材料の複数の層を有する結晶基体であつて、
その表面と接触して置かれ、衝突マスクとして用
いる材料を使う従来の技術において、整列
（alignment）技術が開発されて来た。この種の
整列技術において、マスク領域を取り囲む表面に
対して垂直な方向からの衝突が、マスクによつて
自己整列した層内であつて、且つ横方向に整列さ
れた層内に材料変化が生ずる。このような技術は
米国特許第4599791号に示されている。
Ｃ 発明が解決しようとする問題点
最近の半導体分野において、電気的応答や、物
理的形状及び寸法や、相互接続に関する仕様をよ
り精密に行う方向に進歩して来たので、電気的容
量や、異なつた領域寸法による相互接続性の制限
や、処理工程中の処理温度により使用可能な材料
が限られて来たことが、従来の技術の能力では上
述の仕様を満足させることが困難になつて来た。
理的形状及び寸法や、相互接続に関する仕様をよ
り精密に行う方向に進歩して来たので、電気的容
量や、異なつた領域寸法による相互接続性の制限
や、処理工程中の処理温度により使用可能な材料
が限られて来たことが、従来の技術の能力では上
述の仕様を満足させることが困難になつて来た。
Ｄ 問題点を解決するための手段
本発明に従つて、縦型ヘテロ接合トランジスタ
と、トランジスタの中間製品と、製造工程が与え
られる、この中間製品は、導電型決定不純物とし
ての同じ不純物の存在に対して異なつて反応する
共通した性質を有する広いバンド・ギヤツプを有
する半導体材料と、狭いバンド・ギヤツプを有す
る半導体材料と、広いバンド・ギヤツプを有する
半導体材料とを順次に３層にしたエピタキシヤル
層で作られている。換言すれば、広いバンド・ギ
ヤツプ半導体材料中で例えばｐの導電型を生ずる
不純物は狭いバンド・ギヤツプ半導体材料におい
てｎの導電型を生じるということである。
と、トランジスタの中間製品と、製造工程が与え
られる、この中間製品は、導電型決定不純物とし
ての同じ不純物の存在に対して異なつて反応する
共通した性質を有する広いバンド・ギヤツプを有
する半導体材料と、狭いバンド・ギヤツプを有す
る半導体材料と、広いバンド・ギヤツプを有する
半導体材料とを順次に３層にしたエピタキシヤル
層で作られている。換言すれば、広いバンド・ギ
ヤツプ半導体材料中で例えばｐの導電型を生ずる
不純物は狭いバンド・ギヤツプ半導体材料におい
てｎの導電型を生じるということである。
このような構造の半導体は、マスク部材の下
に、すべての領域が同じ断面積の垂直に整列され
たトランジスタを与えるために、垂直衝撃による
不純物導入技術により形成されることができる。
異なつた性質と、導電型決定不純物に対する反応
とを持つ異なつた材料の相互依存の組合せは、処
理工程の拘束条件を緩和し、そして電気的性能の
制御を向上する。
に、すべての領域が同じ断面積の垂直に整列され
たトランジスタを与えるために、垂直衝撃による
不純物導入技術により形成されることができる。
異なつた性質と、導電型決定不純物に対する反応
とを持つ異なつた材料の相互依存の組合せは、処
理工程の拘束条件を緩和し、そして電気的性能の
制御を向上する。
Ｄ 実施例
第７図に示された単結晶構造体１は、広いバン
ド・ギヤツプ半導体材料のエピタキシヤル層２の
上に、狭いバンド・ギヤツプの半導体材料のエピ
タキシヤル層３が設けられ、更にその上に広いバ
ンド・ギヤツプの半導体材料のエピタキシヤル層
４を有する構造を有し、各層の接合面はヘテロ接
合面５及び６を有している。
ド・ギヤツプ半導体材料のエピタキシヤル層２の
上に、狭いバンド・ギヤツプの半導体材料のエピ
タキシヤル層３が設けられ、更にその上に広いバ
ンド・ギヤツプの半導体材料のエピタキシヤル層
４を有する構造を有し、各層の接合面はヘテロ接
合面５及び６を有している。
層２及び層４は一方の導電型を与える或る量の
導電型決定不純物を含んでおり、他方、層３は或
る量の他方の導電型決定不純物を含んでいる。層
２，３及び４はバイポーラ・トランジスタの各動
作領域として働らく濃度の不純物を含んでいる。
導電型決定不純物を含んでおり、他方、層３は或
る量の他方の導電型決定不純物を含んでいる。層
２，３及び４はバイポーラ・トランジスタの各動
作領域として働らく濃度の不純物を含んでいる。
線７及び８の間の領域の外側の領域において
は、広いバンド・ギヤツプ及び狭いバンド・ギヤ
ツプにおいて異なつた導電性を生ずる或る量の同
じ導電型決定不純物が加えられている。１例とし
て、この状態は、線７及び８の間の領域をマスク
して表面９を通して不純物を導入することによつ
て、発生させることが出来る。
は、広いバンド・ギヤツプ及び狭いバンド・ギヤ
ツプにおいて異なつた導電性を生ずる或る量の同
じ導電型決定不純物が加えられている。１例とし
て、この状態は、線７及び８の間の領域をマスク
して表面９を通して不純物を導入することによつ
て、発生させることが出来る。
説明の冗長を避けるために、広いバンド・ギヤ
ツプ材料としての化合物半導体GaAsと、狭いバ
ンド・ギヤツプ材料としての単元素半導体Geと、
不純物として、硼素、アルミニウム、ガリウム及
び陽子（水素）のグループの１つとを組合せた本
発明の実施例を先ず説明する。上述した本発明の
原理によつて、多くの材料の組合せは当業者に容
易推考することが出来る。
ツプ材料としての化合物半導体GaAsと、狭いバ
ンド・ギヤツプ材料としての単元素半導体Geと、
不純物として、硼素、アルミニウム、ガリウム及
び陽子（水素）のグループの１つとを組合せた本
発明の実施例を先ず説明する。上述した本発明の
原理によつて、多くの材料の組合せは当業者に容
易推考することが出来る。
不純物が、広いバンド・ギヤツプ材料に対して
選択された材料内で低い導電率を与え、且つ狭い
バンド・ギヤツプ材料に対して選択された材料内
で高い導電率を与える型の不純物なので、構造、
材料そして特性の相互関係は、あとでエミツタ電
極及びコレクタ電極として働らくことの出来る広
いバンド・ギヤツプ層２及び４において、線７及
び８の間の領域を囲む高抵抗の領域を発生する。
このような電極は電気的容量を減少し、且つ配線
性を改良する。狭いバンド・ギヤツプ層３におい
て、線７及び８に対して外部の領域に導入された
不純物はベース領域のコンタクトとして好ましい
高導電率を与える。エミツタ・ベース及びコレク
タのすべての面積が同じだから、結果的なデバイ
スは完全に反対に出来、従つて、高密度集積回路
に使われたとき、配線について本質的な単純化を
計ることが出来る。
選択された材料内で低い導電率を与え、且つ狭い
バンド・ギヤツプ材料に対して選択された材料内
で高い導電率を与える型の不純物なので、構造、
材料そして特性の相互関係は、あとでエミツタ電
極及びコレクタ電極として働らくことの出来る広
いバンド・ギヤツプ層２及び４において、線７及
び８の間の領域を囲む高抵抗の領域を発生する。
このような電極は電気的容量を減少し、且つ配線
性を改良する。狭いバンド・ギヤツプ層３におい
て、線７及び８に対して外部の領域に導入された
不純物はベース領域のコンタクトとして好ましい
高導電率を与える。エミツタ・ベース及びコレク
タのすべての面積が同じだから、結果的なデバイ
スは完全に反対に出来、従つて、高密度集積回路
に使われたとき、配線について本質的な単純化を
計ることが出来る。
第７図の構造は標準的な半導体技術を利用して
製造することが出来るが、通常イオン注入法と呼
ばれている垂直衝撃型の注入処理に特に適してい
る。垂直衝撃型の注入処理において、選択された
不純物は、デバイスの領域を限定する精密に位置
付けられたマスクの囲りの表面９を介して注入さ
れ、隣接した境界使用された材料に従つて、外部
の回路端子としても使うことが出来る。不純物は
線７及び８の間の領域の外側の単結晶構造体１中
に層４及び３の中に注入され、そしてまた、それ
らを通つて層２の中に注入される。線７及び８の
間の領域は各層中に同じ大きさの領域を与え、そ
して各層は線７及び８の外側の領域中にデバイス
活性（device enhancing properties）を有して
いる。層２及び４がバイポーラ・トランジスタの
エミツタ及びコレクタとして用いられたとき、線
７及び８の外側の層２及び４の領域は高抵抗であ
り、層３がベースとして用いられたとき、線７及
び８の外側の領域は高導電率を与える。
製造することが出来るが、通常イオン注入法と呼
ばれている垂直衝撃型の注入処理に特に適してい
る。垂直衝撃型の注入処理において、選択された
不純物は、デバイスの領域を限定する精密に位置
付けられたマスクの囲りの表面９を介して注入さ
れ、隣接した境界使用された材料に従つて、外部
の回路端子としても使うことが出来る。不純物は
線７及び８の間の領域の外側の単結晶構造体１中
に層４及び３の中に注入され、そしてまた、それ
らを通つて層２の中に注入される。線７及び８の
間の領域は各層中に同じ大きさの領域を与え、そ
して各層は線７及び８の外側の領域中にデバイス
活性（device enhancing properties）を有して
いる。層２及び４がバイポーラ・トランジスタの
エミツタ及びコレクタとして用いられたとき、線
７及び８の外側の層２及び４の領域は高抵抗であ
り、層３がベースとして用いられたとき、線７及
び８の外側の領域は高導電率を与える。
次に、エミツタ・ベース及びコレクタが同じ大
きさを有しており、GaAs／Ga／GaAsヘテロ接
合の広バンド・ギヤツプのエミツタ及びコレクタ
を有するバイポーラ・トランジスタの実施例を製
造ステツプの順を追つて以下に説明する。
きさを有しており、GaAs／Ga／GaAsヘテロ接
合の広バンド・ギヤツプのエミツタ及びコレクタ
を有するバイポーラ・トランジスタの実施例を製
造ステツプの順を追つて以下に説明する。
第２図を参照すると、支持基板１０上に設けら
れた第７図の層２，３及び４を有する構造の模式
図が与えられている。基板１０はGaAsと適合し
うる適度の原子間隔を有し、そして、高抵抗性ま
たは準絶縁体GaAsでありGaAs層２と適合して
欠陥のないエピタキシヤル界面１１を形成する半
導体材料である。
れた第７図の層２，３及び４を有する構造の模式
図が与えられている。基板１０はGaAsと適合し
うる適度の原子間隔を有し、そして、高抵抗性ま
たは準絶縁体GaAsでありGaAs層２と適合して
欠陥のないエピタキシヤル界面１１を形成する半
導体材料である。
イオン注入マスク部材１２がデバイスの表面９
の所定位置に置かれる。マスク１２が、1986年６
月19日に出願された米国特許出願第06／876063号
に開示されたAuGeまたはインジウム（In）とタ
ングステン(W)の合金のような金属であれば、後に
GaAs層４のオーミツク・コンタクトとして使う
ことが出来る。
の所定位置に置かれる。マスク１２が、1986年６
月19日に出願された米国特許出願第06／876063号
に開示されたAuGeまたはインジウム（In）とタ
ングステン(W)の合金のような金属であれば、後に
GaAs層４のオーミツク・コンタクトとして使う
ことが出来る。
半導体層２及び４は機能的に同じであり、ここ
で製造されるトランジスタは接続関係を逆にする
ことが可能だから、この分野における専門家は下
記の事柄に注意を向ける必要がある。即ち、エピ
タキシヤル成長の技術が層２，３及び４の製造に
使われた場合GaAs上で成長されたGeはGe上で
成長されたGaAsよりも、より高いデバイス品質
を有していると言われているので、トランジスタ
のエミツタとして用いられる特定の層は通常下側
の層から選ばれるけれども、本発明のこの３層構
造体１の場合には、エミツタとして用いる層は下
側層または上側層何れからでも選ぶことが出来
る。
で製造されるトランジスタは接続関係を逆にする
ことが可能だから、この分野における専門家は下
記の事柄に注意を向ける必要がある。即ち、エピ
タキシヤル成長の技術が層２，３及び４の製造に
使われた場合GaAs上で成長されたGeはGe上で
成長されたGaAsよりも、より高いデバイス品質
を有していると言われているので、トランジスタ
のエミツタとして用いられる特定の層は通常下側
の層から選ばれるけれども、本発明のこの３層構
造体１の場合には、エミツタとして用いる層は下
側層または上側層何れからでも選ぶことが出来
る。
次に第３図を参照すると、イオン注入は矢印の
ように行われ、選択された不純物がマスク１２を
取り囲む構造体１の領域に注入される。注入は表
面９に対して実質的に垂直方向に行われ、不純物
原子は、マスク外の領域の単結晶内に線７及び８
で示された全体の深さまで侵入するよう充分なエ
ネルギで打込まれる。注入不純物は、層２及び４
のGaAs材料に対しては、それらを高抵抗性にす
るようなものであり、層３の半導体材料Geに対
しては高導電率を生ずるようなものが選ばれる。
半導体材料GaAsに対しては硼素、アルミニウ
ム、ガリウム及び陽子（水素）の如き元素がこの
要件を満足させるが、硼素は約425℃の相対的に
低い焼なまし温度でGe層３中に活性化されるの
で、硼素は好ましい不純物である。この焼なまし
温度は高い抵抗性を示している注入GaAs領域の
導電性を回復するのには不充分である。
ように行われ、選択された不純物がマスク１２を
取り囲む構造体１の領域に注入される。注入は表
面９に対して実質的に垂直方向に行われ、不純物
原子は、マスク外の領域の単結晶内に線７及び８
で示された全体の深さまで侵入するよう充分なエ
ネルギで打込まれる。注入不純物は、層２及び４
のGaAs材料に対しては、それらを高抵抗性にす
るようなものであり、層３の半導体材料Geに対
しては高導電率を生ずるようなものが選ばれる。
半導体材料GaAsに対しては硼素、アルミニウ
ム、ガリウム及び陽子（水素）の如き元素がこの
要件を満足させるが、硼素は約425℃の相対的に
低い焼なまし温度でGe層３中に活性化されるの
で、硼素は好ましい不純物である。この焼なまし
温度は高い抵抗性を示している注入GaAs領域の
導電性を回復するのには不充分である。
この工程までで得られた構造体は、マスク１２
の下のベース１８の両側にあるGaAs領域１６及
び１７がエミツタとコレクタの何れにも使える相
互交換性（interchangeability）を持つており、
これにより、あとでデバイスの配線を簡単化する
ことが出来るような対称性をトランジスタとして
のコンタクトを与えることを必要とする。
の下のベース１８の両側にあるGaAs領域１６及
び１７がエミツタとコレクタの何れにも使える相
互交換性（interchangeability）を持つており、
これにより、あとでデバイスの配線を簡単化する
ことが出来るような対称性をトランジスタとして
のコンタクトを与えることを必要とする。
ここまでに説明して来た製造技術によつて、同
じ面積の電極を有する層状にされた単結晶構造体
中に半導体デバイスを作り、その半導体デバイス
の主電流路は整列された（aligned）領域を取り
囲む層状単結晶の領域を変換した表面に対してほ
ぼ垂直であり、上述の整列された領域は層に沿つ
て延びており、且つ主要電流路の電極の囲りの表
面層の部分を除去することによつて主要電流路の
ための制御電極を設けることは、斯の道の専門家
には容易に理解出来るであろう。
じ面積の電極を有する層状にされた単結晶構造体
中に半導体デバイスを作り、その半導体デバイス
の主電流路は整列された（aligned）領域を取り
囲む層状単結晶の領域を変換した表面に対してほ
ぼ垂直であり、上述の整列された領域は層に沿つ
て延びており、且つ主要電流路の電極の囲りの表
面層の部分を除去することによつて主要電流路の
ための制御電極を設けることは、斯の道の専門家
には容易に理解出来るであろう。
第１図及び第４図乃至第６図において、本発明
に従つたコンタクトを設ける技術を説明する。
に従つたコンタクトを設ける技術を説明する。
先ず、第４図を参照すると、層４の蝕刻処理に
耐えるマスクの材料１９がマスク１２の側面とそ
の付近の構造体表面に与えられる。窒化シリコン
（Si3N4）のような誘電体はマスク１９として好
ましい材料である。
耐えるマスクの材料１９がマスク１２の側面とそ
の付近の構造体表面に与えられる。窒化シリコン
（Si3N4）のような誘電体はマスク１９として好
ましい材料である。
次に第５図を参照して、マスクとしての誘電体
材料１９を与えた後、接合面６においてGe層３
を露出させるために、垂直蝕刻が表面９から層４
に施される。この素子１の構造の性質に応じて、
反応イオン蝕刻または化学的蝕刻を特定の接合層
に適用することにより、この蝕刻処理を簡易化す
ることが出来るが、本実施例においては、接合面
６について、GaAs材料とGe材料との蝕刻の性質
が異なるという事実によつて、層によつて異なつ
た蝕刻法が用いられる。
材料１９を与えた後、接合面６においてGe層３
を露出させるために、垂直蝕刻が表面９から層４
に施される。この素子１の構造の性質に応じて、
反応イオン蝕刻または化学的蝕刻を特定の接合層
に適用することにより、この蝕刻処理を簡易化す
ることが出来るが、本実施例においては、接合面
６について、GaAs材料とGe材料との蝕刻の性質
が異なるという事実によつて、層によつて異なつ
た蝕刻法が用いられる。
蝕刻処理は原理的に言つて、表面９に対して垂
直方向に進行する。然しながら、図示していない
が、誘電体１９及び層４の準絶縁体部分に僅かな
横方向の蝕刻が生ずることがありうる。横方向に
生じる蝕刻の程度に応じて、表面９に対する誘電
体１９の横方向の幅を選ぶことによつて、後に電
極が設けられたときに、誘電体１９の下にある層
４が絶縁体として役立つのに充分な層４の横方向
の幅を維持させる。
直方向に進行する。然しながら、図示していない
が、誘電体１９及び層４の準絶縁体部分に僅かな
横方向の蝕刻が生ずることがありうる。横方向に
生じる蝕刻の程度に応じて、表面９に対する誘電
体１９の横方向の幅を選ぶことによつて、後に電
極が設けられたときに、誘電体１９の下にある層
４が絶縁体として役立つのに充分な層４の横方向
の幅を維持させる。
次に、第６図において、一部が最終製品のベー
ス・コンタクトとして用いられるコンタクト用金
属２５が、露出した層６と、層４の残部と、誘電
体１９と、金属１２を被つて被着される。
ス・コンタクトとして用いられるコンタクト用金
属２５が、露出した層６と、層４の残部と、誘電
体１９と、金属１２を被つて被着される。
第７図において、最後の平坦化とコンタクト分
離作業がイオン切削（ion milling）法、または
反応イオン蝕刻法によつて、金属層２５の一部の
蝕刻が行われる。金属層２５は誘電体１９上から
除去されて、金属１２はオーミツク・コンタクト
１２として用いられる。
離作業がイオン切削（ion milling）法、または
反応イオン蝕刻法によつて、金属層２５の一部の
蝕刻が行われる。金属層２５は誘電体１９上から
除去されて、金属１２はオーミツク・コンタクト
１２として用いられる。
本発明を実施するに際して、種々の製造方法を
適用することが出来る。或る種の蝕刻、即ち腐食
に対して素子１２を保護するのに有用であるチタ
ンの覆い（図示せず）が素子１２または他の部分
に置かれる。精密な輪郭付けが必要な場合、アル
ゴンと酸素の混合体中でイオン切削法を用いて、
誘電体１９の付近を含んで素子１２の垂直形状を
整えることが出来る。これは、集積回路を作ると
きのデバイス配線ラインを設けることを容易にす
る。
適用することが出来る。或る種の蝕刻、即ち腐食
に対して素子１２を保護するのに有用であるチタ
ンの覆い（図示せず）が素子１２または他の部分
に置かれる。精密な輪郭付けが必要な場合、アル
ゴンと酸素の混合体中でイオン切削法を用いて、
誘電体１９の付近を含んで素子１２の垂直形状を
整えることが出来る。これは、集積回路を作ると
きのデバイス配線ラインを設けることを容易にす
る。
Geに対してベース・コンタクトの合金化を必
要としないので、例えばAuGeのような任意の金
属を素子１２に対して使うことが出来る。
要としないので、例えばAuGeのような任意の金
属を素子１２に対して使うことが出来る。
AuGeのような合金型のn+GaAsオーミツク・
コンタクト素子が基板１４の底面に与えられ、そ
れは、トランジスタのエミツタ電極か、またはコ
レクタ電極の何れかになる第３電極を与える。必
要に応じて、領域１４は、コンタクトの接続を容
易にするために、均一に、あるいは部分的にドー
プすることが出来る（第１図参照）。
コンタクト素子が基板１４の底面に与えられ、そ
れは、トランジスタのエミツタ電極か、またはコ
レクタ電極の何れかになる第３電極を与える。必
要に応じて、領域１４は、コンタクトの接続を容
易にするために、均一に、あるいは部分的にドー
プすることが出来る（第１図参照）。
他の実施例として、適当な蝕刻処理と導電素子
２または１４に設けられた導電性領域によつて、
導電素子に対するコンタクトをトランジスタ表面
上の他のデバイス電極に隣接させて作ることが出
来る。
２または１４に設けられた導電性領域によつて、
導電素子に対するコンタクトをトランジスタ表面
上の他のデバイス電極に隣接させて作ることが出
来る。
Ｅ 発明の効果
以上説明したように、本発明は、垂直方向に向
けられた共通面のエミツタ・ベース及びコレクタ
を有し、電気的に秀れた性質を与え、エミツタと
ベース電極を交替することが出来、しかも占領面
積の小さな、バイポーラ・トランジスタを提供す
る。
けられた共通面のエミツタ・ベース及びコレクタ
を有し、電気的に秀れた性質を与え、エミツタと
ベース電極を交替することが出来、しかも占領面
積の小さな、バイポーラ・トランジスタを提供す
る。
第１図は本発明に従つたバイポーラ・トランジ
スタの実施例を示す図、第２図、第３図、第４
図、第５図及び第６図は第１図のバイポーラ・ト
ランジスタを製造工程を説明するための図、第７
図は第１図のバイポーラ・トランジスタを得るた
めの本発明を含む中間製品を説明するための図で
ある。 １……単結晶構造体、２，４……広いバンド・
ギヤツプを有する半導体エピタキシヤル層、３…
…狭いバンド・ギヤツプを有する半導体エピタキ
シヤル層、１０……支持基板、１２……金属マス
ク、１６，１７……バイポーラ・トランジスタの
エミツタ・またはコレクタに使う領域、１８……
バイポーラ・トラジスタのベース領域、１９……
誘電体マスク、２５……ベース・コンタクト用金
属。
スタの実施例を示す図、第２図、第３図、第４
図、第５図及び第６図は第１図のバイポーラ・ト
ランジスタを製造工程を説明するための図、第７
図は第１図のバイポーラ・トランジスタを得るた
めの本発明を含む中間製品を説明するための図で
ある。 １……単結晶構造体、２，４……広いバンド・
ギヤツプを有する半導体エピタキシヤル層、３…
…狭いバンド・ギヤツプを有する半導体エピタキ
シヤル層、１０……支持基板、１２……金属マス
ク、１６，１７……バイポーラ・トランジスタの
エミツタ・またはコレクタに使う領域、１８……
バイポーラ・トラジスタのベース領域、１９……
誘電体マスク、２５……ベース・コンタクト用金
属。
Claims (1)
- 【特許請求の範囲】 １ 広いバンド・ギヤツプの第１半導体層、狭い
バンド・ギヤツプの第２半導体層及び広いバン
ド・ギヤツプの第３半導体層を有する単結晶多層
構造体を備え上記第１、第２及び第３半導体層の
夫々のうち垂直方向に整列された部分はバイポー
ラ・トランジスタの動作領域を構成し、上記第１
及び第３半導体層の夫々のうち上記動作領域の外
側の部分は高抵抗を生じるようにドープされてお
り、上記第２半導体層のうち上記動作領域の外側
の部分は高導電率を生じるようにドープされてい
ることを特徴とする半導体装置。 ２ 広いバンド・ギヤツプの第１半導体層、狭い
バンド・ギヤツプの第２半導体層、広いバンド・
ギヤツプの第３半導体層及び半導体基板を有し上
記第１、第２及び第３半導体層には各層をヘテロ
接合トランジスタ装置の動作領域として動作させ
るための不純物がドープされている単結晶多層構
造体を形成し、 上記第１半導体層の表面上に装置領域を規定す
る不純物注入マスクを設け、 上記第１及び第３半導体層を高抵抗性にし且つ
上記第２半導体を高導電性にする不純物を上記表
面から上記単結晶多層構造体内に注入し、 上記不純物注入マスクに隣接した上記表面の部
分に食刻マスクを設け、 上記不純物注入マスク及び食刻マスクで覆われ
ない上記第１半導体層の部分を食刻し上記第２半
導体層を露出し、 該露出された第２半導体層、上記装置領域の上
記第１及び第３半導体層にオーミツク接点を設け
ることを特徴とする半導体装置の製造方法、
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US41812 | 1987-04-23 | ||
| US07/041,812 US4872040A (en) | 1987-04-23 | 1987-04-23 | Self-aligned heterojunction transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63268276A JPS63268276A (ja) | 1988-11-04 |
| JPH0553299B2 true JPH0553299B2 (ja) | 1993-08-09 |
Family
ID=21918456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63035458A Granted JPS63268276A (ja) | 1987-04-23 | 1988-02-19 | 半導体装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4872040A (ja) |
| EP (1) | EP0288681B1 (ja) |
| JP (1) | JPS63268276A (ja) |
| DE (1) | DE3851175T2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61198776A (ja) * | 1985-02-28 | 1986-09-03 | Fujitsu Ltd | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
| US4967254A (en) * | 1987-07-16 | 1990-10-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JP2619407B2 (ja) * | 1987-08-24 | 1997-06-11 | 株式会社日立製作所 | 半導体装置の製造方法 |
| JPH01175256A (ja) * | 1987-12-29 | 1989-07-11 | Nec Corp | ヘテロ構造バイポーラ・トランジスタおよびその製造方法 |
| US4939562A (en) * | 1989-04-07 | 1990-07-03 | Raytheon Company | Heterojunction bipolar transistors and method of manufacture |
| US5183778A (en) * | 1989-11-20 | 1993-02-02 | Fujitsu Limited | Method of producing a semiconductor device |
| JPH03160714A (ja) * | 1989-11-20 | 1991-07-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| EP0478923B1 (en) * | 1990-08-31 | 1997-11-05 | Texas Instruments Incorporated | Method of fabricating self-aligned heterojunction bipolar transistors |
| US6046109A (en) * | 1997-12-29 | 2000-04-04 | Industrial Technology Research Institute | Creation of local semi-insulating regions on semiconductor substrates |
| US7282425B2 (en) * | 2005-01-31 | 2007-10-16 | International Business Machines Corporation | Structure and method of integrating compound and elemental semiconductors for high-performance CMOS |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU7731575A (en) * | 1974-01-18 | 1976-07-15 | Nat Patent Dev Corp | Heterojunction devices |
| DE2719464A1 (de) * | 1977-04-30 | 1978-12-21 | Erich Dr Kasper | Verfahren zur herstellung von bipolaren hochfrequenztransistoren |
| US4381953A (en) * | 1980-03-24 | 1983-05-03 | International Business Machines Corporation | Polysilicon-base self-aligned bipolar transistor process |
| US4395722A (en) * | 1980-10-21 | 1983-07-26 | The United States Of America As Represented By The Secretary Of The Army | Heterojunction transistor |
| US4380774A (en) * | 1980-12-19 | 1983-04-19 | The United States Of America As Represented By The Secretary Of The Navy | High-performance bipolar microwave transistor |
| US4385198A (en) * | 1981-07-08 | 1983-05-24 | The United States Of America As Represented By The Secretary Of The Air Force | Gallium arsenide-germanium heteroface junction device |
| US4573064A (en) * | 1981-11-02 | 1986-02-25 | Texas Instruments Incorporated | GaAs/GaAlAs Heterojunction bipolar integrated circuit devices |
| US4482906A (en) * | 1982-06-30 | 1984-11-13 | International Business Machines Corporation | Gallium aluminum arsenide integrated circuit structure using germanium |
| JPS59130774A (ja) * | 1983-01-17 | 1984-07-27 | Yanmar Diesel Engine Co Ltd | 農用トラクタ−のブレ−キ装置 |
| US4593305A (en) * | 1983-05-17 | 1986-06-03 | Kabushiki Kaisha Toshiba | Heterostructure bipolar transistor |
| JPS6010776A (ja) * | 1983-06-30 | 1985-01-19 | Fujitsu Ltd | バイポーラトランジスタの製造方法 |
| US4599791A (en) * | 1983-11-28 | 1986-07-15 | At&T Bell Laboratories | Method of making integrated circuits employing proton-bombarded AlGaAs layers |
| US4586071A (en) * | 1984-05-11 | 1986-04-29 | International Business Machines Corporation | Heterostructure bipolar transistor |
| US4596070A (en) * | 1984-07-13 | 1986-06-24 | Texas Instruments Incorporated | Interdigitated IMPATT devices |
| JPH0744182B2 (ja) * | 1984-11-09 | 1995-05-15 | 株式会社日立製作所 | ヘテロ接合バイポ−ラ・トランジスタ |
| US4649411A (en) * | 1984-12-17 | 1987-03-10 | Motorola, Inc. | Gallium arsenide bipolar ECL circuit structure |
| JPS61147571A (ja) * | 1984-12-21 | 1986-07-05 | Toshiba Corp | ヘテロ接合バイポ−ラトランジスタの製造方法 |
| JPS61197424A (ja) * | 1985-02-27 | 1986-09-01 | Mitsubishi Metal Corp | 六フツ化ウランよりウラン酸化物を得る方法 |
| EP0197424B1 (en) * | 1985-03-25 | 1993-06-02 | Nec Corporation | Process of fabricating a heterojunction bipolar transistor |
-
1987
- 1987-04-23 US US07/041,812 patent/US4872040A/en not_active Expired - Fee Related
-
1988
- 1988-02-19 JP JP63035458A patent/JPS63268276A/ja active Granted
- 1988-02-24 EP EP88102728A patent/EP0288681B1/en not_active Expired - Lifetime
- 1988-02-24 DE DE3851175T patent/DE3851175T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0288681B1 (en) | 1994-08-24 |
| JPS63268276A (ja) | 1988-11-04 |
| DE3851175D1 (de) | 1994-09-29 |
| EP0288681A1 (en) | 1988-11-02 |
| US4872040A (en) | 1989-10-03 |
| DE3851175T2 (de) | 1995-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4481706A (en) | Process for manufacturing integrated bi-polar transistors of very small dimensions | |
| US4764801A (en) | Poly-sidewall contact transistors | |
| US4794445A (en) | Semiconductor device | |
| EP0073509A2 (en) | Semiconductor integrated circuit device | |
| JPS5811107B2 (ja) | 半導体ダイオ−ドを有するプログラム可能メモリセル | |
| JPH0553299B2 (ja) | ||
| US4837178A (en) | Method for producing a semiconductor integrated circuit having an improved isolation structure | |
| US3997378A (en) | Method of manufacturing a semiconductor device utilizing monocrystalline-polycrystalline growth | |
| EP0052038A2 (en) | Method of fabricating integrated circuit structure | |
| JP2605030B2 (ja) | 直交バイポーラ−トランジスタ | |
| US4857479A (en) | Method of making poly-sidewall contact transistors | |
| US4860086A (en) | Semiconductor device | |
| JPS582076A (ja) | シヨツトキダイオ−ドの製造方法 | |
| US3752702A (en) | Method of making a schottky barrier device | |
| CA1205577A (en) | Semiconductor device | |
| EP0194199A2 (en) | Double gate static induction thyristor and method for manufacturing the same | |
| JPS59161060A (ja) | 半導体デバイスの製造方法 | |
| JPH06204167A (ja) | 半導体装置の製造方法 | |
| JPS59181060A (ja) | 半導体装置 | |
| US3299330A (en) | Intermetallic compound semiconductor devices | |
| US20020185677A1 (en) | Electronic power device integrated on a semiconductor material and related manufacturing process | |
| JPS6346990B2 (ja) | ||
| JPH0797634B2 (ja) | 電界効果トランジスタとその製造方法 | |
| JPS58164241A (ja) | 半導体装置の製造方法 | |
| JPH02135755A (ja) | 誘電体分離基板及び半導体装置 |