JPS58207696A - パタ−ンめつきによるプリント配線板の製法 - Google Patents
パタ−ンめつきによるプリント配線板の製法Info
- Publication number
- JPS58207696A JPS58207696A JP8901783A JP8901783A JPS58207696A JP S58207696 A JPS58207696 A JP S58207696A JP 8901783 A JP8901783 A JP 8901783A JP 8901783 A JP8901783 A JP 8901783A JP S58207696 A JPS58207696 A JP S58207696A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- metal
- metal layer
- substrate
- areas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0571—Dual purpose resist, e.g. etch resist used as solder resist, solder resist used as plating resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0574—Stacked resist layers used for different processes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metallurgy (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はパターンめっきによるプリント配線板の製法に
関する。
関する。
大部分のプリン１〜配線板は、他の装置と電気的に接続
するために高価な金属接点を必要とする。
するために高価な金属接点を必要とする。
しかしこのように高価な金属はプリント配線板をＶＡ造
する際の費用の大部分を占め、かつその費用は金属の価
格変動の影響をもろに受けてしまう。
する際の費用の大部分を占め、かつその費用は金属の価
格変動の影響をもろに受けてしまう。
しかし接点抵抗値の低い高価な金属は、接点の接触する
部分のみしか必要でないので、必要とする領域のみに限
って高価な金属を被覆するために種々の選択的めっき技
術が開発されている。選択的めっきを考慮した場合、ハ
ンダ・レジストの下にスズや釦のような低融点金属の蒸
着は避けなければならない。
部分のみしか必要でないので、必要とする領域のみに限
って高価な金属を被覆するために種々の選択的めっき技
術が開発されている。選択的めっきを考慮した場合、ハ
ンダ・レジストの下にスズや釦のような低融点金属の蒸
着は避けなければならない。
選択的（又はパターン）めっきを行なう方法の一つとし
ては、接点金属を必要としない領域にテープを用いてマ
スクする方法が公知である。しかしこの方法は、接点部
が回路基板の全領域にわたり不規則に分布している場合
には、時間のかかる１１つ非常に高価な方法となってし
まう。
ては、接点金属を必要としない領域にテープを用いてマ
スクする方法が公知である。しかしこの方法は、接点部
が回路基板の全領域にわたり不規則に分布している場合
には、時間のかかる１１つ非常に高価な方法となってし
まう。
配線板にタブ又はチップを形成する別の技法としては、
調節された浸漬めっきの方法がある。この方法はめっき
すべき直線状縁部の接続領域しか使用できないという欠
点がある。
調節された浸漬めっきの方法がある。この方法はめっき
すべき直線状縁部の接続領域しか使用できないという欠
点がある。
第３の方法は、すでに薄着されている金属をマスクでカ
バーした後、基板箔を除去する前に種々の金属を順次選
択的にめっきする方法である。この方法は配線板りをラ
ンダムに選択めっきすることかできるけれども、この方
法は追加の処理工程を必要とし、［］つ処理工程のがす
れを中断してしまうので、高価で且つ不便な方法である
。この方法はまた、マスキングめっき後、再びマスキン
グ及びめっき処理をしなければならないので、マスキン
ク反びめつきの回数が増加し、従って同じ量の配線板を
生産するためには費用が増加してしまう。
バーした後、基板箔を除去する前に種々の金属を順次選
択的にめっきする方法である。この方法は配線板りをラ
ンダムに選択めっきすることかできるけれども、この方
法は追加の処理工程を必要とし、［］つ処理工程のがす
れを中断してしまうので、高価で且つ不便な方法である
。この方法はまた、マスキングめっき後、再びマスキン
グ及びめっき処理をしなければならないので、マスキン
ク反びめつきの回数が増加し、従って同じ量の配線板を
生産するためには費用が増加してしまう。
本発明は、パターン（又は選択）めっきの方法を用いた
プリント配線板の製法に関するものである。
プリント配線板の製法に関するものである。
プリント配線板を製造するための標準的な方法は、パタ
ーンめっきをせず、且つ新しい処理工程を追加すること
なく新規な方法で変更したもので、タイプ１と呼ばれる
従来例のプロセスである。この変更の結果、配線板−Ｌ
の任意の領域にパターンめっきを行なうことができるよ
うになる。
ーンめっきをせず、且つ新しい処理工程を追加すること
なく新規な方法で変更したもので、タイプ１と呼ばれる
従来例のプロセスである。この変更の結果、配線板−Ｌ
の任意の領域にパターンめっきを行なうことができるよ
うになる。
本発明に係る方法は、ＨＯ，処理と呼ばれるものであり
、永久ポジ・マスクと一時的ネガ・マスクとの特別な組
み合わせによりパターンめっきを達成するものである。
、永久ポジ・マスクと一時的ネガ・マスクとの特別な組
み合わせによりパターンめっきを達成するものである。
本発明による新規なＨＯ，処理によれば、通常エツチン
グの後に行なわれていた従来の永久ハンダ・マスク工程
を、最初のイメージ化工程中に、連続してめっきされな
い領域全部に対して行なう。
グの後に行なわれていた従来の永久ハンダ・マスク工程
を、最初のイメージ化工程中に、連続してめっきされな
い領域全部に対して行なう。
この最初のマスクはトレース区画エッチ−レジスト及び
ハンダ・レジストとして機能する。次にパッド、孔及び
゛接点等のようにパターンめっきされる全部の領域のネ
ガ像が、一時的に剥離可能なマスクで基板−］ニに印刷
される。吹に回路基板の水入反び一時的マスクの両方が
存在しない領域全部に銅、ニッケル、そして金が所定の
順序に従って順次めっきされる。そして一時的マスクが
適切な方法で剥離され、続いて一時的マスクの下にあら
かじめＯ布されていた基部金属がエツチングされる。
ハンダ・レジストとして機能する。次にパッド、孔及び
゛接点等のようにパターンめっきされる全部の領域のネ
ガ像が、一時的に剥離可能なマスクで基板−］ニに印刷
される。吹に回路基板の水入反び一時的マスクの両方が
存在しない領域全部に銅、ニッケル、そして金が所定の
順序に従って順次めっきされる。そして一時的マスクが
適切な方法で剥離され、続いて一時的マスクの下にあら
かじめＯ布されていた基部金属がエツチングされる。
このようにして、金属張り基板が永久ハンダ・マスクで
被覆されており、そしてパッド、孔、及び接点が選択的
にめっきされている所定のパターンを得ることができる
。
被覆されており、そしてパッド、孔、及び接点が選択的
にめっきされている所定のパターンを得ることができる
。
最後の工程として、苛酷な環境による腐食から基板を更
に完全に保護するためのコンフォーマル被覆を行なうこ
とができる。以下図面を参照しつつ本発明の詳細な説明
する。
に完全に保護するためのコンフォーマル被覆を行なうこ
とができる。以下図面を参照しつつ本発明の詳細な説明
する。
第１Ａ図は従来のプリント配線板を示す断面図、第１Ｂ
図は本発明の一実施例によるプリント配線板の断面図、
第２図はそれらの製造工程を示す流れ図である。各図に
おける第１工程がら第３工程までは従来及び本発明の各
処理とも基本的に同一である。すなわち、第１工程にお
いて、例えばファイバー・グラスのような絶縁材からな
る基板１は、基部金属層２ｏで被覆されている。この被
覆基板２０は、例えば約０．００１４箇の厚さを有し、
−平方メートル当り３０５グラムの銅箔である。
図は本発明の一実施例によるプリント配線板の断面図、
第２図はそれらの製造工程を示す流れ図である。各図に
おける第１工程がら第３工程までは従来及び本発明の各
処理とも基本的に同一である。すなわち、第１工程にお
いて、例えばファイバー・グラスのような絶縁材からな
る基板１は、基部金属層２ｏで被覆されている。この被
覆基板２０は、例えば約０．００１４箇の厚さを有し、
−平方メートル当り３０５グラムの銅箔である。
そしてこの銅張り基板は必要な大きさに切断され−る。
第２工程としては、めっきする孔３をあける。そして第
３工程では、回路基板全体に無電解めっきにより銅等の
薄膜を被膜する。これら予備工程は公知の技術である。
３工程では、回路基板全体に無電解めっきにより銅等の
薄膜を被膜する。これら予備工程は公知の技術である。
標準的な従来例の第４工程は、後でトレース及びパッド
−１−に金属が被覆できるように、全てのパターンを一
時的なマスクのネガ像で印刷することである。この一時
的マスクはめつき処理により影響されないが、後でアル
カリ剥離等の適切な方法により除去することができる。
−１−に金属が被覆できるように、全てのパターンを一
時的なマスクのネガ像で印刷することである。この一時
的マスクはめつき処理により影響されないが、後でアル
カリ剥離等の適切な方法により除去することができる。
従来例の処理は第５王程で回路基板に銅材４０、ニッケ
ル材５０、そして金材３０がめつきされ、そして第６エ
程においてメッキ・レジストか剥離されて基板はエツチ
ングされる。吹に第７エ程において基板にはハンターレ
ジスト層が塗付される。
ル材５０、そして金材３０がめつきされ、そして第６エ
程においてメッキ・レジストか剥離されて基板はエツチ
ングされる。吹に第７エ程において基板にはハンターレ
ジスト層が塗付される。
一方、本発明によるＨＯ，処理では、初期イメージ化−
［程が全く異なる。ＨＯ，処理の′１ｆＩＪ４工程にお
いて、第１のマスクは永久マ、スク１０であり、これは
後で基板に部品が取り付けられ、そしてハンタ付けの準
備が完了したときにハンダ・レジスト層として機有巨す
る。この永久マスク１０はこれ以、トめっきされない場
所すべてにポジ像として印刷され、そしてトレース又は
シールド７のようにエツチングにより剥離されない。翼
体的には、この永久マスク１０は紫外線または保存のき
くポリマーであり、従来例の第７エ程で使用したのと同
一の材料である。また、最終的に得られる回路基板は、
基部金属を被覆するのに高価な金を使用しないで、最終
のユーザが好まれる金色になるように、水入ハンダ・レ
ジスト材を適切な色で着色することも可能である。基部
の銅被覆の場合、適切な永久マスクの色はライトグリー
ンであることが知られている。他の方法は、永久マスク
を形成する１１１１に黒色開化第二銅等の熱伝導性被膜
を行なうことである。このことにより永久マスクの付着
力を高め、これによって回路基板を組立てる場合の機械
的酷使に対して回路基板の頑丈さがＯｉ訓される。
［程が全く異なる。ＨＯ，処理の′１ｆＩＪ４工程にお
いて、第１のマスクは永久マ、スク１０であり、これは
後で基板に部品が取り付けられ、そしてハンタ付けの準
備が完了したときにハンダ・レジスト層として機有巨す
る。この永久マスク１０はこれ以、トめっきされない場
所すべてにポジ像として印刷され、そしてトレース又は
シールド７のようにエツチングにより剥離されない。翼
体的には、この永久マスク１０は紫外線または保存のき
くポリマーであり、従来例の第７エ程で使用したのと同
一の材料である。また、最終的に得られる回路基板は、
基部金属を被覆するのに高価な金を使用しないで、最終
のユーザが好まれる金色になるように、水入ハンダ・レ
ジスト材を適切な色で着色することも可能である。基部
の銅被覆の場合、適切な永久マスクの色はライトグリー
ンであることが知られている。他の方法は、永久マスク
を形成する１１１１に黒色開化第二銅等の熱伝導性被膜
を行なうことである。このことにより永久マスクの付着
力を高め、これによって回路基板を組立てる場合の機械
的酷使に対して回路基板の頑丈さがＯｉ訓される。
ＨＯ，処理の第５工程は、第２イメージ化工程であり、
これはパッド又はコネクタ３等の選択的にめっきされる
全ての場所が露光されるようにネガ像を印刷することで
ある。この第２マスク工程は従来例処理の第４工程で用
いた一時的マスクとほぼ同様であるが、めっき工程中に
おいてパッド及びコネクタ３のみか電解液中で露光され
る。このようなＨＯ，処理における連続した２つのイメ
ージ化工程は従来例処理の第１イメージ化工程よりも極
端に高価なものではなく、従来処理の２つのマスキング
工程（第４及び第７エ程）よりも支部１なものであり、
そしてめっき、剥Ｍ及びエツチングＬ程を時間的に分離
して行なえるものである。
これはパッド又はコネクタ３等の選択的にめっきされる
全ての場所が露光されるようにネガ像を印刷することで
ある。この第２マスク工程は従来例処理の第４工程で用
いた一時的マスクとほぼ同様であるが、めっき工程中に
おいてパッド及びコネクタ３のみか電解液中で露光され
る。このようなＨＯ，処理における連続した２つのイメ
ージ化工程は従来例処理の第１イメージ化工程よりも極
端に高価なものではなく、従来処理の２つのマスキング
工程（第４及び第７エ程）よりも支部１なものであり、
そしてめっき、剥Ｍ及びエツチングＬ程を時間的に分離
して行なえるものである。
ＨＯ，処理の第６及び第７エ程は、新しい順序に基づい
て所定の回路パターン７を得るための適切な金属めっき
と、不要の基部被蒲層２０及び非電解金屈５のエツチン
グである。めっきされる金属は鋼材４０、その上にニッ
ケル材５０、更にそのトに金材３０であるが、他の組み
合わせ、例えばｌ＝１、その上にニッケル、更にその上
にすす等の材料を用いてもよい。
て所定の回路パターン７を得るための適切な金属めっき
と、不要の基部被蒲層２０及び非電解金屈５のエツチン
グである。めっきされる金属は鋼材４０、その上にニッ
ケル材５０、更にそのトに金材３０であるが、他の組み
合わせ、例えばｌ＝１、その上にニッケル、更にその上
にすす等の材料を用いてもよい。
ここでＬ述ＨＯ，処理の特徴を例示すれば、第１に、融
点が約１０８３°Ｃである基部鋼材のみがハンダ・マス
クの下にあるので、従来例の処理においてすすを除いた
と同様に、連続するハンダ槽の工程中に下層金属の再流
によりハンダマスクにしわが生ずる可能性は、基部鋼材
にしか生じない。
点が約１０８３°Ｃである基部鋼材のみがハンダ・マス
クの下にあるので、従来例の処理においてすすを除いた
と同様に、連続するハンダ槽の工程中に下層金属の再流
によりハンダマスクにしわが生ずる可能性は、基部鋼材
にしか生じない。
第２に、回路基板の密集した回路領域にＰｉ数の金属を
組み合わせては用いていないので、隣接するトレース間
の電気めっきによる腐食およびすず移動（すなわちウィ
スカー）等の環境上の問題をかなり減少させることがで
きる。最後に、高周波帯域における使用において、ＨＯ
，処理による回路２、（鈑は、ＩＩｌ板の回路基板と比
較してｉ衰損失が少なく、また、４電性トレース上にニ
ッケル又は金の材料を厚膜て被覆した回路基板より優れ
ている。
組み合わせては用いていないので、隣接するトレース間
の電気めっきによる腐食およびすず移動（すなわちウィ
スカー）等の環境上の問題をかなり減少させることがで
きる。最後に、高周波帯域における使用において、ＨＯ
，処理による回路２、（鈑は、ＩＩｌ板の回路基板と比
較してｉ衰損失が少なく、また、４電性トレース上にニ
ッケル又は金の材料を厚膜て被覆した回路基板より優れ
ている。
なお、ト軌の説明は両面回路基板についてであるが、当
業者には本発明に係る処理方法が、片面または多層回路
基板にも適用し得ることは容易に理解されることである
。
業者には本発明に係る処理方法が、片面または多層回路
基板にも適用し得ることは容易に理解されることである
。
第１Ａ図は従来のプリント配線板を示す断面図、第１Ｂ
図は本発明の一実施例によるプリント配線板の断面図、
第２図はそれらの製造工程を示す流れ図である。 −に基板、３ 穴、５．非電解金属、７：シールド、１
０゛水久マスク、２０ 基部金属層、３０：金、４ｏ：
訃Ｊ、５ｏ：ニッケル。 出１ｆｔ１′１人
図は本発明の一実施例によるプリント配線板の断面図、
第２図はそれらの製造工程を示す流れ図である。 −に基板、３ 穴、５．非電解金属、７：シールド、１
０゛水久マスク、２０ 基部金属層、３０：金、４ｏ：
訃Ｊ、５ｏ：ニッケル。 出１ｆｔ１′１人
Claims (2)
- （１） 次のパターンめっき工程により形成されるプリ
ント配線板の製法。 （イ） 引き続き所定の金属な蒸着または剥離しない基
板トの領域部をポジ像の第１水久マスクで被覆する工程
、 （ロ） 更に蒸着しない基板上の領域部を第２の一時的
マスクで被覆する工程、 （ハ）ｍＪ記第１及び第２マスクによって被覆されない
全ての領域−Ｌに第１金属層を蒸着するＩ：程、 （ニ） ｆｆｉ前記第１金属層上に該金属層とは異な
る第２金属層を蒸着する工程、 （ホ）Ｉｒ１１記第２マスクを剥離する工程、（へ）
前記第２マスクの下部にある…Ｉ記金属箔を剥離する工
程。 - （２） １つ又はそれ以トの穴をもつ金属箔張り基板に
に次の各工程で印刷回路板を作成する方法。 （イ）ｍ１記基板上および穴内に非電解金属を蒸着する
工程、 （ロ） 引き統ぎ所定の金属を蒸着または剥離しない基
板上の領域部をポジ像の第１永久マスクで被覆する工程
、 （ハ） 更に蒸着しない基板ヒの領域部を第２の一時的
マスクで被覆する工程、 （ニ） 前記第１及び第りマスクによって被覆されない
全ての領域上に第１金属層を蒸着する工程、 （ホ） ＋ｎｌ記第１金属層上に該金属層とは異なる
第２金属層を蒸着する工程、 （へ） 前記第２マスクを剥離する工程、（ト）［１記
第２マスクの下部にある前記金属箔を剥離する工程。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US38058582A | 1982-05-21 | 1982-05-21 | |
| US380585 | 1982-05-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58207696A true JPS58207696A (ja) | 1983-12-03 |
Family
ID=23501747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8901783A Pending JPS58207696A (ja) | 1982-05-21 | 1983-05-20 | パタ−ンめつきによるプリント配線板の製法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0095256B1 (ja) |
| JP (1) | JPS58207696A (ja) |
| DE (1) | DE3362659D1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3510982A1 (de) * | 1985-03-22 | 1986-09-25 | Schering AG, Berlin und Bergkamen, 1000 Berlin | Herstellung metallischer strukturen auf nichtleitern |
| CA2018208C (en) * | 1989-06-16 | 1995-01-31 | Albert Ott | Method of manufacturing printed circuit boards |
| US5302492A (en) * | 1989-06-16 | 1994-04-12 | Hewlett-Packard Company | Method of manufacturing printing circuit boards |
| DE4130121C2 (de) * | 1991-09-11 | 1994-12-15 | Ant Nachrichtentech | Verfahren zum Herstellen von Leiterplatten, bei denen die Bauelementanschlußflächen mit lötfähigen Metallschichten versehen sind |
| DE59503175D1 (de) * | 1994-04-25 | 1998-09-17 | Siemens Nv | Verfahren zur bildung metallischer leitermuster auf elektrisch isolierenden unterlagen |
| WO1995034697A2 (de) * | 1994-06-16 | 1995-12-21 | Siemens S.A. | Verfahren zum selektiven aufbringen einer veredelungsschicht und von zinn oder einer zinn-blei-legierung auf metallische oder metallisierte teile |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1011002A (en) * | 1974-05-16 | 1977-05-24 | Minnesota Mining And Manufacturing Company | Method for making printed circultry |
| US4024631A (en) * | 1975-11-24 | 1977-05-24 | Xerox Corporation | Printed circuit board plating process |
-
1983
- 1983-04-28 DE DE8383302398T patent/DE3362659D1/de not_active Expired
- 1983-04-28 EP EP19830302398 patent/EP0095256B1/en not_active Expired
- 1983-05-20 JP JP8901783A patent/JPS58207696A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE3362659D1 (en) | 1986-04-30 |
| EP0095256A1 (en) | 1983-11-30 |
| EP0095256B1 (en) | 1986-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3361556B2 (ja) | 回路配線パタ−ンの形成法 | |
| US4629681A (en) | Method of manufacturing multilayer circuit board | |
| US3742597A (en) | Method for making a coated printed circuit board | |
| US4312897A (en) | Buried resist technique for the fabrication of printed wiring | |
| US5733466A (en) | Electrolytic method of depositing gold connectors on a printed circuit board | |
| WO1987000390A1 (en) | Method of manufacturing printed circuit boards | |
| GB2137421A (en) | Printed circuits | |
| GB1266000A (ja) | ||
| US4440823A (en) | Printed board for electrical circuits | |
| US4525246A (en) | Making solderable printed circuit boards | |
| JPS58207696A (ja) | パタ−ンめつきによるプリント配線板の製法 | |
| JPS61194794A (ja) | 混成集積回路基板の製造方法 | |
| US4735694A (en) | Method for manufacture of printed circuit boards | |
| JPH01290289A (ja) | 導体パターン形成方法 | |
| JPH0219990B2 (ja) | ||
| JP2625203B2 (ja) | プリント基板におけるソルダーコートの形成方法 | |
| JPS5877287A (ja) | 印刷配線板の製造方法 | |
| WO1988005990A1 (en) | Cladding of substrates with thick metal circuit patterns | |
| JPH0555750A (ja) | 多層プリント配線板とその製造方法 | |
| JP2752988B2 (ja) | プリント配線板の製造方法 | |
| JPS6355998A (ja) | 高密度プリント配線板の製造方法 | |
| JPH01305596A (ja) | プリント配線板の製造方法 | |
| JP2517277B2 (ja) | プリント配線板の製造方法 | |
| JPH05259609A (ja) | プリント配線板の製造方法 | |
| JPH0544199B2 (ja) |