JPS5820556B2 - 整流回路 - Google Patents

Description

【発明の詳細な説明】 本発明は、比較的低電圧大電流の出力が得られる電源装
置に用いる整流回路に関するものである。

近年、電源装置は直列制御方式から断続ｔｒｉ方。

式へと移行しつつあり、その電力変換効率は向上して来
ている。

しかし、断続制御方式の電源装置における電力損失は、
原理的には無いはずであるが、実際には電源装置に使用
する電気部品素子個有の電力損失が比較的大きいため、
電源装置全体での電力変換効率が悪く、その改善が望ま
れている。

たとえば、出力電圧５■、出力電流８Ａ、すなわち電力
４０Ｗ程度の出力容量を有する従来の断続制御方式の電
源装置では、整流素子個有の損失電力は９Ｗ１スイッチ
ングトランジスタ個有の損失電力は２Ｗ、その他の損失
電力６Ｗで、合計１７Ｗとなり、したがって、一般に電
力変換効率は７０係程度の値となる。

従来、低電圧、大電流出力の断続制御方式電源装置にお
ける電力損失は、上述の例のように、はとんど整流回路
を構成する整流素子が占めている。

前記整流素子には、主にＰ−Ｎ接合ダイオードが用いら
れ、その順方向の電圧降下は直流電流１０Ａのとき約１
．５■と大きく、而して電力損失が大きくなるという欠
点があった。

これに対して、前記整流素子にショットキバリヤダイオ
ードを用いて、その順方向の電圧降下は直流電流１０Ａ
のとき約０．５２Ｖまで改善されたが、未だ実用上十分
でなく、かつその半導体の構造上大変高価となるという
欠点があった。

： 本発明は、整流回路における整流素子の電力損。

失を減少させて、電力変換効率の優れた、しかも安価な
電源装置を提供することを目的とする。

すなわち、本発明は、交流入力端子と平滑回路との間に
整流用トランジスタのコレクタ・エミツ；り間を直列に
接続してあり、整流されるべき交流入力と同位相の信号
がベース駆動用トランジスタのベースに抵抗を介して印
加されると共に該信号がベース駆動タイミング調整用ト
ランジスタのベースに抵抗とコンデンサよりなる積分回
路を介しンて印加され、さらにベース駆動タイミング調
整用トランジスタのコレクタをベース駆動用トランジス
タのベースに接続してなる駆動回路を該整流用トランジ
スタのベースに接続し、整流されるべき交流入力の極性
が反転するより早い時期に整流用；トランジスタのベー
ス中の少数キャリアを消滅させる駆動電流を発生するこ
−とを特徴とする特許路である。

第１図は、各種整流素子の電圧−電流特性を示し、第１
図のａは、Ｐ−Ｎ接合ダイオード、ｂはショットキバリ
ヤダイオードの順方向電圧ｖＦ〜順方向電流ＩＦ特性で
、第１図のＣ゛は本発明に係る整流用トランジスタのコ
レクタ飽和電圧ＶＣＱ。

）〜コレクタ電流Ｉｃ特性を示す。

第１図において、各種整流素子の電圧降下を比較してみ
ると、従来のＰ−Ｎ接合ダイオードのＶＦ−ＩＰ特性（
第１図ａ）の電圧降下に対し、ショットキバリヤダイオ
ードの■Ｆ−ＩＦ特性（第１図ｂ）で約１／３、また本
発明に用いる整流用トランジスタのＶｃＥ（ｓ）−Ｉ
ｃ特性で約１／３ の電圧降下に改善することができ
、しかもこの電圧降下に電力損失が比例するため、整流
用トランジスタを用いて整流回路を構成すれば、電力変
換効率をさらに向上することが可能となる。

本発明の整流回路を用いた電源装置の一実施例を第２図
に示し、これについて以下に説明する。

図中、１は変圧用トランスで、１次巻線Ｎ１ と、２
次巻線Ｎ２ と、駆動用巻線Ｎ３ とから成っている。

２は整流回路で、トランス１の２次巻線Ｎ２と平滑回路
４との間に整流用トランジスタＱｃを直列に接続してい
る。

３は駆動回路で、整流用トランジスタＱｃのベース駆動
用トランジスタＱ１と、前記トランジスタＱｃのベース
駆動タイミング調整用トランジスタＱ２ と、前記トラ
ンジスタＱ１ およびＱ２のベース抵抗Ｒ１およびＲ３
と、さらに遅延回路を構成する抵抗Ｒ２とコンデンサＣ
２とから成っている。

４は平滑回路で、チョークコイルＬ１ とコンデンサＣ
１とから成っている。

以上の構成において、第２図の動作波形を第３図に示し
、回路動作を説明する。

図中、ａはトランス１の２次巻線Ｎ２の出力電圧ＶＮ
波形、ｂはトランス１の駆動用巻線Ｎ３の出力電圧ｖＮ
波形、Ｃは同図すの積分波形ｖＩ、ａは駆動回路３
のトランジスタＱ２のない場合のトランジスタＱ１ の
ベース中の少数キャリヤ濃度ｎ。

の波形、Ｃは駆動回路３のトランジスタＱ２がある場合
のトランジスタＱ１ のベース中の少数キャリヤ濃度ｎ
１ の波形、ｆはトランジスタＱ１ のコレクタ電圧Ｖ
ｃ波形、ｇは整流用トランジスタＱｃの電流波形である
。

第３図のｇにおいて、実線は、第２図に示す平滑回路４
のチョークコイルＬ１ とコンデンサＣ１が無く、抵
抗負荷であった場合の整流用トランジスタＱｃの電流波
形で、点線は、第２図に示す平滑回路４のチョークコイ
ルＬ１ とコンデンサＣ１が無く、かつトランジスタＱ
２が無かった場合の整流用トランジスタＱｃの電流波形
である。

第２図の電源装置は、交流入力がトランス１の１次巻線
Ｎ１ に印加され、該トランス１で昇（降）圧されて、
２次巻線Ｎ２に第３図のａに示す出力□電圧ｖＮ２を得
ている。

前記出力電圧■Ｎ２は、整流用トランジスタＱｃのエミ
ッタに印加され、該トランジスタＱｃのコレクタ出力と
して平滑回路４を介し、出力端間に直流出力を得ている
。

一方、トランス１の駆動用巻線Ｎ３には、第３図のｂに
示す出力電圧ＶＮ３が得られ、該出力電圧■Ｎ３は、ベ
ース抵抗Ｒ１を介してトランジスタＱ１ のベースに印
加され、該トランジスタＱ１は導通状態となり、トラン
ジスタＱｃのベース電流が流れ、該トランジスタＱｃは
導通状態となる。

次に、第３図のａに示す出力電圧ＶＮ２が反転するタイ
ミング時間ｔ２ よりも早い時期１／、には、トランジ
スタＱｃのベース中の少数キャリヤを消滅させなければ
ならない。

そのため、１／１ よりさらに早い時期ｔ１にトランジ
スタＱ１が遮断されるようにトランジスタＱ２によって
、トランジス”Ｑｔ のベース中の少数キャリヤをトラ
ンジスタＱ２ のコレクタ電流として強制的に接地側に
流し、かくして、トランジスタＱｃを遮断状態とする。

すなわち、遅延回路を構成する抵抗Ｒ２とコンデンサＣ
２の値を、第３図のＣに示す電圧波形■■となるように
選択することにより、トランジスタＱ、のベース中の少
数キャリヤ濃度ｎ１ は、第３図のｅに示す波形とする
ことができ、トランジスタＱ１ は導通状態から遮断状
態となって、トランジスタＱ１のコレクタ電圧には、第
３図のｆに示す電圧波形が得られ、第３図のａに示す交
流電圧ＶＮ２が反転するより早い時期にトランジスタＱ
ｃを切換えることができる。

したがって、駆動回路３のトランジスタＱ４によって駆
動される整流用トランジスタＱｃは、そのエミッタに印
加される出力電圧ＶＮ２の反転するタイミング時間ｔ２
より早い時期ｔ１ に、トランジスタＱｃのベース中
のキャリヤを強制的に消滅することができ（該トランジ
スタＱｃのコレク夕電流Ｉｃは、第３図のｇに示す実線
の波形となる。

例えば、第２図に示す駆動回路３のトランジスタＱ２を
設けないとすると、整流用トランジスタＱｃのベース中
のキャリヤが、第３図のｄに示すように時間ｔ２以降ま
で残っていることになり、整流用トランジスタＱｃのコ
レクタ・エミッタ間に逆電圧が印加されて、該トランジ
スタＱｃのコレクタ電流ＩＱＯは第３図のｇに示す点線
の波形となり、逆に流れてしまう。

このとき、整流用トランジスタＱｃのコレクタ・エミッ
タ間に加わる逆電圧は、トランス１の２次巻線Ｎ２の出
力電圧ＶＮ２と、平滑回路４のコンデンサＣ１に蓄積さ
れた出力電圧が加算されたものであり、前記逆電圧は整
流用トランジスタＱｃのコレクタ・エミッタ間で短絡し
た状態となるから、このときの逆電流は全て該トランジ
スタＱｃの電力損失となり、整流損失は増大し、ついに
は破壊に至らしめる結果となる。

すなわち、本発明における駆動回路３は、抵抗Ｒ２とコ
ンデンサＣ２とから成る遅延回路と、トランジスタＱ２
と、ベース抵抗Ｒ１を設けることにより、上述のよう
な問題を解決している。

さらに、整流用ダイオードＱｃの導通状態におけるコレ
クタ・エミッタ間電圧ＶＯＲ（Ｓ）は、原理的にＰ−Ｎ
接合ダイオードやショットキバリヤダイオードの順方向
電圧ｖＦより小さくすることができるため、従来の整流
素子に比較して、個有の電力損失を著しく減少すること
ができる。

一般に、トランジスタのコレクタ・エミッタ間の逆方向
耐圧は少ないが、ＴＴＬ論理素子用電源等の電圧５■程
度の整流に耐えるトランジスタは容易に製造することが
できる。

さらにまた、本発明に係る変形実施例を第４図に示し、
これについて説明する。

第４図の整流回路２において、整流用トランジスタＱｃ
のコレクタ・エミッタ間に整流ダイオードＤ１ を接続
すれば、該トランジスタＱｃが充分に飽和しない期間は
、ダイオードＤ１ に電流が流れ、前記トランジスタＱ
ｃが充分飽和し、コレクタ・エミッタ間電圧ＶＯＥ（Ｓ
）がダイオードＤ１の順方向電圧ＶＦより少なくなると
該トランジスタＱｃの方に電流が流れる。

すなわち、前記トランジスタＱｃにおいて、電力損失の
大きいトランジスタ特性の立上り時における過渡状態の
期間は、ダイオードＤ１ で整流し、また、トランジス
タＱｃが完全に飽和した期間は、ダイオードＤ１ に比
べ電力損失の少ないトランジスタＱｃで整流すれば、電
力変換効率のより高い電源装置を実現することができる
。

すなわち、整流用トランジスタＱｃのコレクタ・エミッ
タ間に整流ダイオードＤ１ を接続し、該ダイオードＤ
１ を導通、非導通状態として、前記トランジスタＱｃ
のコレクタ・エミッタ間電圧ｖ ＯＢ（Ｓ）が、前記ダ
イオードＤ１ の順方向電圧ＶＦよりも原理的に低くな
ることを利用して、整流時における順方向の電圧降下に
よる電力損失を軽減させている。

さらに、トランジスタＱｃの電力損失の大きい導通過渡
期は、整流ダイオードＤ１ でクランプされていて、該
トランジスタＱｃに電流は流れず、専らダイオードＤ１
に流れるので、実際にはトランジスタＱｃに電力損失
は発生しないのである。

また、第５図は、第４図の動作波形を示す。

第５図のｈは、ダイオードＤ１の電流波形で、実線は、
整流用トランジスタＱｃがある場合のダイオードＤ１
の電流波形、点線は、該トランジスタＱｃがない場合の
ダイオードＤ１ の電流波形である。

第４図のｉは、整流用トランジスタＱｃのコレクタ・エ
ミッタ間電圧波形を点線で表わし、ダイオードＤ１ の
順方向電圧ｖＦを一点鎖線で表わす。

したがって、第５図のｉに示す斜線部分のように、本発
明の整流回路において整流用トランジスタＱｃに整流ダ
イオードを組合せることにより、順方向電圧降下Ｕは少
なくとも、整流ダイオードＤ１ の電圧降下Ｖｐを越え
ることはなく、また前記電圧降下ｖＦよりも小さな値と
することができ、その結果、従来の整流素子に比べて著
しく電力損失を少なくすることができる。

第６図は本発明のさらに他の変形実施例を示し、第２図
および第５図で述べたのと同様の原理で両波整流するこ
とにより、さらに電力損失を少なくすることもできるし
、かつリップル電圧を少さくすることもできる。

すなわち、本発明によれば、従来の断続制御方式電源回
路、すなわち、スイッチングレギュレータにおいて、シ
ョットキバリヤダイオードを使用した整流回路の場合の
電力変換効率が約７０係であったのに対し、整流用トラ
ンジスタを使用した整流回路の場合の電力変換効率は８
０チ以上に改善することができる。

さらに、また本発明は、５Ｖ程度の低出力電圧で大電流
を供給する電源装置、特に整流素子損失の占める割合の
大きいスイッチングレギュレータ等の電力変換効率を高
めるために、大変有効な整流回路を提供することができ
る。

【図面の簡単な説明】

第１図・・・・・・各種整流素子の電圧−電流特性を示
す説明図、第２図・・・・・・本発明の一実施例を示す
回路図、第３図・・・・・・第２図の動作波形を示す説
明図、第４図・・・・・・本発明の他の実施例を示す回
路図、第５図・・・・・・第４図の動作波形を示す説明
図、第６図・・・・・・第４図の変形実施例を示す回路
図。 Ｑｌ ・・・・・・ベース駆動用トランジスタ、Ｑ２
・・・・・・ベース駆動タイミング調整用トランジス
タ。

Claims (1)

1. 【特許請求の範囲】 １ 交流入力端子と平滑回路との間に整流用トランジス
   タのコレクタ・エミッタ間を直列に接続し、」前記トラ
   ンジスタのベースには、整流されるべき交流入力の極性
   が反転するより早い時期に、前記トランジスタのベース
   中の少数キャリヤを消滅させる駆動電流を生ずる駆動回
   路を接続したことを特徴とする整流回路。 ２ 前記整流用トランジスタのコレクタ・エミッタ間に
   ダイオードを並列に接続し、整流されるべき交流入力の
   極性が前記ダイオードの順方向のときのみ、前記トラン
   ジスタを導通させるようにしたことを特徴とする第１項
   特許請求の範囲記載のシ整流回路。