JPS5820556B2 - rectifier circuit - Google Patents

Description

【発明の詳細な説明】 本発明は、比較的低電圧大電流の出力が得られる電源装
置に用いる整流回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a rectifier circuit used in a power supply device that can output relatively low voltage and large current.

近年、電源装置は直列制御方式から断続ｔｒｉ方。In recent years, power supplies have changed from series control to intermittent tri-type.

式へと移行しつつあり、その電力変換効率は向上して来
ている。The power conversion efficiency is improving.

しかし、断続制御方式の電源装置における電力損失は、
原理的には無いはずであるが、実際には電源装置に使用
する電気部品素子個有の電力損失が比較的大きいため、
電源装置全体での電力変換効率が悪く、その改善が望ま
れている。However, the power loss in an intermittent control power supply device is
In principle, there should be no such problem, but in reality, the power loss inherent in the electrical components used in power supplies is relatively large.
The power conversion efficiency of the entire power supply device is poor, and improvement is desired.

たとえば、出力電圧５■、出力電流８Ａ、すなわち電力
４０Ｗ程度の出力容量を有する従来の断続制御方式の電
源装置では、整流素子個有の損失電力は９Ｗ１スイッチ
ングトランジスタ個有の損失電力は２Ｗ、その他の損失
電力６Ｗで、合計１７Ｗとなり、したがって、一般に電
力変換効率は７０係程度の値となる。For example, in a conventional intermittent control power supply device that has an output voltage of 5 cm, an output current of 8 A, or an output capacity of about 40 W, the power loss inherent to the rectifier is 9 W, the power loss inherent to the switching transistor is 2 W, and the power loss inherent to the switching transistor is 2 W, and The power loss is 6 W, resulting in a total of 17 W. Therefore, the power conversion efficiency generally has a value of about a factor of 70.

従来、低電圧、大電流出力の断続制御方式電源装置にお
ける電力損失は、上述の例のように、はとんど整流回路
を構成する整流素子が占めている。Conventionally, the power loss in an intermittent control type power supply device with a low voltage and large current output is mostly caused by the rectifier elements forming the rectifier circuit, as in the above example.

前記整流素子には、主にＰ−Ｎ接合ダイオードが用いら
れ、その順方向の電圧降下は直流電流１０Ａのとき約１
．５■と大きく、而して電力損失が大きくなるという欠
点があった。A P-N junction diode is mainly used as the rectifying element, and its forward voltage drop is approximately 1 at a DC current of 10 A.
．． 5■, which has the drawback of increasing power loss.

これに対して、前記整流素子にショットキバリヤダイオ
ードを用いて、その順方向の電圧降下は直流電流１０Ａ
のとき約０．５２Ｖまで改善されたが、未だ実用上十分
でなく、かつその半導体の構造上大変高価となるという
欠点があった。On the other hand, if a Schottky barrier diode is used as the rectifying element, the voltage drop in the forward direction is equal to 10 A of DC current.
Although the voltage was improved to about 0.52V, it was still insufficient for practical use and had the disadvantage that it was very expensive due to the structure of the semiconductor.

： 本発明は、整流回路における整流素子の電力損。: The present invention relates to power loss of a rectifier element in a rectifier circuit.

失を減少させて、電力変換効率の優れた、しかも安価な
電源装置を提供することを目的とする。It is an object of the present invention to provide an inexpensive power supply device that reduces power loss and has excellent power conversion efficiency.

すなわち、本発明は、交流入力端子と平滑回路との間に
整流用トランジスタのコレクタ・エミツ；り間を直列に
接続してあり、整流されるべき交流入力と同位相の信号
がベース駆動用トランジスタのベースに抵抗を介して印
加されると共に該信号がベース駆動タイミング調整用ト
ランジスタのベースに抵抗とコンデンサよりなる積分回
路を介しンて印加され、さらにベース駆動タイミング調
整用トランジスタのコレクタをベース駆動用トランジス
タのベースに接続してなる駆動回路を該整流用トランジ
スタのベースに接続し、整流されるべき交流入力の極性
が反転するより早い時期に整流用；トランジスタのベー
ス中の少数キャリアを消滅させる駆動電流を発生するこ
−とを特徴とする特許路である。That is, in the present invention, the collector and emitter of the rectifying transistor are connected in series between the AC input terminal and the smoothing circuit, and a signal having the same phase as the AC input to be rectified is connected to the base driving transistor. The signal is applied to the base of the base drive timing adjustment transistor via a resistor, and the signal is applied to the base of the base drive timing adjustment transistor via an integrating circuit consisting of a resistor and a capacitor, and the collector of the base drive timing adjustment transistor is applied to the base drive timing adjustment transistor. A drive circuit connected to the base of the transistor is connected to the base of the rectifying transistor, and rectification is performed earlier than the polarity of the AC input to be rectified is reversed; a drive that eliminates minority carriers in the base of the transistor. This is a patented path characterized by the generation of electric current.

第１図は、各種整流素子の電圧−電流特性を示し、第１
図のａは、Ｐ−Ｎ接合ダイオード、ｂはショットキバリ
ヤダイオードの順方向電圧ｖＦ〜順方向電流ＩＦ特性で
、第１図のＣ゛は本発明に係る整流用トランジスタのコ
レクタ飽和電圧ＶＣＱ。Figure 1 shows the voltage-current characteristics of various rectifying elements.
In the figure, a shows the forward voltage vF to forward current IF characteristic of a PN junction diode, b shows the forward voltage vF to forward current IF characteristic of a Schottky barrier diode, and C' in FIG. 1 shows the collector saturation voltage VCQ of the rectifying transistor according to the present invention.

）〜コレクタ電流Ｉｃ特性を示す。) ~ shows collector current Ic characteristics.

第１図において、各種整流素子の電圧降下を比較してみ
ると、従来のＰ−Ｎ接合ダイオードのＶＦ−ＩＰ特性（
第１図ａ）の電圧降下に対し、ショットキバリヤダイオ
ードの■Ｆ−ＩＦ特性（第１図ｂ）で約１／３、また本
発明に用いる整流用トランジスタのＶｃＥ（ｓ）−Ｉ
ｃ特性で約１／３ の電圧降下に改善することができ
、しかもこの電圧降下に電力損失が比例するため、整流
用トランジスタを用いて整流回路を構成すれば、電力変
換効率をさらに向上することが可能となる。In Figure 1, when comparing the voltage drops of various rectifying elements, the VF-IP characteristics of the conventional P-N junction diode (
The voltage drop in Figure 1a) is approximately 1/3 of the Schottky barrier diode's ■F-IF characteristic (Figure 1b), and the VcE(s)-I of the rectifier transistor used in the present invention.
The voltage drop can be improved to about 1/3 with the c characteristic, and the power loss is proportional to this voltage drop, so if you configure a rectifier circuit using rectifier transistors, you can further improve power conversion efficiency. becomes possible.

本発明の整流回路を用いた電源装置の一実施例を第２図
に示し、これについて以下に説明する。An embodiment of a power supply device using the rectifier circuit of the present invention is shown in FIG. 2, and will be described below.

図中、１は変圧用トランスで、１次巻線Ｎ１ と、２
次巻線Ｎ２ と、駆動用巻線Ｎ３ とから成っている。In the figure, 1 is a transformer, with primary winding N1 and 2
It consists of a secondary winding N2 and a drive winding N3.

２は整流回路で、トランス１の２次巻線Ｎ２と平滑回路
４との間に整流用トランジスタＱｃを直列に接続してい
る。2 is a rectifier circuit in which a rectifying transistor Qc is connected in series between the secondary winding N2 of the transformer 1 and the smoothing circuit 4.

３は駆動回路で、整流用トランジスタＱｃのベース駆動
用トランジスタＱ１と、前記トランジスタＱｃのベース
駆動タイミング調整用トランジスタＱ２ と、前記トラ
ンジスタＱ１ およびＱ２のベース抵抗Ｒ１およびＲ３
と、さらに遅延回路を構成する抵抗Ｒ２とコンデンサＣ
２とから成っている。3 is a drive circuit, which includes a transistor Q1 for driving the base of the rectifying transistor Qc, a transistor Q2 for adjusting the base driving timing of the transistor Qc, and base resistors R1 and R3 of the transistors Q1 and Q2.
, and the resistor R2 and capacitor C that further constitute the delay circuit.
It consists of 2.

４は平滑回路で、チョークコイルＬ１ とコンデンサＣ
１とから成っている。4 is a smoothing circuit, which includes choke coil L1 and capacitor C.
It consists of 1.

以上の構成において、第２図の動作波形を第３図に示し
、回路動作を説明する。In the above configuration, the operation waveforms of FIG. 2 are shown in FIG. 3, and the circuit operation will be explained.

図中、ａはトランス１の２次巻線Ｎ２の出力電圧ＶＮ
波形、ｂはトランス１の駆動用巻線Ｎ３の出力電圧ｖＮ
波形、Ｃは同図すの積分波形ｖＩ、ａは駆動回路３
のトランジスタＱ２のない場合のトランジスタＱ１ の
ベース中の少数キャリヤ濃度ｎ。In the figure, a is the output voltage VN of the secondary winding N2 of transformer 1.
Waveform, b is output voltage vN of drive winding N3 of transformer 1
Waveform, C is the integral waveform vI of the same figure, a is the drive circuit 3
Minority carrier concentration n in the base of transistor Q1 without transistor Q2.

の波形、Ｃは駆動回路３のトランジスタＱ２がある場合
のトランジスタＱ１ のベース中の少数キャリヤ濃度ｎ
１ の波形、ｆはトランジスタＱ１ のコレクタ電圧Ｖ
ｃ波形、ｇは整流用トランジスタＱｃの電流波形である
。waveform, C is the minority carrier concentration n in the base of transistor Q1 when transistor Q2 of drive circuit 3 is present.
1 waveform, f is the collector voltage V of transistor Q1
Waveform c and g are current waveforms of the rectifying transistor Qc.

第３図のｇにおいて、実線は、第２図に示す平滑回路４
のチョークコイルＬ１ とコンデンサＣ１が無く、抵
抗負荷であった場合の整流用トランジスタＱｃの電流波
形で、点線は、第２図に示す平滑回路４のチョークコイ
ルＬ１ とコンデンサＣ１が無く、かつトランジスタＱ
２が無かった場合の整流用トランジスタＱｃの電流波形
である。In g of FIG. 3, the solid line represents the smoothing circuit 4 shown in FIG.
The dotted line is the current waveform of the rectifying transistor Qc when there is no choke coil L1 and capacitor C1 and the load is a resistive load.
2 is the current waveform of the rectifying transistor Qc when there is no transistor Qc.

第２図の電源装置は、交流入力がトランス１の１次巻線
Ｎ１ に印加され、該トランス１で昇（降）圧されて、
２次巻線Ｎ２に第３図のａに示す出力□電圧ｖＮ２を得
ている。In the power supply device of FIG. 2, an AC input is applied to the primary winding N1 of a transformer 1, and the voltage is stepped up (stepped down) by the transformer 1.
An output □ voltage vN2 shown in a of FIG. 3 is obtained at the secondary winding N2.

前記出力電圧■Ｎ２は、整流用トランジスタＱｃのエミ
ッタに印加され、該トランジスタＱｃのコレクタ出力と
して平滑回路４を介し、出力端間に直流出力を得ている
。The output voltage N2 is applied to the emitter of the rectifying transistor Qc, and a DC output is obtained between the output terminals via the smoothing circuit 4 as the collector output of the transistor Qc.

一方、トランス１の駆動用巻線Ｎ３には、第３図のｂに
示す出力電圧ＶＮ３が得られ、該出力電圧■Ｎ３は、ベ
ース抵抗Ｒ１を介してトランジスタＱ１ のベースに印
加され、該トランジスタＱ１は導通状態となり、トラン
ジスタＱｃのベース電流が流れ、該トランジスタＱｃは
導通状態となる。On the other hand, an output voltage VN3 shown in FIG. 3b is obtained at the driving winding N3 of the transformer 1, and the output voltage N3 is applied to the base of the transistor Q1 via the base resistor R1, and Q1 becomes conductive, the base current of transistor Qc flows, and transistor Qc becomes conductive.

次に、第３図のａに示す出力電圧ＶＮ２が反転するタイ
ミング時間ｔ２ よりも早い時期１／、には、トランジ
スタＱｃのベース中の少数キャリヤを消滅させなければ
ならない。Next, the minority carriers in the base of the transistor Qc must be extinguished at a time 1/, which is earlier than the timing t2 at which the output voltage VN2 is inverted, as shown in a of FIG.

そのため、１／１ よりさらに早い時期ｔ１にトランジ
スタＱ１が遮断されるようにトランジスタＱ２によって
、トランジス”Ｑｔ のベース中の少数キャリヤをトラ
ンジスタＱ２ のコレクタ電流として強制的に接地側に
流し、かくして、トランジスタＱｃを遮断状態とする。Therefore, the transistor Q2 forces the minority carriers in the base of the transistor Qt to flow to the ground side as the collector current of the transistor Q2 so that the transistor Q1 is cut off at a time t1 even earlier than 1/1. Qc is cut off.

すなわち、遅延回路を構成する抵抗Ｒ２とコンデンサＣ
２の値を、第３図のＣに示す電圧波形■■となるように
選択することにより、トランジスタＱ、のベース中の少
数キャリヤ濃度ｎ１ は、第３図のｅに示す波形とする
ことができ、トランジスタＱ１ は導通状態から遮断状
態となって、トランジスタＱ１のコレクタ電圧には、第
３図のｆに示す電圧波形が得られ、第３図のａに示す交
流電圧ＶＮ２が反転するより早い時期にトランジスタＱ
ｃを切換えることができる。In other words, the resistor R2 and capacitor C that constitute the delay circuit
By selecting the value of 2 to have the voltage waveform shown in C in FIG. 3, the minority carrier concentration n1 in the base of the transistor Q can have the waveform shown in e in FIG. As a result, the transistor Q1 changes from a conductive state to a cutoff state, and the voltage waveform shown in FIG. Transistor Q at the time
c can be switched.

したがって、駆動回路３のトランジスタＱ４によって駆
動される整流用トランジスタＱｃは、そのエミッタに印
加される出力電圧ＶＮ２の反転するタイミング時間ｔ２
より早い時期ｔ１ に、トランジスタＱｃのベース中
のキャリヤを強制的に消滅することができ（該トランジ
スタＱｃのコレク夕電流Ｉｃは、第３図のｇに示す実線
の波形となる。Therefore, the rectifying transistor Qc driven by the transistor Q4 of the driving circuit 3 has a timing t2 at which the output voltage VN2 applied to its emitter is inverted.
At an earlier time t1, the carriers in the base of the transistor Qc can be forcibly eliminated (the collector current Ic of the transistor Qc has the waveform of the solid line shown in g in FIG. 3).

例えば、第２図に示す駆動回路３のトランジスタＱ２を
設けないとすると、整流用トランジスタＱｃのベース中
のキャリヤが、第３図のｄに示すように時間ｔ２以降ま
で残っていることになり、整流用トランジスタＱｃのコ
レクタ・エミッタ間に逆電圧が印加されて、該トランジ
スタＱｃのコレクタ電流ＩＱＯは第３図のｇに示す点線
の波形となり、逆に流れてしまう。For example, if the transistor Q2 of the drive circuit 3 shown in FIG. 2 is not provided, carriers in the base of the rectifying transistor Qc will remain until after time t2 as shown in d of FIG. A reverse voltage is applied between the collector and emitter of the rectifying transistor Qc, and the collector current IQO of the transistor Qc has the waveform shown by the dotted line g in FIG. 3 and flows in the opposite direction.

このとき、整流用トランジスタＱｃのコレクタ・エミッ
タ間に加わる逆電圧は、トランス１の２次巻線Ｎ２の出
力電圧ＶＮ２と、平滑回路４のコンデンサＣ１に蓄積さ
れた出力電圧が加算されたものであり、前記逆電圧は整
流用トランジスタＱｃのコレクタ・エミッタ間で短絡し
た状態となるから、このときの逆電流は全て該トランジ
スタＱｃの電力損失となり、整流損失は増大し、ついに
は破壊に至らしめる結果となる。At this time, the reverse voltage applied between the collector and emitter of the rectifying transistor Qc is the sum of the output voltage VN2 of the secondary winding N2 of the transformer 1 and the output voltage accumulated in the capacitor C1 of the smoothing circuit 4. Since the reverse voltage causes a short circuit between the collector and emitter of the rectifying transistor Qc, all of the reverse current at this time results in power loss of the transistor Qc, increasing rectification loss and eventually leading to destruction. result.

すなわち、本発明における駆動回路３は、抵抗Ｒ２とコ
ンデンサＣ２とから成る遅延回路と、トランジスタＱ２
と、ベース抵抗Ｒ１を設けることにより、上述のよう
な問題を解決している。That is, the drive circuit 3 in the present invention includes a delay circuit including a resistor R2 and a capacitor C2, and a transistor Q2.
By providing the base resistor R1, the above-mentioned problems are solved.

さらに、整流用ダイオードＱｃの導通状態におけるコレ
クタ・エミッタ間電圧ＶＯＲ（Ｓ）は、原理的にＰ−Ｎ
接合ダイオードやショットキバリヤダイオードの順方向
電圧ｖＦより小さくすることができるため、従来の整流
素子に比較して、個有の電力損失を著しく減少すること
ができる。Furthermore, in principle, the collector-emitter voltage VOR(S) in the conductive state of the rectifier diode Qc is P-N
Since the forward voltage vF can be lower than that of a junction diode or a Schottky barrier diode, the inherent power loss can be significantly reduced compared to conventional rectifying elements.

一般に、トランジスタのコレクタ・エミッタ間の逆方向
耐圧は少ないが、ＴＴＬ論理素子用電源等の電圧５■程
度の整流に耐えるトランジスタは容易に製造することが
できる。Generally, the reverse breakdown voltage between the collector and emitter of a transistor is low, but a transistor that can withstand rectification of a voltage of about 5 cm, such as a power supply for a TTL logic element, can be easily manufactured.

さらにまた、本発明に係る変形実施例を第４図に示し、
これについて説明する。Furthermore, a modified embodiment according to the present invention is shown in FIG.
This will be explained.

第４図の整流回路２において、整流用トランジスタＱｃ
のコレクタ・エミッタ間に整流ダイオードＤ１ を接続
すれば、該トランジスタＱｃが充分に飽和しない期間は
、ダイオードＤ１ に電流が流れ、前記トランジスタＱ
ｃが充分飽和し、コレクタ・エミッタ間電圧ＶＯＥ（Ｓ
）がダイオードＤ１の順方向電圧ＶＦより少なくなると
該トランジスタＱｃの方に電流が流れる。In the rectifier circuit 2 of FIG. 4, the rectifier transistor Qc
If a rectifier diode D1 is connected between the collector and emitter of the transistor Qc, a current flows through the diode D1 during a period when the transistor Qc is not fully saturated, and the transistor Qc
c is sufficiently saturated and the collector-emitter voltage VOE (S
) becomes less than the forward voltage VF of the diode D1, a current flows toward the transistor Qc.

すなわち、前記トランジスタＱｃにおいて、電力損失の
大きいトランジスタ特性の立上り時における過渡状態の
期間は、ダイオードＤ１ で整流し、また、トランジス
タＱｃが完全に飽和した期間は、ダイオードＤ１ に比
べ電力損失の少ないトランジスタＱｃで整流すれば、電
力変換効率のより高い電源装置を実現することができる
。That is, in the transistor Qc, during the transient state at the rise of the transistor characteristics with large power loss, the diode D1 rectifies the transistor, and during the period when the transistor Qc is completely saturated, the transistor Qc has a low power loss compared to the diode D1. By rectifying with Qc, it is possible to realize a power supply device with higher power conversion efficiency.

すなわち、整流用トランジスタＱｃのコレクタ・エミッ
タ間に整流ダイオードＤ１ を接続し、該ダイオードＤ
１ を導通、非導通状態として、前記トランジスタＱｃ
のコレクタ・エミッタ間電圧ｖ ＯＢ（Ｓ）が、前記ダ
イオードＤ１ の順方向電圧ＶＦよりも原理的に低くな
ることを利用して、整流時における順方向の電圧降下に
よる電力損失を軽減させている。That is, a rectifier diode D1 is connected between the collector and emitter of the rectifier transistor Qc, and the diode D
1 is conductive and non-conductive, the transistor Qc
By utilizing the fact that the collector-emitter voltage vOB(S) of the diode D1 is theoretically lower than the forward voltage VF of the diode D1, power loss due to forward voltage drop during rectification is reduced. .

さらに、トランジスタＱｃの電力損失の大きい導通過渡
期は、整流ダイオードＤ１ でクランプされていて、該
トランジスタＱｃに電流は流れず、専らダイオードＤ１
に流れるので、実際にはトランジスタＱｃに電力損失
は発生しないのである。Furthermore, the conduction transition period of the transistor Qc, which has a large power loss, is clamped by the rectifier diode D1, so that no current flows through the transistor Qc, and the current flows only through the diode D1.
Therefore, no power loss actually occurs in transistor Qc.

また、第５図は、第４図の動作波形を示す。Further, FIG. 5 shows the operating waveforms of FIG. 4.

第５図のｈは、ダイオードＤ１の電流波形で、実線は、
整流用トランジスタＱｃがある場合のダイオードＤ１
の電流波形、点線は、該トランジスタＱｃがない場合の
ダイオードＤ１ の電流波形である。h in Fig. 5 is the current waveform of diode D1, and the solid line is:
Diode D1 when there is a rectifying transistor Qc
The dotted line is the current waveform of the diode D1 when the transistor Qc is not present.

第４図のｉは、整流用トランジスタＱｃのコレクタ・エ
ミッタ間電圧波形を点線で表わし、ダイオードＤ１ の
順方向電圧ｖＦを一点鎖線で表わす。In FIG. 4, i shows the collector-emitter voltage waveform of the rectifying transistor Qc as a dotted line, and the forward voltage vF of the diode D1 as a dashed line.

したがって、第５図のｉに示す斜線部分のように、本発
明の整流回路において整流用トランジスタＱｃに整流ダ
イオードを組合せることにより、順方向電圧降下Ｕは少
なくとも、整流ダイオードＤ１ の電圧降下Ｖｐを越え
ることはなく、また前記電圧降下ｖＦよりも小さな値と
することができ、その結果、従来の整流素子に比べて著
しく電力損失を少なくすることができる。Therefore, as shown in the shaded area i in FIG. 5, by combining a rectifier diode with the rectifier transistor Qc in the rectifier circuit of the present invention, the forward voltage drop U is at least equal to the voltage drop Vp of the rectifier diode D1. In addition, the voltage drop vF can be set to a smaller value than the voltage drop vF, and as a result, power loss can be significantly reduced compared to conventional rectifying elements.

第６図は本発明のさらに他の変形実施例を示し、第２図
および第５図で述べたのと同様の原理で両波整流するこ
とにより、さらに電力損失を少なくすることもできるし
、かつリップル電圧を少さくすることもできる。FIG. 6 shows yet another modified embodiment of the present invention, in which power loss can be further reduced by performing double-wave rectification using the same principle as described in FIGS. 2 and 5. Moreover, ripple voltage can also be reduced.

すなわち、本発明によれば、従来の断続制御方式電源回
路、すなわち、スイッチングレギュレータにおいて、シ
ョットキバリヤダイオードを使用した整流回路の場合の
電力変換効率が約７０係であったのに対し、整流用トラ
ンジスタを使用した整流回路の場合の電力変換効率は８
０チ以上に改善することができる。That is, according to the present invention, in a conventional intermittent control type power supply circuit, that is, a switching regulator, the power conversion efficiency in the case of a rectifier circuit using a Schottky barrier diode was about 70 times, whereas the rectifier transistor The power conversion efficiency in the case of a rectifier circuit using
It can be improved to 0chi or more.

さらに、また本発明は、５Ｖ程度の低出力電圧で大電流
を供給する電源装置、特に整流素子損失の占める割合の
大きいスイッチングレギュレータ等の電力変換効率を高
めるために、大変有効な整流回路を提供することができ
る。Furthermore, the present invention provides a rectifier circuit that is very effective for increasing the power conversion efficiency of power supply devices that supply a large current with a low output voltage of about 5V, especially switching regulators in which rectifier element loss accounts for a large proportion. can do.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図・・・・・・各種整流素子の電圧−電流特性を示
す説明図、第２図・・・・・・本発明の一実施例を示す
回路図、第３図・・・・・・第２図の動作波形を示す説
明図、第４図・・・・・・本発明の他の実施例を示す回
路図、第５図・・・・・・第４図の動作波形を示す説明
図、第６図・・・・・・第４図の変形実施例を示す回路
図。 Ｑｌ ・・・・・・ベース駆動用トランジスタ、Ｑ２
・・・・・・ベース駆動タイミング調整用トランジス
タ。Fig. 1: An explanatory diagram showing the voltage-current characteristics of various rectifying elements, Fig. 2: A circuit diagram showing an embodiment of the present invention, Fig. 3:・Explanatory diagram showing the operating waveforms of Fig. 2, Fig. 4...Circuit diagram showing another embodiment of the present invention, Fig. 5...Showing the operating waveforms of Fig. 4 Explanatory diagram, FIG. 6...A circuit diagram showing a modified embodiment of FIG. 4. Ql...Base drive transistor, Q2
...Transistor for base drive timing adjustment.

Claims (1)

【特許請求の範囲】 １ 交流入力端子と平滑回路との間に整流用トランジス
タのコレクタ・エミッタ間を直列に接続し、」前記トラ
ンジスタのベースには、整流されるべき交流入力の極性
が反転するより早い時期に、前記トランジスタのベース
中の少数キャリヤを消滅させる駆動電流を生ずる駆動回
路を接続したことを特徴とする整流回路。 ２ 前記整流用トランジスタのコレクタ・エミッタ間に
ダイオードを並列に接続し、整流されるべき交流入力の
極性が前記ダイオードの順方向のときのみ、前記トラン
ジスタを導通させるようにしたことを特徴とする第１項
特許請求の範囲記載のシ整流回路。[Claims] 1. The collector and emitter of a rectifying transistor are connected in series between the AC input terminal and the smoothing circuit, and the base of the transistor is connected to the base of the transistor so that the polarity of the AC input to be rectified is reversed. A rectifier circuit characterized in that a drive circuit that generates a drive current that eliminates minority carriers in the base of the transistor is connected at an earlier stage. 2. A diode is connected in parallel between the collector and emitter of the rectifying transistor, and the transistor is made conductive only when the polarity of the AC input to be rectified is in the forward direction of the diode. A rectifier circuit according to claim 1.