JPS582039A - 半導体基板 - Google Patents
半導体基板Info
- Publication number
- JPS582039A JPS582039A JP9943981A JP9943981A JPS582039A JP S582039 A JPS582039 A JP S582039A JP 9943981 A JP9943981 A JP 9943981A JP 9943981 A JP9943981 A JP 9943981A JP S582039 A JPS582039 A JP S582039A
- Authority
- JP
- Japan
- Prior art keywords
- test
- program
- decision
- semiconductor substrate
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体基板の試験方法に係り、特に複数種類の
素子が形成された半導体基板の自動試験方法に関する。
素子が形成された半導体基板の自動試験方法に関する。
半導体装置の製造工程において、素子形成工程を終了し
た半導体基板を個々の素子に切断分離する曲に、基板上
に形成された総ての素子の試験を行なう。この基板の試
験は周知の如く試験装置の移動台上に被試験試料の基板
を載置し正確に位置合わせを行なった後、素子表面に設
けられたパッドに試験装置から導出されたプローバーの
測定用探針の先端を接触せしめ、予め作成され九試験プ
ｐグラムに従って各種試験を哲なって素子の良否を判定
する０次いで移動台を移動することにより上記操作をす
べての素子について繰り返し、全素子について試験を行
なう。
た半導体基板を個々の素子に切断分離する曲に、基板上
に形成された総ての素子の試験を行なう。この基板の試
験は周知の如く試験装置の移動台上に被試験試料の基板
を載置し正確に位置合わせを行なった後、素子表面に設
けられたパッドに試験装置から導出されたプローバーの
測定用探針の先端を接触せしめ、予め作成され九試験プ
ｐグラムに従って各種試験を哲なって素子の良否を判定
する０次いで移動台を移動することにより上記操作をす
べての素子について繰り返し、全素子について試験を行
なう。
以上の操作はすべて自動的に行なわれるのであるが、同
一基板上に２種類以上の素子が形成されているときは、
素子の種類により試験プログラムを変更せねばならない
ため、基板の試験を前述したように自動的に行なうこと
ができない。このような亭顧は使用者の要求する情報を
格納するマスクＲＯλ４の生産工程において比較的少量
の発注を受けたときや、半導体装置の研究・開発段階等
で生じるものである。
一基板上に２種類以上の素子が形成されているときは、
素子の種類により試験プログラムを変更せねばならない
ため、基板の試験を前述したように自動的に行なうこと
ができない。このような亭顧は使用者の要求する情報を
格納するマスクＲＯλ４の生産工程において比較的少量
の発注を受けたときや、半導体装置の研究・開発段階等
で生じるものである。
本発明はこのような場合においても同一基板上に作成さ
れた複数種類の素子を自動的に検査し得る半導体基板の
試験方法を提供することを目的とし、この目的は本発明
において、半導体基板を複数の区域に区分し、各区域に
はそれぞれ同一種類の素子を形成し、それぞれの区域の
試験の先頭位置にそれぞれの種類に対応した判定用素子
を配設し、試験に際しては上記判定用素子により引き続
く素子の種類を検知して対応する試験プログラムを選択
することにある。
れた複数種類の素子を自動的に検査し得る半導体基板の
試験方法を提供することを目的とし、この目的は本発明
において、半導体基板を複数の区域に区分し、各区域に
はそれぞれ同一種類の素子を形成し、それぞれの区域の
試験の先頭位置にそれぞれの種類に対応した判定用素子
を配設し、試験に際しては上記判定用素子により引き続
く素子の種類を検知して対応する試験プログラムを選択
することにある。
以下本発明の一実施例を図面により説明する。
第１図は本発明の一実施例の半導体基板を示す平面図で
、２種類のマスクＲＯＭを形成し先例を示し、第２図は
判定用素子のパターン構成の一例を示す上面図、第８図
は本実施例の試験手順を示すフローチャ、−トである。
、２種類のマスクＲＯＭを形成し先例を示し、第２図は
判定用素子のパターン構成の一例を示す上面図、第８図
は本実施例の試験手順を示すフローチャ、−トである。
本実施例では第１図に示すごとく半導体基板ｌに第１の
マスクＲＯＭ素子２と第２のマスクｌ−ｔ。
マスクＲＯＭ素子２と第２のマスクｌ−ｔ。
Ｍ素子８がそれぞれ区域１１区域ｌに配列された例を掲
げて説明する。同図において４１〜４Ｂは第１の素子２
に対応する判定用素子４．５１〜５８は第２の素子８に
対応する判定用素子５である。
げて説明する。同図において４１〜４Ｂは第１の素子２
に対応する判定用素子４．５１〜５８は第２の素子８に
対応する判定用素子５である。
これら判定用素子４．６はそれぞれ１個ずっとしてもよ
いが、矢印の方向に進行する試験の進行方向に対し、各
区域！、■の先頭位置に配設することが必要である。
いが、矢印の方向に進行する試験の進行方向に対し、各
区域！、■の先頭位置に配設することが必要である。
この判定用素子としては例えば第２図に承すようなもの
を用いることができる。同図（財）、＠におイテ６ ハ
Ｖｃｃ （Ｋｌ ） １４子、７ハｖｓｓ（ｙ−、Ｋ）
端子、１１．１２．１Ｂ、・・・・・・・・・は出力端
子（Ｏｕｔｔ。
を用いることができる。同図（財）、＠におイテ６ ハ
Ｖｃｃ （Ｋｌ ） １４子、７ハｖｓｓ（ｙ−、Ｋ）
端子、１１．１２．１Ｂ、・・・・・・・・・は出力端
子（Ｏｕｔｔ。
Ｏｕｌ、 ｏｕｔａ・・・・旧・・）で、いずれも測定
用パッドであル、マスクＲＯＭのような配憶装置はその
ピット数に対応する数、即ち８ビツト素子では８個の出
力端子を有する１本実施例で、は各判定用素子に前記８
個の出力端子（Ｏｕｔｌ Ｎｏｕｔａ）及びＶｃｃ端子
６、ｖｓｓ端子７に相当する位置にパッドを設け、ＶＯ
Ｑ端子６とＶｓｓ端子７を０ｕｔｌ ＮＯｕｔｇのいず
れか一つを介しそ短絡した。このｏｕｔ １〜ｏｕｔｓ
のうちどの端子を接続するかは素子の種類に対応するよ
う定めればよい。第２図れ）は０ｕｔｌｌｌ、また同図
（至）は０ｕｔ２１２を接続した例で、それぞれ素子２
及び８に対応させてあ石。
用パッドであル、マスクＲＯＭのような配憶装置はその
ピット数に対応する数、即ち８ビツト素子では８個の出
力端子を有する１本実施例で、は各判定用素子に前記８
個の出力端子（Ｏｕｔｌ Ｎｏｕｔａ）及びＶｃｃ端子
６、ｖｓｓ端子７に相当する位置にパッドを設け、ＶＯ
Ｑ端子６とＶｓｓ端子７を０ｕｔｌ ＮＯｕｔｇのいず
れか一つを介しそ短絡した。このｏｕｔ １〜ｏｕｔｓ
のうちどの端子を接続するかは素子の種類に対応するよ
う定めればよい。第２図れ）は０ｕｔｌｌｌ、また同図
（至）は０ｕｔ２１２を接続した例で、それぞれ素子２
及び８に対応させてあ石。
次に本実施例の試験の手順を第８図により説明する。前
述した如く被測定基板が移動台上に乗せられ、位置合わ
せが終了すると１０−パーの測定用探針がスタート位置
の素子の各パッドに接触する。そして試験が開始に先立
ちプログラムに従って先ずこの素子が判定用素子か否か
を識別する信号が前述のＶｃｃ端子６とＶｓｓ端子７の
間に送出されると共に、８個の出力端子０ｕｔｌｌ ｌ
、 ０ｕｔｓ１２゜Ｏｕｔ、１Ｂ・・・・・・・・・で
信号の有無を検知する。
述した如く被測定基板が移動台上に乗せられ、位置合わ
せが終了すると１０−パーの測定用探針がスタート位置
の素子の各パッドに接触する。そして試験が開始に先立
ちプログラムに従って先ずこの素子が判定用素子か否か
を識別する信号が前述のＶｃｃ端子６とＶｓｓ端子７の
間に送出されると共に、８個の出力端子０ｕｔｌｌ ｌ
、 ０ｕｔｓ１２゜Ｏｕｔ、１Ｂ・・・・・・・・・で
信号の有無を検知する。
本実施例では第１図に示した如く基板ｌのスタート位置
には第２図（ａ）の判定用素子４が配設されているので
、８個の出力端子のうち０ｕｔｌｌｌで信号が検知され
る。従ってこの素子は判定用素子であって、且つショー
トモード＆１であることが認識される。するとプログラ
ムに従いショートモードＡＩに対応する試験プログラム
が呼び出される。
には第２図（ａ）の判定用素子４が配設されているので
、８個の出力端子のうち０ｕｔｌｌｌで信号が検知され
る。従ってこの素子は判定用素子であって、且つショー
トモード＆１であることが認識される。するとプログラ
ムに従いショートモードＡＩに対応する試験プログラム
が呼び出される。
次いでこのプログラムに従って素子の試験が実行される
。このように一つのプログラムが選択されると、このあ
とに引き続く素子はこの選択されたプログラムに従って
試験が行なわれ、池のショートモードを有する判定用素
子が検知されるまでプログラムは変更されない。
。このように一つのプログラムが選択されると、このあ
とに引き続く素子はこの選択されたプログラムに従って
試験が行なわれ、池のショートモードを有する判定用素
子が検知されるまでプログラムは変更されない。
試験しようとしている素子が正規のＲＯＭｇ子のときは
、いずれの出力端子１１．ＩＬ １Ｂ。
、いずれの出力端子１１．ＩＬ １Ｂ。
・・・・・・・・・でも信号は検知されないので、この
場合は判定用素子ではないと判断され、上述の既に選択
されたプログラムに従って直ちに試験が実行され良否が
判定される。
場合は判定用素子ではないと判断され、上述の既に選択
されたプログラムに従って直ちに試験が実行され良否が
判定される。
試験が進行し区域１のすべての素子の試験を終了して区
域量に入ると、第２図（至）に示す判定用素子が検知さ
れ、これはりヨードモード轟２である仁とが認識される
と直ちに試験プログラムはショートモード４２に対する
ものと差し換えられ、区域量に対する試験が実行される
。
域量に入ると、第２図（至）に示す判定用素子が検知さ
れ、これはりヨードモード轟２である仁とが認識される
と直ちに試験プログラムはショートモード４２に対する
ものと差し換えられ、区域量に対する試験が実行される
。
なお上述の試験プログラムは被試験試料の種類 図
において・に応じて作成し、ショートモードによる対応
付け 体素子・４及１を行なって主プログラムのサブ
〃−チントシて予め格納しておけばよい。
において・に応じて作成し、ショートモードによる対応
付け 体素子・４及１を行なって主プログラムのサブ
〃−チントシて予め格納しておけばよい。
以上説明したごとく本発明によれば、同一基板
代理人上に複数種類の素子を形成する場合でも判定用
１板を各区域における試験の先頭位電に配設し、試験の
実行に当っては配設された判定用素子の種別を検知して
予め格納された試験用プログラムの中から対応するもの
を選択使用す石ことＫより基板試験を自動的に行なうこ
とが可能となる。
代理人上に複数種類の素子を形成する場合でも判定用
１板を各区域における試験の先頭位電に配設し、試験の
実行に当っては配設された判定用素子の種別を検知して
予め格納された試験用プログラムの中から対応するもの
を選択使用す石ことＫより基板試験を自動的に行なうこ
とが可能となる。
なお判定用素子の判別及びプログラムの選択はハードウ
ェアにより行なうことも勿論可能であるが、前記−実施
例において説明した如くプログツム制御で行なう方が容
易且つ実用的であろう。
ェアにより行なうことも勿論可能であるが、前記−実施
例において説明した如くプログツム制御で行なう方が容
易且つ実用的であろう。
第１図、第２図及び第８図は本発明の一実施例を示す図
で、それぞれ半導体基板を示す平面図、判定用素子を示
す平面図、及び試験手順を示す工程図である。 １は半導体基板、２及び８は半導 メロは判定用素子を示す。 Ｌ １ 図 す 第２図 第３図
で、それぞれ半導体基板を示す平面図、判定用素子を示
す平面図、及び試験手順を示す工程図である。 １は半導体基板、２及び８は半導 メロは判定用素子を示す。 Ｌ １ 図 す 第２図 第３図
Claims (1)
- 同一半導体基板上に配列された多数の半導体素子を試験
装置に予め格納された試験プログラムに従って順次試験
を行なうに当り、前記半導体基板が複数種類の素子より
なる場合には、それぞれの種類の素子が配列された区斌
の先頭位置にそれぞれの種類に対応せる判定用素子を配
設しておき、且つ、前記試験装置に試験すべき素子の種
類に対応した試験プログラムを予め格納しておくと共に
、判定用素子判別手段、とプログラム選択手段とを設け
、前記判定用素子を検知したときは前記判定用素子判別
手段により該判定用素子の種別を判別することにより引
き続く素子の種類を検知し、前記プログラム選択手段に
より前記検知された素子の種類に対応せる試験プログラ
ムを選択することを特徴とする半導体基板の試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9943981A JPS582039A (ja) | 1981-06-25 | 1981-06-25 | 半導体基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9943981A JPS582039A (ja) | 1981-06-25 | 1981-06-25 | 半導体基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS582039A true JPS582039A (ja) | 1983-01-07 |
| JPS6329818B2 JPS6329818B2 (ja) | 1988-06-15 |
Family
ID=14247437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9943981A Granted JPS582039A (ja) | 1981-06-25 | 1981-06-25 | 半導体基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS582039A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59115642U (ja) * | 1983-01-26 | 1984-08-04 | 日本電気アイシ−マイコンシステム株式会社 | 半導体ウエフア |
| JPS59139640A (ja) * | 1983-01-31 | 1984-08-10 | Ando Electric Co Ltd | 集積回路測定装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS567427A (en) * | 1979-06-29 | 1981-01-26 | Hitachi Ltd | Semiconductor pellet |
| JPS5650526A (en) * | 1979-10-02 | 1981-05-07 | Mitsubishi Electric Corp | Semiconductor device |
-
1981
- 1981-06-25 JP JP9943981A patent/JPS582039A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS567427A (en) * | 1979-06-29 | 1981-01-26 | Hitachi Ltd | Semiconductor pellet |
| JPS5650526A (en) * | 1979-10-02 | 1981-05-07 | Mitsubishi Electric Corp | Semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59115642U (ja) * | 1983-01-26 | 1984-08-04 | 日本電気アイシ−マイコンシステム株式会社 | 半導体ウエフア |
| JPS59139640A (ja) * | 1983-01-31 | 1984-08-10 | Ando Electric Co Ltd | 集積回路測定装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6329818B2 (ja) | 1988-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5712571A (en) | Apparatus and method for detecting defects arising as a result of integrated circuit processing | |
| JPH09152457A (ja) | 電気的配線検査方法及び装置 | |
| JPS59168375A (ja) | 電気接続回路網のテスト方法及び装置 | |
| US6201383B1 (en) | Method and apparatus for determining short circuit conditions using a gang probe circuit tester | |
| US5432460A (en) | Apparatus and method for opens and shorts testing of a circuit board | |
| JPH09107011A (ja) | 半導体装置、およびこの半導体装置の位置合わせ方法 | |
| JPS582039A (ja) | 半導体基板 | |
| JP3717578B2 (ja) | 四端子測定法による接続不良リードの有無判別方法 | |
| JP2638556B2 (ja) | プローブカードチェッカー | |
| CN112687559B (zh) | 晶圆检测方法 | |
| JP2001141789A (ja) | 半導体及びその半導体の良品／不良品識別装置 | |
| JPS6313341A (ja) | 半導体集積回路とその試験方法 | |
| KR0127639B1 (ko) | 프로우빙 시험 방법 및 그 장치 | |
| JPH0195529A (ja) | ウエーハのテスト方法 | |
| JP6733199B2 (ja) | 検査装置、検査方法及び検査プログラム | |
| JPH03185744A (ja) | 半導体素子 | |
| JPS58176966A (ja) | 集積回路装置 | |
| JPH0376241A (ja) | 半導体装置 | |
| JPH01211935A (ja) | ウエーハのプロービング装置 | |
| JPH05315414A (ja) | プローブカード及びその仕様検査方法 | |
| JPS6142150A (ja) | 自動探針装置 | |
| JPS61180153A (ja) | プリント配線基板の試験装置およびその方法 | |
| JPH04147637A (ja) | 半導体集積回路のテストプログラムによる試験方法 | |
| JPH0287643A (ja) | 半導体ウェーハ試験装置 | |
| JPH021574A (ja) | パッケージテスタ |