JPS5819967A - バス結合装置 - Google Patents
バス結合装置Info
- Publication number
- JPS5819967A JPS5819967A JP11895681A JP11895681A JPS5819967A JP S5819967 A JPS5819967 A JP S5819967A JP 11895681 A JP11895681 A JP 11895681A JP 11895681 A JP11895681 A JP 11895681A JP S5819967 A JPS5819967 A JP S5819967A
- Authority
- JP
- Japan
- Prior art keywords
- path
- address
- bus
- memory
- address conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 83
- 238000006243 chemical reaction Methods 0.000 claims abstract description 34
- 230000008878 coupling Effects 0.000 claims description 41
- 238000010168 coupling process Methods 0.000 claims description 41
- 238000005859 coupling reaction Methods 0.000 claims description 41
- 229910001369 Brass Inorganic materials 0.000 claims 1
- 239000010951 brass Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 230000009977 dual effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 101100400452 Caenorhabditis elegans map-2 gene Proteins 0.000 description 1
- 241000277331 Salmonidae Species 0.000 description 1
- 206010041235 Snoring Diseases 0.000 description 1
- RRLHMJHRFMHVNM-BQVXCWBNSA-N [(2s,3r,6r)-6-[5-[5-hydroxy-3-(4-hydroxyphenyl)-4-oxochromen-7-yl]oxypentoxy]-2-methyl-3,6-dihydro-2h-pyran-3-yl] acetate Chemical compound C1=C[C@@H](OC(C)=O)[C@H](C)O[C@H]1OCCCCCOC1=CC(O)=C2C(=O)C(C=3C=CC(O)=CC=3)=COC2=C1 RRLHMJHRFMHVNM-BQVXCWBNSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000077 insect repellent Substances 0.000 description 1
- 235000012149 noodles Nutrition 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、デーー地理システムにおけるパス結合装置、
さらに詳しく云えば単一の共通バス2本以上で構成され
た多重バスシステムにおけ為パス結合装置に関する。
さらに詳しく云えば単一の共通バス2本以上で構成され
た多重バスシステムにおけ為パス結合装置に関する。
従来、単一の共通バスを鵞本結合して多重パスシステム
を構成する場合に紘−パス結合装置を用いる方法がとら
れている。
を構成する場合に紘−パス結合装置を用いる方法がとら
れている。
jI1図にそのようなシステムめ構成を示す。
第1図は、パス結合装置を含む単−共通パス2本を組み
合わせた二重バスシステムの構成であ3>、100,1
10線単−共通バス、 101. 111は中央処理
装置(以下OPυと略す)、loz、11雪絋入出力制
御部(以下IOCと略す)、10m、113Fi、AX
結合装置、 104.114は主記慎装置(以下メモ
リと略す)を示している。
合わせた二重バスシステムの構成であ3>、100,1
10線単−共通バス、 101. 111は中央処理
装置(以下OPυと略す)、loz、11雪絋入出力制
御部(以下IOCと略す)、10m、113Fi、AX
結合装置、 104.114は主記慎装置(以下メモ
リと略す)を示している。
第t5!1aシステムにおいてパス結合装置は、それぞ
れのパス上にあるメ篭りのアドレスが不運続になること
を避ける丸め、重要は各パスにおいてメモりOアドレス
の重複を可能とするために、パス結合装置を経由して他
のパスへOメモ −リ参照、およびある特定の命令に伴
なう転送に対して、メモリアドレスの変換を行なってい
るゆ1111図にこのアドレス変換の機能を示す。
れのパス上にあるメ篭りのアドレスが不運続になること
を避ける丸め、重要は各パスにおいてメモりOアドレス
の重複を可能とするために、パス結合装置を経由して他
のパスへOメモ −リ参照、およびある特定の命令に伴
なう転送に対して、メモリアドレスの変換を行なってい
るゆ1111図にこのアドレス変換の機能を示す。
第2図(&)は、第1図のパス10Gからパス110ヘ
パヌ結金侠置を経由してバス110上のメモリへアクセ
スする関係を示す図である。
パヌ結金侠置を経由してバス110上のメモリへアクセ
スする関係を示す図である。
第111(a)においてzetFi、第1図のパJIH
Kおけ為メモリアドレスのマツプを、鵞Osはメモす9
5戸凰ムM (lBamdem A@5ess H@m
*ry)x帥a&iアドレス変換テーブルを、2ONは
第1図のパス11・におけるメモリアドレスマツプを示
してい為。
Kおけ為メモリアドレスのマツプを、鵞Osはメモす9
5戸凰ムM (lBamdem A@5ess H@m
*ry)x帥a&iアドレス変換テーブルを、2ONは
第1図のパス11・におけるメモリアドレスマツプを示
してい為。
ム〜Mはアドレス変換を行なうある単位のブロックであ
る。
る。
パス結合装置は、アドレス変換をこのブロックの単位で
行なう、 命ここでこのブロックの大きさを・藍Wとす
れば、A〜MO各プロッタはsKWの大きさを示すこと
になる。
行なう、 命ここでこのブロックの大きさを・藍Wとす
れば、A〜MO各プロッタはsKWの大きさを示すこと
になる。
嬉意図においてム、B、 C%DO領域は、第1図のパ
ス10G上に実装されているメモリエリアを、工、J、
K、 LFis jlE を図ツバJ llo J:
llc実装されているメモリエリアを示している。
ス10G上に実装されているメモリエリアを、工、J、
K、 LFis jlE を図ツバJ llo J:
llc実装されているメモリエリアを示している。
今、第1図のパス100上の装置が、第2図のメモリエ
リアBをアクセスしたとする。
リアBをアクセスしたとする。
M1図のパス結合装置103は、パス10G上のアドレ
スを第2図のメモリ胃スクRAM203に送シ、その出
力が論理値1o”であればそのアドレスエリアは、第1
図のパスlOO上に存在することを認識し何の動作も行
なわない。
スを第2図のメモリ胃スクRAM203に送シ、その出
力が論理値1o”であればそのアドレスエリアは、第1
図のパスlOO上に存在することを認識し何の動作も行
なわない。
次に第1WJのパス10G上の装置が、第2図のメモリ
エリアrをアクセスし九とする魯 g1図のパス結合装f 1GBは、そのアドレスを第2
図のメモリマスク几ムM2O3に送)、その出力が今度
は論理値a1.I であることからこのメモリエリア
は1第1図のバスIIQ上に有ることをl!鐵し、この
転送に介入する。
エリアrをアクセスし九とする魯 g1図のパス結合装f 1GBは、そのアドレスを第2
図のメモリマスク几ムM2O3に送)、その出力が今度
は論理値a1.I であることからこのメモリエリア
は1第1図のバスIIQ上に有ることをl!鐵し、この
転送に介入する。
し九がって、第1図のパス結合装置Inは1パス10(
I上のアドレスを第2図のアドレス変換チー)ku4f
lc送ル、li1図Oz< x 110王0/4リアド
レメに変換し、これによって第1図のバス結合W装置1
13がパス110上のメモリ114にアクセスする。
第2図−)は、第1図のパス1・O上のメモリエリアl
、 F%G%Hが、第1図のパス11m)上のメモリエ
リア1%J%に%Lに対応づけられている場合を示して
いる。
I上のアドレスを第2図のアドレス変換チー)ku4f
lc送ル、li1図Oz< x 110王0/4リアド
レメに変換し、これによって第1図のバス結合W装置1
13がパス110上のメモリ114にアクセスする。
第2図−)は、第1図のパス1・O上のメモリエリアl
、 F%G%Hが、第1図のパス11m)上のメモリエ
リア1%J%に%Lに対応づけられている場合を示して
いる。
同様に#I2図>)では、第1図のバス110上の装置
からパス100上のメモリを見え場合の対応を示してい
る。 第2図(麺において21・は第1図Oパス10・
上のメモリマツプ、zttlf第1図O第1菫Oバス1
1モリマツプ、113はメモママメタRAM、f14は
アドレス変換テーブルであり第17gt)Aメ11・上
のメモリエリアMが、パス10・上Oメモリエリアムに
対応づゆられている。
からパス100上のメモリを見え場合の対応を示してい
る。 第2図(麺において21・は第1図Oパス10・
上のメモリマツプ、zttlf第1図O第1菫Oバス1
1モリマツプ、113はメモママメタRAM、f14は
アドレス変換テーブルであり第17gt)Aメ11・上
のメモリエリアMが、パス10・上Oメモリエリアムに
対応づゆられている。
以上、従来技lIKおけゐメモリ参照に対するアドレス
変換機能にりいて説明を行なったが、このアドレス変換
機能はメモリ参照以外に%、CPUからのある特定の命
令に伴なうメス転送に対しても働く。
変換機能にりいて説明を行なったが、このアドレス変換
機能はメモリ参照以外に%、CPUからのある特定の命
令に伴なうメス転送に対しても働く。
この命令HIOLD命令と呼ばれ、IOCKDMA転送
のスタートアドレスとレンジ値を与える命令である。
第3図にl0LD命令を実行した除虫じるパス転送のフ
ーー!ツ鼾を示しである。 l0LD命令に#なうパ
ス転送線、2回のパス転送からな)1回目にはDMムス
ー−トアドレスを、冨回目にレンジ値の転送を行ない、
各パスフォーマットはtJI、3図の<4.06)に示
すようになる・ 第3図(−において30鵞、301フイールドは、パス
のアドレス線に、 304はパスのデータ線に載せて転
送される。 第3図において30冨はCMφ(チャネル
ナンバ)フィールドと呼ばれ、Iと呼ばれ、f?Cのコ
ードからl0LD命令のDMAスタートアト、レスを転
送していることが/(ス上の装置KW織される。304
フイールドには、DMA転送のスタートアドレスが載せ
られている、 籐冨IQ(ロ)のSSフィールドは、D
MA転送における転送バイト数すなわちレンジ値が載せ
られている。
のスタートアドレスとレンジ値を与える命令である。
第3図にl0LD命令を実行した除虫じるパス転送のフ
ーー!ツ鼾を示しである。 l0LD命令に#なうパ
ス転送線、2回のパス転送からな)1回目にはDMムス
ー−トアドレスを、冨回目にレンジ値の転送を行ない、
各パスフォーマットはtJI、3図の<4.06)に示
すようになる・ 第3図(−において30鵞、301フイールドは、パス
のアドレス線に、 304はパスのデータ線に載せて転
送される。 第3図において30冨はCMφ(チャネル
ナンバ)フィールドと呼ばれ、Iと呼ばれ、f?Cのコ
ードからl0LD命令のDMAスタートアト、レスを転
送していることが/(ス上の装置KW織される。304
フイールドには、DMA転送のスタートアドレスが載せ
られている、 籐冨IQ(ロ)のSSフィールドは、D
MA転送における転送バイト数すなわちレンジ値が載せ
られている。
なおメモリ参照の場合は、第2図(&)、(ロ)に示す
アドレス線にはメモリアドレスが載せられる・アドレス
線をjl!Ig(ロ)、(ロ)のように解釈するかメモ
リアドレスと解釈するか否かは、バス上のメ篭り参照信
号線の論理値によって決定される。
アドレス線にはメモリアドレスが載せられる・アドレス
線をjl!Ig(ロ)、(ロ)のように解釈するかメモ
リアドレスと解釈するか否かは、バス上のメ篭り参照信
号線の論理値によって決定される。
メモリ参照信号線が論理値@1@のと自社、メモリアド
レスとして論理値101のと亀はI(>参照として、C
HφとFCフィールドとして解釈される◎ バス結合装置には、第2図を用いて説明を行なつえメモ
リデータBムMと同様な機能を有す為チャネル番号RA
Mが有)、工0参照のバス転送に対して、バス結合装置
が介入して他のバスへ送シ出す転送か否かスエツクされ
る。
レスとして論理値101のと亀はI(>参照として、C
HφとFCフィールドとして解釈される◎ バス結合装置には、第2図を用いて説明を行なつえメモ
リデータBムMと同様な機能を有す為チャネル番号RA
Mが有)、工0参照のバス転送に対して、バス結合装置
が介入して他のバスへ送シ出す転送か否かスエツクされ
る。
もし他のバスへ転送すべき転送であれば、パス結合装置
は第3図(峙のデータ繍の内容すなわちDMA転送のメ
ー−)アドレスに対して1第2園を用いて説明したメモ
リ参照と同様のアドレス変換を行なって他のバス上のl
0CK転送する。
は第3図(峙のデータ繍の内容すなわちDMA転送のメ
ー−)アドレスに対して1第2園を用いて説明したメモ
リ参照と同様のアドレス変換を行なって他のバス上のl
0CK転送する。
一方、第3図(b)に示すレンジ値の転送である場合に
は、レンジはメモリアドレスでは無く、一種のデータで
あるのでその内容には操作を施さず、そのtt他のバス
のIOCへ転送する。
は、レンジはメモリアドレスでは無く、一種のデータで
あるのでその内容には操作を施さず、そのtt他のバス
のIOCへ転送する。
以上、説明した機能を有するバス結合装置と!OLD命
令を有するデータ処理システムにおいては、第1図を例
にとって説明すればメモリアドレスを装置が送出するの
みで、バスlOO上のMlがバス100上のメモリへの
アクセスおよびその逆が可能である。
令を有するデータ処理システムにおいては、第1図を例
にとって説明すればメモリアドレスを装置が送出するの
みで、バスlOO上のMlがバス100上のメモリへの
アクセスおよびその逆が可能である。
また、バス10G上のCPUがバス11G上のl0CK
IO−I、、D命令を用いてD M A xタートアド
レスを与えるのみで、バス110上のIOCにバス10
G上のメモリま、*はバス11Q上のメモリとDMA転
送を行なわせることが可能である。
IO−I、、D命令を用いてD M A xタートアド
レスを与えるのみで、バス110上のIOCにバス10
G上のメモリま、*はバス11Q上のメモリとDMA転
送を行なわせることが可能である。
しかし、近年IOCの中にはメモリ上に転送パラメータ
を置き、IOCに対しては、CPUは上記転送パラメー
タを収容していゐメそりのアドレスのみを与える方式、
云いかえると種々の転送パラメータをCPUから個別に
IO命令を用いてIOCに与えない方式が用いられるこ
とが多くなってきている。 ここでいう転送パラメータ
とは、IOCが如何なる動作を行なうべきかということ
やDMA転送開始アドレスルンジ値等をさす。 この方
式は通常CCW形式(Channel Ce恥amd
Word )と呼ばれている。 このCCW形式を用い
たIOCをパス結合装置の先に接続するととけ、次に述
べる理由で従来技術では不可能であった。 とれを第1
図を用いて説明する。
を置き、IOCに対しては、CPUは上記転送パラメー
タを収容していゐメそりのアドレスのみを与える方式、
云いかえると種々の転送パラメータをCPUから個別に
IO命令を用いてIOCに与えない方式が用いられるこ
とが多くなってきている。 ここでいう転送パラメータ
とは、IOCが如何なる動作を行なうべきかということ
やDMA転送開始アドレスルンジ値等をさす。 この方
式は通常CCW形式(Channel Ce恥amd
Word )と呼ばれている。 このCCW形式を用い
たIOCをパス結合装置の先に接続するととけ、次に述
べる理由で従来技術では不可能であった。 とれを第1
図を用いて説明する。
今、パスZoo上のCPUl0Iがバス11@上のl0
C1t2KIOI、D命令を用いて、CCWの収容され
て込るメモリアドレスを4える一メモリのむのアドレス
にDMA開始アドレスが含まれているとする。
C1t2KIOI、D命令を用いて、CCWの収容され
て込るメモリアドレスを4える一メモリのむのアドレス
にDMA開始アドレスが含まれているとする。
l0LD命令では、前述したようにデータ曽にはメモリ
アドレスが含まれているとしてバス結合装置に解釈され
バス100上のメ毛り104のアドレスであっても正確
にl0CK与えられる。
アドレスが含まれているとしてバス結合装置に解釈され
バス100上のメ毛り104のアドレスであっても正確
にl0CK与えられる。
次のステップとして、バス110上のl0CII冨がパ
スlOO上のメモリ1・4から転送A5メーーであるD
MA開始アドレスを読み出すために、バス結合装置11
3→108を介してアクセスする。
スlOO上のメモリ1・4から転送A5メーーであるD
MA開始アドレスを読み出すために、バス結合装置11
3→108を介してアクセスする。
メモリデータは、パス結合装置103→11mを介して
l00112に得ることができるが、メモリデータの内
容はDMA開始アドレスであるにもかかわらず、バス結
合装置1・3.11mでは単なるメ毫や読み出しデー−
として扱われ、前述したようなアドレス変換を受けない
。 このためメモリ104から得られたデータ、すなわ
ちDMA開始アドレスは、無意味な値となる。
l00112に得ることができるが、メモリデータの内
容はDMA開始アドレスであるにもかかわらず、バス結
合装置1・3.11mでは単なるメ毫や読み出しデー−
として扱われ、前述したようなアドレス変換を受けない
。 このためメモリ104から得られたデータ、すなわ
ちDMA開始アドレスは、無意味な値となる。
以上の理由から、CCW形式QIQcをバス結合装置を
介して構成するシステムは、作ることができなかった。
介して構成するシステムは、作ることができなかった。
本発@O目的は、以上のようなシステムにおいてCCW
形式でコ繁ンドを受けとる装置を使用可能にし九パス結
合装置を提供することにある。
形式でコ繁ンドを受けとる装置を使用可能にし九パス結
合装置を提供することにある。
前記目的を達成する丸めに本発明によるパス結合装置は
、中央地理装置、主記憶装置、入出力制御部を並列に接
続する単一の共通パスを2本相互に接続するパス結合装
置であって、一方のパス上にある装置が他方のパス上に
ある主記憶装置をアクセスするとき、一方のパス上にお
けるメJIN−シアドレスを他方のパス上のメ篭りアド
レスに変換し1さらに一方のパス上の装置から他方のパ
ス上の装置に入出力命令でDMAII始アドレスを転送
する際にも、アドレス変換を行e5アドレス変換テーブ
ルを有するパス結合装置において、一方のパス上の装置
が前記単一の共通パスに設けえアドレス変換要求信号線
の信号を使用して他方のパスのメ篭りデータの読み出し
要求を行なってIIえ場合、前記読み出しメモリデー−
をアトV′真情報とみなして、前記アドレス変換テープ
kKよってアドレス変換を行tk%/&、その変換アド
レスを一方のパスへ転送するように構成しである。
、中央地理装置、主記憶装置、入出力制御部を並列に接
続する単一の共通パスを2本相互に接続するパス結合装
置であって、一方のパス上にある装置が他方のパス上に
ある主記憶装置をアクセスするとき、一方のパス上にお
けるメJIN−シアドレスを他方のパス上のメ篭りアド
レスに変換し1さらに一方のパス上の装置から他方のパ
ス上の装置に入出力命令でDMAII始アドレスを転送
する際にも、アドレス変換を行e5アドレス変換テーブ
ルを有するパス結合装置において、一方のパス上の装置
が前記単一の共通パスに設けえアドレス変換要求信号線
の信号を使用して他方のパスのメ篭りデータの読み出し
要求を行なってIIえ場合、前記読み出しメモリデー−
をアトV′真情報とみなして、前記アドレス変換テープ
kKよってアドレス変換を行tk%/&、その変換アド
レスを一方のパスへ転送するように構成しである。
前記構成によれば、CCW形式でコマンドを受は堆る装
置を使用でき、本発明の目的は完全に達成される。
置を使用でき、本発明の目的は完全に達成される。
以下、第4図、第5図を参照して本発明をさらに詳しく
説明する・ 第4図は本発8Aによるパス結合装置を用いて構成シ九
二重パスシステムの例を示すプ四ツク図である。
説明する・ 第4図は本発8Aによるパス結合装置を用いて構成シ九
二重パスシステムの例を示すプ四ツク図である。
図において、403.413は本発明によるパス結合装
置であシ、パス結合装置40Bおよび411 Kよって
パス40・とパス41Gが接続され、同一構造を有すJ
12本のパxlcよって二重パスシステムが構成されて
いる。
置であシ、パス結合装置40Bおよび411 Kよって
パス40・とパス41Gが接続され、同一構造を有すJ
12本のパxlcよって二重パスシステムが構成されて
いる。
401.411はCPU、 40!、41意はl0C1
404,414はメモリである。
404,414はメモリである。
第5図は本発明によるパス結合装置の一実施例を示すプ
訪ツタ閣である。
訪ツタ閣である。
図Kiいて、550% 5litは同一の回路のパス結
合装置であ〕、それぞれ第4図0403.413に相当
すす、 本図K>いては、si@、II5IIDいずれ
を第4図0403.41!lに対応させてもよいが、説
明の便宜上第4 @0403 K相当する部分を第5図
0IIOK% Illを413に対応させる。
合装置であ〕、それぞれ第4図0403.413に相当
すす、 本図K>いては、si@、II5IIDいずれ
を第4図0403.41!lに対応させてもよいが、説
明の便宜上第4 @0403 K相当する部分を第5図
0IIOK% Illを413に対応させる。
したがって一パスSOOはパス40Gに、パス!ilO
はパス41@ K相当することにたる。
はパス41@ K相当することにたる。
第4図におイテ、パJc4oO上0CPU40tがCC
W形式の動作を行なうパス41(I上のl0C412K
CCWの収容されているメモリアドレスをl0LD命令
を用いて与えるとし、CCWはパス401)上のメ篭り
−4に収容されている場合を想定する。
W形式の動作を行なうパス41(I上のl0C412K
CCWの収容されているメモリアドレスをl0LD命令
を用いて与えるとし、CCWはパス401)上のメ篭り
−4に収容されている場合を想定する。
なお、CCWK&1IOC4xtが行なうDMム転送の
開始アドレスとレンジ値が収容されている。
開始アドレスとレンジ値が収容されている。
まず、CPU401がI OC413に発生し九l0X
ID命令の転送について説明する。
ID命令の転送について説明する。
パス結合装置slI紘、パス上のアドレス変換4の内容
を、メ4豐参照信号11!!4$10値によりて解読す
為、 メ彎す参照信号線SO1の値が論理値11・であ
れば、アドレス−894はメIIkリアドレスを表わし
、一方論理値が1・0であればIO参照を表わし、11
1111(40C■φycで示されるフォーマットで解
釈する。
を、メ4豐参照信号11!!4$10値によりて解読す
為、 メ彎す参照信号線SO1の値が論理値11・であ
れば、アドレス−894はメIIkリアドレスを表わし
、一方論理値が1・0であればIO参照を表わし、11
1111(40C■φycで示されるフォーマットで解
釈する。
本例では論理値@l@ となるのでパス結合装置は、I
O参照でかつFCフィールドの値がある特定のコードで
l0LD命令で有ることを認識し、アドレスラインBO
4、データライy閥s。
O参照でかつFCフィールドの値がある特定のコードで
l0LD命令で有ることを認識し、アドレスラインBO
4、データライy閥s。
内容を第3図(−のフォーマットで解釈する。
アドレスラインの内容O内、第3図(−のnzcCHφ
)フィールドで示される部分は、前述し九チャネル番号
RAM5!1に送られ、その出力541が論理値11@
であれば1ζQIOC拡パス51・伺に存在しパス結合
装置が転送に介在することを意味する。 一方、チャネ
ル114#RムMの出−7J841が論理値00′であ
れば、パス結合装置伏倒の動作も行なわない。
)フィールドで示される部分は、前述し九チャネル番号
RAM5!1に送られ、その出力541が論理値11@
であれば1ζQIOC拡パス51・伺に存在しパス結合
装置が転送に介在することを意味する。 一方、チャネ
ル114#RムMの出−7J841が論理値00′であ
れば、パス結合装置伏倒の動作も行なわない。
この場合のl0LD命令は、他のパスへO転送であるか
らチャネル番号RAMの出力5atas論理値”1”で
あ夛パス結合装置が転送に介在する・ 仁のように他のパス51Gへ転送する必要のあるl0L
D命令であることを認識すると、パスのデー−ラインs
Osの内容をデータレシス−523にセットし、−vり
一回路624の出力54gはへRAMで構成されたアド
レス変換テープ身621Sに送られ、変換されえアドレ
ス543線レジスタ526にセットされる。 アドレス
線の内容、すなわちチャネル番号(OH會)と、アC(
Fmm@tlem (’e4@)%f −1トFIII
K vt)xzs17にセットされる。
らチャネル番号RAMの出力5atas論理値”1”で
あ夛パス結合装置が転送に介在する・ 仁のように他のパス51Gへ転送する必要のあるl0L
D命令であることを認識すると、パスのデー−ラインs
Osの内容をデータレシス−523にセットし、−vり
一回路624の出力54gはへRAMで構成されたアド
レス変換テープ身621Sに送られ、変換されえアドレ
ス543線レジスタ526にセットされる。 アドレス
線の内容、すなわちチャネル番号(OH會)と、アC(
Fmm@tlem (’e4@)%f −1トFIII
K vt)xzs17にセットされる。
レジメ#126$Cセットされたデー−は、竜しクー回
路sss K導かれる。 セレター回路sssはレジス
ーS鰻0t15力844憫に開かれ、デー−はメスS詩
のデー−線sllに出力される。
路sss K導かれる。 セレター回路sssはレジス
ーS鰻0t15力844憫に開かれ、デー−はメスS詩
のデー−線sllに出力される。
レジメ#S訂の出力!!1は、セレクー回路s69を経
内してパスs1・のアドレス1l114に出力される。
内してパスs1・のアドレス1l114に出力される。
メ49参照信号−101、書き込み信号I!関雪はパス
結合装置sue制御WA踏sseからパス結合装置l1
101111@回路Sテ・に伝えられ、IO参照である
から、メモリ参照信号線sllを論理値II@ にI
OI、D命令は出力命令であるから書き込み信号線it
sを論理値@1” Kして出力される。
結合装置sue制御WA踏sseからパス結合装置l1
101111@回路Sテ・に伝えられ、IO参照である
から、メモリ参照信号線sllを論理値II@ にI
OI、D命令は出力命令であるから書き込み信号線it
sを論理値@1” Kして出力される。
これによ32、l0LD命令の第10転送であるDMA
メタ−シアドレスはパスs10上0IOCに、第4図で
云えばcpυ4(11からl0C41鵞に転送される。
メタ−シアドレスはパスs10上0IOCに、第4図で
云えばcpυ4(11からl0C41鵞に転送される。
次KIOLD命令の第2番目O転送が、第3図の■Oフ
ォーマットでパス結合装置に送られてくる。 この場合
も前述したDMAスターシアYレスO転送と同様にアー
ドレヌ線O解釈が行なわれ、パス500からパス51G
に送られる。
ォーマットでパス結合装置に送られてくる。 この場合
も前述したDMAスターシアYレスO転送と同様にアー
ドレヌ線O解釈が行なわれ、パス500からパス51G
に送られる。
ただしDMAスタートアドレスの転送で唸デーー線にレ
ンジ値が貴重れて一為点で異なっている。 レンジは単
なるデー−であるOで、データ線ioi o内容は、レ
ジスタsnにセットされその出力547はセレクー回路
56IK導びかれ、七レター回路s6・線レジメ−52
s o出力S4’F儒漫偶E1mかれ、デーー紘パスI
I・OデーーーBIB K出力される。 これによll
0LD命令O謔8番鵬O転送が行なわれ、CPU4(I
Sからl0C413に対して0IOLD命令O転送が終
了し九ことになる。
ンジ値が貴重れて一為点で異なっている。 レンジは単
なるデー−であるOで、データ線ioi o内容は、レ
ジスタsnにセットされその出力547はセレクー回路
56IK導びかれ、七レター回路s6・線レジメ−52
s o出力S4’F儒漫偶E1mかれ、デーー紘パスI
I・OデーーーBIB K出力される。 これによll
0LD命令O謔8番鵬O転送が行なわれ、CPU4(I
Sからl0C413に対して0IOLD命令O転送が終
了し九ことになる。
次にCPUaolから転送パラメータの収容されている
メモリアドレスを受は取り九l0C41雪は1メ%94
・4から転送パラメータであるDMAスタートアドレス
とレンジの値を読与出す必要がある。
メモリアドレスを受は取り九l0C41雪は1メ%94
・4から転送パラメータであるDMAスタートアドレス
とレンジの値を読与出す必要がある。
ζOとIO動作を引き続き説明すゐ。
l0LD命令で与えられえアドレスが、DMム転送開始
アドレスとレンジの収容されているメモリアドレスを与
えられたことは、l0LD命令転送時におけるFCO値
でl0CA釉は認識する。
アドレスとレンジの収容されているメモリアドレスを与
えられたことは、l0LD命令転送時におけるFCO値
でl0CA釉は認識する。
パス11G上のIOCは、メ毫り参照信号線511を論
理値”1”K%書き込み信号線@12を論理値1・@に
してメ49読み出し要求を行なう・ζOとt&へ本発@
によって増設され九アドレス賓換要求信嗜−Illを論
理値JIKセットすゐ、1お、書き込み信号線sl!が
論理値曽・1の場合はメモリ読み出しまた紘XO入力を
意味する。
理値”1”K%書き込み信号線@12を論理値1・@に
してメ49読み出し要求を行なう・ζOとt&へ本発@
によって増設され九アドレス賓換要求信嗜−Illを論
理値JIKセットすゐ、1お、書き込み信号線sl!が
論理値曽・1の場合はメモリ読み出しまた紘XO入力を
意味する。
パス結合装置Illはパス$10のアドレス11181
4の内容(すなわちメモリアドレス)を館!wA−6輛
で説明したハ=9wスタRAMIHi導(・メモリマス
タRAM0出力!!鶴が論理値11″でアレば、パス!
4@@0メ49参照であることを認識し、アドレス変換
要求信号線s13の値をツリツブフロップ(以下rh
と略す)酊lにセットする。 アドレス線!!14 a
セレターz@4を過)アドレメ変換テーブル凰ムM 5
68 K導びかれ、変換され九アYレスがレジスタls
6・にセットされる。 ss@にセラ)畜れえアドレ
スはセレク−529を経由してパス500のアドレス線
l504に出力される。
4の内容(すなわちメモリアドレス)を館!wA−6輛
で説明したハ=9wスタRAMIHi導(・メモリマス
タRAM0出力!!鶴が論理値11″でアレば、パス!
4@@0メ49参照であることを認識し、アドレス変換
要求信号線s13の値をツリツブフロップ(以下rh
と略す)酊lにセットする。 アドレス線!!14 a
セレターz@4を過)アドレメ変換テーブル凰ムM 5
68 K導びかれ、変換され九アYレスがレジスタls
6・にセットされる。 ss@にセラ)畜れえアドレ
スはセレク−529を経由してパス500のアドレス線
l504に出力される。
パスs@Oのメモリ参照信号線561、書き込拳信号線
2・Zaメ49読み出し動作を行なうよう謬−ド化され
る。 このときパスー〇〇アドレス変換要求信号纏鴫3
線論瀾値1・1である。
2・Zaメ49読み出し動作を行なうよう謬−ド化され
る。 このときパスー〇〇アドレス変換要求信号纏鴫3
線論瀾値1・1である。
メ49のアクセス−イムを経たのち、パス關@Oデー−
Is!l4IKは、メモリデータが転送されてくる。
メモνデ一一はレジスタS33に七ツシされる。 ζO
ときアドレス変換要求信号線の内容を記憶しているfy
571 K論理値@1mがセットされているので、
制御回路sO3はセレタ−04をレジスタ!I!sの出
力側に開きアドレス変換テーブル翼ムM !1llsに
導び(。
Is!l4IKは、メモリデータが転送されてくる。
メモνデ一一はレジスタS33に七ツシされる。 ζO
ときアドレス変換要求信号線の内容を記憶しているfy
571 K論理値@1mがセットされているので、
制御回路sO3はセレタ−04をレジスタ!I!sの出
力側に開きアドレス変換テーブル翼ムM !1llsに
導び(。
アドレス変換テーブルRAMの出力54!ad、Vジス
−uaKセットされ、レジメーls冨6の出力S44は
セレタクslを経由してパスI!1@のデー、s@5u
sK送)出される。 これKよ)、アドレス変換されえ
メモリデーIすなわちパス51Gから見てAスS・・上
のメモリを指定するアドレスがl0CK費は取られる。
−uaKセットされ、レジメーls冨6の出力S44は
セレタクslを経由してパスI!1@のデー、s@5u
sK送)出される。 これKよ)、アドレス変換されえ
メモリデーIすなわちパス51Gから見てAスS・・上
のメモリを指定するアドレスがl0CK費は取られる。
次KIOCは、レンジの値を読み出すぺ〈メモリ胱拳出
し要求をパスIIGに送出する・前述しえDMムスーー
トアドレスの読み出しと同様な動作′?パス結合装置!
!S’s SIXは動作する。 えだししyジの場合は
、単なるデー−であるOでアドレス変換要求信号5xs
aq論瑠値@01である。 バスsOO上のメモリから
読み出され九データは、レジスタS23にセットされセ
レクタsea を経由してパス51Gのデータ纏811
に送シ出される・ なお、チャネル番号RAM、メモリマスク8人M1アy
レス変換テーブルRAMは、システムの初期化動作の際
マツピングされるが、その回路は説明が煩雑になる丸め
第S図では省略しである。
し要求をパスIIGに送出する・前述しえDMムスーー
トアドレスの読み出しと同様な動作′?パス結合装置!
!S’s SIXは動作する。 えだししyジの場合は
、単なるデー−であるOでアドレス変換要求信号5xs
aq論瑠値@01である。 バスsOO上のメモリから
読み出され九データは、レジスタS23にセットされセ
レクタsea を経由してパス51Gのデータ纏811
に送シ出される・ なお、チャネル番号RAM、メモリマスク8人M1アy
レス変換テーブルRAMは、システムの初期化動作の際
マツピングされるが、その回路は説明が煩雑になる丸め
第S図では省略しである。
以上の説明から明らか表ように、アドレス置換要求信号
線を設けることによ〕−他のパス上Oメ4すからメ毫す
デー一としてアドレス情報を貌奉出しても、アドレス変
換機構か働き正しいアドレス情報を受妙堆ることができ
る。
線を設けることによ〕−他のパス上Oメ4すからメ毫す
デー一としてアドレス情報を貌奉出しても、アドレス変
換機構か働き正しいアドレス情報を受妙堆ることができ
る。
本発明によるバス結合装置拡以上詳しく説明しえように
、パス上に定義し九アドレヌ蜜換要求信号によって、メ
モリ読み出しデー−をアドレス情報とみなしてアドレス
変換を行ない、その変換したアドレスを要求装置に返す
ことが可能であi、 したがって、CCW形武でコマン
ドを受は取る入出力制御装置は本パス結合装置を介して
接続可能となシ、単一の共通パスによる二重パスクステ
ムはよ〉柔軟なものになる。
、パス上に定義し九アドレヌ蜜換要求信号によって、メ
モリ読み出しデー−をアドレス情報とみなしてアドレス
変換を行ない、その変換したアドレスを要求装置に返す
ことが可能であi、 したがって、CCW形武でコマン
ドを受は取る入出力制御装置は本パス結合装置を介して
接続可能となシ、単一の共通パスによる二重パスクステ
ムはよ〉柔軟なものになる。
第1図は従来技11による単一共通パスによる二重パス
システム構成を示す図、第2図は従来技術によるパス結
合装置のアドレス変換機能を示す閣、第3図拡l0LD
命令におけるパス転送時のフォーマットを示す図、第4
図拡本発明によるパス結合装置を用いて構成し九二重パ
スシステムを示す図、第S図は木兄1111によるパス
結合装置〇−爽施例を示すプロッタ図である。 201.216−パス100 Kお砂るメ篭りマツプ2
・鵞、雪11−パスll0Kおけるメモリマツプ!6m
、l13m、5!!%@62−・メモリwJり几ムzo
n、214−アドレス変換テーブル302.5os−・
チャネル番号フィールド30m、307−FCフィール
ド 304− D Mムスーートアドレス 鱒l−レンジ値 460、410% Me@s !!1G−単−共通パ
ー共通パス4o1−中央処理装置 4軸、41ト・・入出力制御部 401、413.5150% !5it−パス結合鋏置
404.414−主記憶装置 !$01% 1s11−メモリ参照信号線SO鵞、5t
z−書き込み信号線 ls@s、51!l−アドレス変換要求信号−804,
514−・アドレス線 SO5,515−・デー−線 5!1,561−4−Yネル番号RAM5zs、s26
、s27、l56m、566、s@7−レジスタ s24.528.529.564.86g、s6・−セ
レクー回路 O25、!16s−アトvx変換テープ# RA MS
SO% 5to−制御回路 15m1、!$71−・・ツリツブフロップ541−チ
ャネル番号8ムM出力信号 l4!−セレクタ524出力信号 543−アドレス変換テーブルRAM出力信号544−
・レタス−5=60出力信号 !14s−・・レジスタ56フ出力信号54・−制御部
間信号線 58雪−・メモリマスタRAM出力信号特許出願人 日
本電気株式金社 代理人弁理士 井 ノ ロ 壽才j図 才3図 才4図
システム構成を示す図、第2図は従来技術によるパス結
合装置のアドレス変換機能を示す閣、第3図拡l0LD
命令におけるパス転送時のフォーマットを示す図、第4
図拡本発明によるパス結合装置を用いて構成し九二重パ
スシステムを示す図、第S図は木兄1111によるパス
結合装置〇−爽施例を示すプロッタ図である。 201.216−パス100 Kお砂るメ篭りマツプ2
・鵞、雪11−パスll0Kおけるメモリマツプ!6m
、l13m、5!!%@62−・メモリwJり几ムzo
n、214−アドレス変換テーブル302.5os−・
チャネル番号フィールド30m、307−FCフィール
ド 304− D Mムスーートアドレス 鱒l−レンジ値 460、410% Me@s !!1G−単−共通パ
ー共通パス4o1−中央処理装置 4軸、41ト・・入出力制御部 401、413.5150% !5it−パス結合鋏置
404.414−主記憶装置 !$01% 1s11−メモリ参照信号線SO鵞、5t
z−書き込み信号線 ls@s、51!l−アドレス変換要求信号−804,
514−・アドレス線 SO5,515−・デー−線 5!1,561−4−Yネル番号RAM5zs、s26
、s27、l56m、566、s@7−レジスタ s24.528.529.564.86g、s6・−セ
レクー回路 O25、!16s−アトvx変換テープ# RA MS
SO% 5to−制御回路 15m1、!$71−・・ツリツブフロップ541−チ
ャネル番号8ムM出力信号 l4!−セレクタ524出力信号 543−アドレス変換テーブルRAM出力信号544−
・レタス−5=60出力信号 !14s−・・レジスタ56フ出力信号54・−制御部
間信号線 58雪−・メモリマスタRAM出力信号特許出願人 日
本電気株式金社 代理人弁理士 井 ノ ロ 壽才j図 才3図 才4図
Claims (1)
- 中央処理装置、主記憶装置、入出力制御部を並列Km続
する単一〇共通パスを鵞本相互に接続すゐパス結合装置
であって、一方のバス上にある装置が他方のパス上にあ
る主記憶装置を、アタセスするとき一方Oパス上におけ
為メモリアドレスを他方OAパス上メモリアドレスに変
換し、さらに一方のパス上の装置から他方のパス上O装
置に入出力命令でDMムー鍮テアドレス転送する1ll
K4、アドレス変換を行なうアドレス変換テーブルを有
するパス結合装置において、一方OAス上0装置が前記
単一の共通パメKWkけ九アドレス変換要求信号線の信
蓚を使用して他方のバスのメモリデータの読み出し要求
を行なって11大場合、前記絖み出しメモリデータをア
ドレス情報とみなして、前記アドレス変換テーブルによ
ってアドレス変換を行ない、そO変換アドレスを一方の
バスへ転送するように構成したことを特徴とするバス結
合装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11895681A JPS5819967A (ja) | 1981-07-28 | 1981-07-28 | バス結合装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11895681A JPS5819967A (ja) | 1981-07-28 | 1981-07-28 | バス結合装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5819967A true JPS5819967A (ja) | 1983-02-05 |
Family
ID=14749427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11895681A Pending JPS5819967A (ja) | 1981-07-28 | 1981-07-28 | バス結合装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5819967A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS611126U (ja) * | 1977-12-30 | 1986-01-07 | イング・チイ・オリベツチ・アンド・チイ・エス・ピー・ア | 角度位置トランスジユーサ |
JPS6290738A (ja) * | 1985-10-15 | 1987-04-25 | Mitsubishi Electric Corp | デ−タ選択方式 |
JPS6383849A (ja) * | 1986-09-29 | 1988-04-14 | Toshiba Corp | アドレス変換方式 |
JPS6488670A (en) * | 1987-06-29 | 1989-04-03 | Digital Equipment Corp | Bus adaptor unit for digital data processing system |
-
1981
- 1981-07-28 JP JP11895681A patent/JPS5819967A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS611126U (ja) * | 1977-12-30 | 1986-01-07 | イング・チイ・オリベツチ・アンド・チイ・エス・ピー・ア | 角度位置トランスジユーサ |
JPS6330966Y2 (ja) * | 1977-12-30 | 1988-08-18 | ||
JPS6290738A (ja) * | 1985-10-15 | 1987-04-25 | Mitsubishi Electric Corp | デ−タ選択方式 |
JPS6383849A (ja) * | 1986-09-29 | 1988-04-14 | Toshiba Corp | アドレス変換方式 |
JPS6488670A (en) * | 1987-06-29 | 1989-04-03 | Digital Equipment Corp | Bus adaptor unit for digital data processing system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1307570C (zh) | 控制数据处理***间经由存储器的数据流的方法和装置 | |
US5890218A (en) | System for allocating and accessing shared storage using program mode and DMA mode | |
JPS60114953A (ja) | アドレス翻訳を採用するコンピユータ装置 | |
CN101221551A (zh) | 用于对称多处理器互连的方法和设备以及多处理器 | |
CN103038758A (zh) | 改善集成非透明桥设备的操作的方法和*** | |
JPH09212444A (ja) | ホストコンピュータ間におけるデバイスドライバの可搬性を実現するための方法および装置 | |
CN103003808A (zh) | 用于访问PCI Express 兼容设备的资源的***和方法 | |
CN1293494C (zh) | 主从式多处理器***中的通信接口 | |
JPS5819967A (ja) | バス結合装置 | |
JPS60124754A (ja) | バッファ記憶制御装置 | |
US4924379A (en) | Multiprocessor system with several processors equipped with cache memories and with a common memory | |
JPS58201166A (ja) | マルチプロセツサ方式 | |
JPH01298457A (ja) | コンピュータシステム | |
JPS6143370A (ja) | 多重処理システム | |
JPH0954748A (ja) | コンピュータシステムおよびこのシステムに設けられるdmaコントローラ | |
JPH0754544B2 (ja) | イメ−ジメモリのアクセス回路 | |
JPS63255750A (ja) | メモリ・システム | |
JP2575828B2 (ja) | 割込み制御方式 | |
JPS5844551A (ja) | デ−タ書込み制御方式 | |
JPS58179977A (ja) | メモリ制御装置 | |
JPS6143367A (ja) | レジスタ制御方式 | |
JPS62242267A (ja) | 多重処理システムにおけるデ−タ転送制御方式 | |
JPS628245A (ja) | 仮想記憶方式 | |
JPS6267642A (ja) | 仮想計算機間デ−タ転送方式 | |
JPH01154272A (ja) | マルチプロセッサ装置 |