JPS58196620A - デ−タのスキユ−補正回路 - Google Patents
デ−タのスキユ−補正回路Info
- Publication number
- JPS58196620A JPS58196620A JP7673382A JP7673382A JPS58196620A JP S58196620 A JPS58196620 A JP S58196620A JP 7673382 A JP7673382 A JP 7673382A JP 7673382 A JP7673382 A JP 7673382A JP S58196620 A JPS58196620 A JP S58196620A
- Authority
- JP
- Japan
- Prior art keywords
- data
- skew
- circuit
- skinny
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/20—Signal processing not specific to the method of recording or reproducing; Circuits therefor for correction of skew for multitrack recording
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の対象
本発明はスキューを持っている並列データを補正するス
キニー補正回路に関する。
キニー補正回路に関する。
従来技術
従来、第１図のようなスキニーを持っている並列データ
のスキニーを補正する場合は、第２図の様なｍ段のスｄ
ｆニー補正用バッファ２を設けて、その入出力を制御す
る回路４．５と比較器６により、スキニーを補正してい
た。しかし、この方式ではｍ段のバッファの中の、１段
は新しいデータと古いデータの境界を示すために使用す
る必要があるので、スキニー補正用バッファとしてはｍ
−１段しか利用できない欠点があった。
のスキニーを補正する場合は、第２図の様なｍ段のスｄ
ｆニー補正用バッファ２を設けて、その入出力を制御す
る回路４．５と比較器６により、スキニーを補正してい
た。しかし、この方式ではｍ段のバッファの中の、１段
は新しいデータと古いデータの境界を示すために使用す
る必要があるので、スキニー補正用バッファとしてはｍ
−１段しか利用できない欠点があった。
発明の目的
本発明の目的は、従来の欠点を解決して、バッファ段数
を変更しないで、ｍ段のバッファを全て有効に利用する
データのスキニー補正回路を提供することにある。
を変更しないで、ｍ段のバッファを全て有効に利用する
データのスキニー補正回路を提供することにある。
本発明の特徴は、ｍ段のバッファを全て有効に利用する
ために、入出力制御回路の比較器の後に、データ間隔の
変化に追従して動作する時間測定回路を設けたことにあ
る。
ために、入出力制御回路の比較器の後に、データ間隔の
変化に追従して動作する時間測定回路を設けたことにあ
る。
発明の実施例
以下、本発明の一実施例を第、３図により説明する。第
３図において、スキューを持っているΔピットのデータ
１がスキュー補正用バッファ２と、入力制御回路４とビ
ット選択回路９に入力される。入力データは各くット毎
にある入力制御回路４の指定したバッファに記録され、
各ビットがそろえば、出力制御回路５の指定したバッフ
ァより、データを出力する。比較器６には、入出力制御
回路４．５の指定するバッファ・アドレス情報が入力さ
れ、そのアドレスを比較することにより、ｍ−１段ス４
．−８が出力される。また、各ビット毎のデータレディ
情報−も４より６に入力されるので、全ビットのレディ
情報がそろった時にデータレディ７を出力する。
３図において、スキューを持っているΔピットのデータ
１がスキュー補正用バッファ２と、入力制御回路４とビ
ット選択回路９に入力される。入力データは各くット毎
にある入力制御回路４の指定したバッファに記録され、
各ビットがそろえば、出力制御回路５の指定したバッフ
ァより、データを出力する。比較器６には、入出力制御
回路４．５の指定するバッファ・アドレス情報が入力さ
れ、そのアドレスを比較することにより、ｍ−１段ス４
．−８が出力される。また、各ビット毎のデータレディ
情報−も４より６に入力されるので、全ビットのレディ
情報がそろった時にデータレディ７を出力する。
ビット選択回路９により、ヘビットから１ビツトを選択
して、その１ビツトの入力周期を測定することにより、
データの速度変動を横用する。
して、その１ビツトの入力周期を測定することにより、
データの速度変動を横用する。
データの速度変動を検出したら、それをデータ周波数の
に倍で発振している可変周波数発振器の発振周波数にフ
ィードバックする。この可変周波数発振器の発振周波数
を利用すれば、データの速度変動に追従した、時間を測
定することができる。そこで、時間測定回路１２でｍ−
１段スキニーが発生してから、可変周波数発振器の発振
周波数を利用して、１デ一タ間隔の時間を測定すれば、
ｍ段スキニー信号１３を作ることができる。従来は入出
力制御回路の比較のみでスキューの検出をしていたため
ｍ−１段までしかバッファを利用できなかったが、この
実施例のように、１デ一タ間隔の時間測定回路を追加し
てｍ段ス′ｊＦ、−を作ることにより、バッファをすべ
て利用できる。
に倍で発振している可変周波数発振器の発振周波数にフ
ィードバックする。この可変周波数発振器の発振周波数
を利用すれば、データの速度変動に追従した、時間を測
定することができる。そこで、時間測定回路１２でｍ−
１段スキニーが発生してから、可変周波数発振器の発振
周波数を利用して、１デ一タ間隔の時間を測定すれば、
ｍ段スキニー信号１３を作ることができる。従来は入出
力制御回路の比較のみでスキューの検出をしていたため
ｍ−１段までしかバッファを利用できなかったが、この
実施例のように、１デ一タ間隔の時間測定回路を追加し
てｍ段ス′ｊＦ、−を作ることにより、バッファをすべ
て利用できる。
発明の効果
以上、本発明によって、ｍ段のスキニー補正用バッファ
の全てを利用することが可能となる。
の全てを利用することが可能となる。
第１図は、スキューを持ったヘビットのデータを示す説
明図、第２図は従来のスキニー補正回路図、第３図は、
本発明の一実施例のデータのスキニー補正回路図である
。 １・・・入力データ
、１２・・・スキニー補正用バッファ（ｍ段）３・
・・出力データ ４・・・入力制御回路（Ｎｌｉ）
。 ５・・・出力制御回路 ６・・・比較器７・・・デ
ータレディ信号 ８・・・ｍ−１段スキニー信号 ９・・・ビット選択回路（Ｎ→１） １０・・・データ間隔検出回路 １１・・・可変周波数発振回路 １２・・・時間測定回路 １５−ｍ段スキニー信号 、 〜ν
明図、第２図は従来のスキニー補正回路図、第３図は、
本発明の一実施例のデータのスキニー補正回路図である
。 １・・・入力データ
、１２・・・スキニー補正用バッファ（ｍ段）３・
・・出力データ ４・・・入力制御回路（Ｎｌｉ）
。 ５・・・出力制御回路 ６・・・比較器７・・・デ
ータレディ信号 ８・・・ｍ−１段スキニー信号 ９・・・ビット選択回路（Ｎ→１） １０・・・データ間隔検出回路 １１・・・可変周波数発振回路 １２・・・時間測定回路 １５−ｍ段スキニー信号 、 〜ν
Claims (1)
- 磁気テープのリード・データの様にデータにスキューが
ある場合に、それを補正するためのバッファとその入出
力を制御する制御回路より成るスキニー補正回路におい
て、入力データのデータ間隔の変化で周波数が変化する
発振回路と、その発振周波数で時間を測定する回路とを
設けたこと１に％徴とするデータのスキニー補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7673382A JPS58196620A (ja) | 1982-05-10 | 1982-05-10 | デ−タのスキユ−補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7673382A JPS58196620A (ja) | 1982-05-10 | 1982-05-10 | デ−タのスキユ−補正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58196620A true JPS58196620A (ja) | 1983-11-16 |
Family
ID=13613777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7673382A Pending JPS58196620A (ja) | 1982-05-10 | 1982-05-10 | デ−タのスキユ−補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58196620A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4679670A (en) * | 1985-02-27 | 1987-07-14 | American Tourister, Inc. | Wheeled suitcase and handle |
-
1982
- 1982-05-10 JP JP7673382A patent/JPS58196620A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4679670A (en) * | 1985-02-27 | 1987-07-14 | American Tourister, Inc. | Wheeled suitcase and handle |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960005555A (ko) | 위상비교회로 및 피엘엘(pll)회로 | |
| EP0316340A1 (en) | DATA INPUT CIRCUIT WITH DIGITAL PHASE LOCKED LOOP. | |
| JPS58196620A (ja) | デ−タのスキユ−補正回路 | |
| GB1427215A (en) | Magnetic recording systems | |
| US6940931B2 (en) | Clock-synchronism evaluating apparatus and method | |
| US7800997B2 (en) | Method and apparatus for generating frequency-multiplied frequency generator signal used in optical drive | |
| US3521260A (en) | Digital data transfer system | |
| JPS6218988A (ja) | モ−タの速度制御装置 | |
| TW200525504A (en) | Apparatus and method of dynamic adjusting the detection window | |
| JPH04178047A (ja) | スキュー補償方式 | |
| JPS60187148A (ja) | フレ−ム同期検出装置 | |
| JPH11112440A (ja) | サンプリングレートコンバータ | |
| JPH07212616A (ja) | 映像装置のサンプリングクロック発生回路 | |
| JPH0727804A (ja) | パルス幅測定回路 | |
| JPH04225183A (ja) | 遅延時間測定装置 | |
| JPS59175012A (ja) | 同期信号発生回路 | |
| JPS6046155A (ja) | スケルチ信号発生回路 | |
| JPS6058539B2 (ja) | 磁気テ−プ読取装置の初期同期デ−タ読取装置 | |
| JPH0469866A (ja) | デジタルデータ読み取り装置 | |
| JPH0526973A (ja) | メモリの読出回路 | |
| JP2001069438A (ja) | タイムコード信号読取装置 | |
| JPH05242652A (ja) | ディスク再生装置 | |
| JPH0720383B2 (ja) | デジタルサ−ボ装置 | |
| JPS5977747A (ja) | 非同期デ−タの変化点検出回路 | |
| JPS5864652A (ja) | 無情報位置検出回路 |