JPS58194541U - 信号入力回路 - Google Patents
信号入力回路Info
- Publication number
- JPS58194541U JPS58194541U JP9151082U JP9151082U JPS58194541U JP S58194541 U JPS58194541 U JP S58194541U JP 9151082 U JP9151082 U JP 9151082U JP 9151082 U JP9151082 U JP 9151082U JP S58194541 U JPS58194541 U JP S58194541U
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signal input
- whose
- transistor
- input circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は従来のプルアップ抵抗回路、第２図は従来のプ
ルアップ抵抗回路１、第３図は本考案による信号入力回
路である。 ３３−１・・・Ｐ型ＭＯ３）ランジスタ、３３−２・・
・Ｎ型ＭＯＳトランジスタ、３４・・・インバータ回路
。
ルアップ抵抗回路１、第３図は本考案による信号入力回
路である。 ３３−１・・・Ｐ型ＭＯ３）ランジスタ、３３−２・・
・Ｎ型ＭＯＳトランジスタ、３４・・・インバータ回路
。
Claims (1)
- ′ ソース側を電源にドレイン側を入力信号ラインに
接続しゲート電極を第１の制御信号に接続するＰチャン
ネルＭＯ３ＦＥＴ）ランジスタと、ソース側をＧＮＤに
ドレイン側を入力信号ラインに接続しゲート電極を第２
の制御信号に接続するＮチャンネル型ＭＯ３ＦＥＴ）ラ
ンジスタと、信号入力ラインの信号を反転して出力する
インバータとを有し、前記各制御信号により少なくとも
一方のトランジスタを非導通とすることを特徴とする信
号入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9151082U JPS58194541U (ja) | 1982-06-21 | 1982-06-21 | 信号入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9151082U JPS58194541U (ja) | 1982-06-21 | 1982-06-21 | 信号入力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58194541U true JPS58194541U (ja) | 1983-12-24 |
Family
ID=30099872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9151082U Pending JPS58194541U (ja) | 1982-06-21 | 1982-06-21 | 信号入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58194541U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0191521A (ja) * | 1987-10-02 | 1989-04-11 | Kawasaki Steel Corp | プログラマブル入力回路 |
-
1982
- 1982-06-21 JP JP9151082U patent/JPS58194541U/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0191521A (ja) * | 1987-10-02 | 1989-04-11 | Kawasaki Steel Corp | プログラマブル入力回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860000719A (ko) | 상보형(相補型)Bi-MIS 게이트회로 | |
| JPS5996937U (ja) | シユミツト・トリガ回路 | |
| JPS58194541U (ja) | 信号入力回路 | |
| JPS5893014U (ja) | コンプリメンタリ出力回路 | |
| JPS6126329U (ja) | Ｃｍｏｓドライバの貫通電流低減回路 | |
| JPS6085437U (ja) | 入力バツフア回路 | |
| JPH0431630Y2 (ja) | ||
| JPS58127735U (ja) | スイツチング回路 | |
| JPS5956823U (ja) | Ｃｍｏｓ回路 | |
| JPS599644U (ja) | Ｍｏｓ論理回路 | |
| JPS59111334U (ja) | インバ−タ回路 | |
| JPS5973846U (ja) | 半導体回路 | |
| JPS60101832U (ja) | 相補型ｍｏｓ集積回路 | |
| JPS6122367U (ja) | ダイナミツクロジツク回路 | |
| JPS604033U (ja) | 相補型トランジスタを用いた論理回路 | |
| JPS6122366U (ja) | ダイナミツクロジツク回路 | |
| JPS59149733U (ja) | 相補型ｍｏｓ集積回路 | |
| JPS60192531U (ja) | 電力用素子の駆動回路 | |
| JPS5866715U (ja) | プツシユプル増幅回路 | |
| JPH03123326U (ja) | ||
| JPS61202973U (ja) | ||
| JPS6178437U (ja) | ||
| JPS5897800U (ja) | メモリ装置 | |
| JPS6067600U (ja) | 半導体回路 | |
| JPS5982400U (ja) | レジスタ回路 |