JPS581879A - Cassette type bubble memory device - Google Patents
Cassette type bubble memory deviceInfo
- Publication number
- JPS581879A JPS581879A JP56099742A JP9974281A JPS581879A JP S581879 A JPS581879 A JP S581879A JP 56099742 A JP56099742 A JP 56099742A JP 9974281 A JP9974281 A JP 9974281A JP S581879 A JPS581879 A JP S581879A
- Authority
- JP
- Japan
- Prior art keywords
- cassette
- circuit
- memory device
- bubble memory
- type bubble
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
- G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
- G11C19/0875—Organisation of a plurality of magnetic shift registers
Abstract
Description
【発明の詳細な説明】
本発明は不良ループ読み出し動作を必要最少限にとどめ
情報のアクセスタイムの改善ｔｈなったカセット式バブ
ルメモリ装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a cassette-type bubble memory device which minimizes defective loop read operations and improves information access time.
現在の磁気バブルメモリチッグの１１１！造に２いては
、磁性ガーネット等の磁性膜結晶の欠陥とか。Current magnetic bubble memory chip 111! In terms of structure, defects in magnetic film crystals such as magnetic garnet.
バブル転送パターンのパターン形状の欠陥等によシ完全
良品チップを高歩留シで製造することは極めて固層であ
る０このため従来よシ、ある程度の製造時欠陥を許容し
たチップ構成が考えられている。一般的に実施されてい
る方法としては、第１色に示す如くパスルメモリ素子ｌ
にバブル発生器Ｇｌバブル検出器り、消去１１Ａ等を有
するメジｆルーグ２と、該メジｆルーグ２にトランス７
アゲート３ｔ−介して豪続された複数個のマイナルーグ
４とを形成し、該マイナループ４を本来データの格納に
使用する複数のマイナル−１４−１〜４−ｎと。Due to defects in the pattern shape of the bubble transfer pattern, etc., it is extremely difficult to produce perfectly good chips at a high yield.For this reason, conventional chip configurations that allow for some defects during manufacturing have been considered. ing. A commonly used method is to use a pulse memory element l as shown in the first color.
There is a meji f route 2 which has a bubble generator GL bubble detector, an eraser 11A, etc., and a transformer 7 to the meji f route 2.
A plurality of minor loops 14-1 to 4-n form a plurality of minor loops 4 connected through the agate 3t, and the minor loops 4 are originally used for storing data.
予備のマイナルーグ１．Ｌとして２き、どのマイナルー
グが不良かを各マイナル−７°の特定ページに書き込ん
でおき、このバブルメモリをアクセスする場合には各マ
イナルーグの特定ページに格納されている個々のループ
の良、不良情報を読み出して不良ループは予備ループと
交替せしめるように、している。この読み出し時期は電
源投入時又はホストシステムよシバプルメモ替コントロ
ーラに与えられる命令によって決められている〇ところ
が最近バブルメモリが制御回路及び駆動回路又はその回
路の一部と着脱可能にしたカセット式バブルメモリが開
発されているが、その不良ループ読出し方法について、
前記のバブルメモリが回路に固定されている場合と向−
にすると、カセットが交換され九場合に、不良ループが
必ずしも同一位置にあるとは限らないので不都合を生ず
る。本発明はこの問題を解決するために案出されたもの
である。Spare minor rug 1. 2, write which minor loop is defective in a specific page of each minor -7°, and when accessing this bubble memory, write whether the individual loops stored in the specific page of each minor loop are good or defective. The information is read and the defective loop is replaced with a backup loop. This read timing is determined when the power is turned on or by a command given from the host system to the Shibapurmemo replacement controller. However, recently, cassette-type bubble memory has been developed that allows bubble memory to be attached to and detached from the control circuit, drive circuit, or a part of the circuit. However, regarding the method of reading out the defective loop,
When the bubble memory described above is fixed to the circuit,
In this case, when the cassette is replaced, the defective loop is not necessarily located in the same position, which causes an inconvenience. The present invention was devised to solve this problem.
このため本発明においては、バブルメモリデバイスを内
蔵したカセット式バブルメモリｔ、その’制御回路及び
駆動回路又はその回路の一部に着脱自在に装着できるカ
セット式バブルメモリ＠噴において、該装置にカセット
が装着及び切り放され九ことを検出する手段を設け、該
手段によりカセットが切シ放され念ことを検出し１次の
カセットが装着されたときに骸カセットに内蔵されたパ
ズルメモリデバイスの不良ループ情報を読み出すことを
特徴とするものである。Therefore, in the present invention, in a cassette-type bubble memory t that has a built-in bubble memory device, a cassette-type bubble memory that can be detachably attached to its control circuit and drive circuit, or a part of its circuit, a cassette is attached to the device. means for detecting that the cassette is inserted and disconnected, and the means detects that the cassette is disconnected and detects a defect in the puzzle memory device built in the Mukuro cassette when the first cassette is installed. The feature is that loop information is read out.
以下添付図面に基づいて本発明の＊櫂例につき詳細に説
明する０初めにカセット式パズルメモリ（カセット）の
コントローラは通常カセットをアクセスするたびにカセ
ット接続信号ＣＡＯＮをチェックしており、カセット接
続信号ＣＡＯＮが＠Ｌ１の時は不良ループ情報の読出し
動作を行なわない。The paddle example of the present invention will be explained in detail below based on the attached drawings.0 First, the controller of the cassette type puzzle memory (cassette) usually checks the cassette connection signal CAON every time the cassette is accessed. When CAON is @L1, reading operation of defective loop information is not performed.
又カセット接続信号ＣＡＯＮが＠Ｈ”の時は不良ループ
情報の読出し動作を実行するようになっている。Further, when the cassette connection signal CAON is @H'', the reading operation of the defective loop information is executed.
第２図に実権例のブロック図を示す。図において符号５
ｌ−１ＮＯｒ回路であシ、その入力端にはメモリオン信
号ＭＯＮが接続され、ｔＢ力端はリセット信号ＩＩＲＥ
ＳＥＴと共Ｋ ＡＮＤＮ０回路接続されている。７は７
リツプ７０ッ１回路で１ｈり、そのＣＬ端子にｉｌｔ
ＡＮＤＮ０回路出力端が、ＣＫ趨子にはコイルドライブ
信号Ｘｐが、Ｑ端子はコントローラへそれぞれ接続され
ている。FIG. 2 shows a block diagram of an example of real power. Number 5 in the figure
The memory on signal MON is connected to the input terminal of the l-1NOr circuit, and the reset signal IIRE is connected to the tB output terminal.
KANDN0 circuit is connected to SET. 7 is 7
Rip 701 circuit runs for 1 hour, and the ilt is connected to the CL terminal.
The ANDN0 circuit output terminal is connected to the CK terminal to the coil drive signal Xp, and the Q terminal is connected to the controller.
このように構成された本実施例は、カセットが接続され
るとメモリオン信号ＮＯＮが１Ｌ′になりＮＯＴ回路５
及びＡＮＤＮ０回路介して（リセット端子は常時＠Ｈ’
）７リツプ７０ツブ回路７のＣＬｌａ子を１Ｈ″とする
。つぎにこのカセット式バブルメモリがアクセスされる
とコイルドライブ信号Ｘ、がクリップフロップ回路７の
ＣＫＩ１４子に入るためＱｆ！ＩＩ子は１Ｈ１となり、
−カセット接続信号ＣＡＯＮとしてコントローラへ髪出
する０ナシてこのカセットが接続されているかぎりカセ
ット接続信号ＣＡＯＮは＠Ｈ”になりつづけるため９次
回よりのアクセスに対しては不良ループ情報の読み出し
動作は実行されない。しかしカセットが切ｐ放されると
、メモリオン信号ＭＯＮが“Ｈｏとなシフリップフロッ
グ回路７のＣＬ；１１４子は＠Ｌ”となって、Ｑ端子を
１Ｌ”とし初期状樫とする。In this embodiment configured in this way, when the cassette is connected, the memory on signal NON becomes 1L', and the NOT circuit 5
and via the ANDN0 circuit (reset terminal is always @H'
) The CLla terminal of the 7-lip 70 tube circuit 7 is set to 1H''. Next, when this cassette bubble memory is accessed, the coil drive signal X enters the CKI14 terminal of the clip-flop circuit 7, so the Qf!II terminal becomes 1H1. Then,
- Since the cassette connection signal CAON continues to be @H'' as long as the cassette is connected to the controller, the reading operation of the defective loop information will not be performed from the 9th access. It is not executed.However, when the cassette is disconnected, the memory on signal MON becomes "Ho", and the CL of the shift flip-flop circuit 7 becomes "@L", and the Q terminal is set to "1L", which is the initial state. do.
従ってつぎにカセットが接続され、そのカセットがアク
セスされたときは不良ループ情報読み出し動作が実行さ
れることになる。Therefore, the next time a cassette is connected and accessed, the defective loop information reading operation will be executed.
以上説明した如く本発明のカセット式バブルメモリ装置
はカセットが装置から切り放されたかどうかを検出し、
カセットが新らたに接続されたと 。As explained above, the cassette type bubble memory device of the present invention detects whether the cassette is removed from the device,
The cassette is newly connected.
きのみ不良ループ情報の続出し動作を行ない、同一カセ
ットを連続して使用する場合には、アクセスのたび毎の
不実情報読出しは行なわないようにしアクセスタイムの
改善を行なったものである。When the same cassette is used continuously by continuously reading out defective loop information, the access time is improved by not reading false information every time the access is made.
第１図は従来の母気バブルメモリ素子の１ ？ＩＪの構
成図、第２図は本発明にかかる実織例のカセット式バブ
ルメモリ装置のカセット着脱検出手段の回路１である。
５・・・Ｎ０７回路、 ６・・・ＡＮＤ回路
。
７・・・フリップフロッグ回路。
特許出願人
富士通株式会社
特許出願代理人
弁理士 青水 朗
弁理士 西舘和之
９Ｆ理十 内田幸男
弁理士 山口昭之Figure 1 shows a conventional mother air bubble memory device. FIG. 2, a block diagram of the IJ, is a circuit 1 of a cassette attachment/detachment detection means of an actual cassette type bubble memory device according to the present invention. 5...N07 circuit, 6...AND circuit. 7...Flip frog circuit. Patent applicant Fujitsu Limited Patent agent Akira Aomi Patent attorney Kazuyuki Nishidate 9F Riju Yukio Uchida Patent attorney Akiyuki Yamaguchi
Claims (1)
メモリを、その制御回路及び劇物回路又はその回路の一
部に着脱自在に装着できるカセット式バブルメモリ装置
において、該装置にカセットが切シ放され念ことを検出
する手段を般け、該手段によりカセットが切り放された
ことを検出し。 次のカセットが装着されたときに、該カセットに内蔵さ
れたバブルメモリデバイスの不良ループ情報を読み出す
ことを特徴とするカセット式バブルメモリ装置。[Scope of Claims] 1. A cassette-type bubble memory device in which a cassette-type bubble memory incorporating a baffle memory device can be detachably attached to the control circuit and the deleterious substance circuit or a part of the circuit; A means for detecting that the cassette is released is provided, and the means detects that the cassette is released. A cassette-type bubble memory device characterized in that when a next cassette is loaded, defective loop information of a bubble memory device built into the next cassette is read out.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56099742A JPS581879A (en) | 1981-06-29 | 1981-06-29 | Cassette type bubble memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56099742A JPS581879A (en) | 1981-06-29 | 1981-06-29 | Cassette type bubble memory device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS581879A true JPS581879A (en) | 1983-01-07 |
Family
ID=14255460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56099742A Pending JPS581879A (en) | 1981-06-29 | 1981-06-29 | Cassette type bubble memory device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS581879A (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5469035A (en) * | 1977-11-11 | 1979-06-02 | Fujitsu Ltd | Magnetic bubble cassette memory |
| JPS5720990A (en) * | 1980-07-15 | 1982-02-03 | Fanuc Ltd | Bubble memory cassette device |
| JPS57205880A (en) * | 1981-06-15 | 1982-12-17 | Fujitsu Ltd | Electricity connecting body |
-
1981
- 1981-06-29 JP JP56099742A patent/JPS581879A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5469035A (en) * | 1977-11-11 | 1979-06-02 | Fujitsu Ltd | Magnetic bubble cassette memory |
| JPS5720990A (en) * | 1980-07-15 | 1982-02-03 | Fanuc Ltd | Bubble memory cassette device |
| JPS57205880A (en) * | 1981-06-15 | 1982-12-17 | Fujitsu Ltd | Electricity connecting body |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2794482B2 (en) | Method for identifying LSI chip | |
| JPH10320512A (en) | Nonvolatile semiconductor disk device | |
| TW200405347A (en) | Semiconductor memory | |
| US4159412A (en) | Magnetic bubble memory chip synchronization and redundancy | |
| CN118212965A (en) | Memory system and control method of memory chip | |
| JPS581879A (en) | Cassette type bubble memory device | |
| US4633337A (en) | Floppy disk driving with suitable on-delay and off-delay timing | |
| JPS5816264B2 (en) | Jiki Bubble Memory Souch | |
| JPS6013117Y2 (en) | magnetic storage device | |
| JPS6117274A (en) | Optical disk control device | |
| JPS59171095A (en) | Magnetic bubble memory cassette | |
| JP2677407B2 (en) | Disk medium inspection method and disk device | |
| RU2213939C1 (en) | Method for transmission of information from on-board information storage of flight vehicle to external data-processing units and system for its realization | |
| JPS6333237B2 (en) | ||
| JPS6212594B2 (en) | ||
| JPH0461096A (en) | Memory control device | |
| JPS61156427A (en) | Controller for magnetic disk device | |
| JPS58114151A (en) | Common controlling system | |
| JPS5847787B2 (en) | magnetic bubble cassette memory | |
| JPS5868290A (en) | Control system of magnetic bubble memory device | |
| JPS6134783A (en) | Peak bit position detection method in map loop | |
| JPS6136315B2 (en) | ||
| JPS60182591A (en) | Magnetic bubble cassette device | |
| JPH07230413A (en) | Ready signal control circuit | |
| JPS59113586A (en) | Magnetic bubble memory device |