JPS58182243A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58182243A JPS58182243A JP6580682A JP6580682A JPS58182243A JP S58182243 A JPS58182243 A JP S58182243A JP 6580682 A JP6580682 A JP 6580682A JP 6580682 A JP6580682 A JP 6580682A JP S58182243 A JPS58182243 A JP S58182243A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- poly
- heated
- laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はガラス基板上に堆積した多結晶シリコン膜を
用いて菓子を形成する半導体＆ｔｔの製造方法に関する
。
用いて菓子を形成する半導体＆ｔｔの製造方法に関する
。
低米この樵の半導体装置のＭ造５：は、ガラス基板材料
としてホウケイ酸ガラスを用いるのが一般的であった。
としてホウケイ酸ガラスを用いるのが一般的であった。
しかしこのガラスは耐熱性が尚４６００℃位しかなく、
この上に形成した多結晶シリコンを十分な高温でアニー
ルすることかでとず、再結晶化処理による粒径の増大シ
ニ限度がある。このためガラス基板上の多結晶シリコン
を用いてつくったＦＥＴの磁界効果４！１＃ｈ度ハ高々
１〜２ｃＩＬｔ／ｖ−ＩＩＣ程度であった。６莢ガラス
は耐熱性シニ優れているため、アニール処地には好まし
いが、コストが高く加工が困難であるＯ 〔発明の目的〕 本発明は１通常のガラス基板を用いて、これを破損する
ことなくこの上に堆積された多結晶・シリコン膜を十分
なアニールによる再結晶化処理をして良好な特性の素子
を得ることを可能とした半導体装置の製造方法を提供す
るものである。
この上に形成した多結晶シリコンを十分な高温でアニー
ルすることかでとず、再結晶化処理による粒径の増大シ
ニ限度がある。このためガラス基板上の多結晶シリコン
を用いてつくったＦＥＴの磁界効果４！１＃ｈ度ハ高々
１〜２ｃＩＬｔ／ｖ−ＩＩＣ程度であった。６莢ガラス
は耐熱性シニ優れているため、アニール処地には好まし
いが、コストが高く加工が困難であるＯ 〔発明の目的〕 本発明は１通常のガラス基板を用いて、これを破損する
ことなくこの上に堆積された多結晶・シリコン膜を十分
なアニールによる再結晶化処理をして良好な特性の素子
を得ることを可能とした半導体装置の製造方法を提供す
るものである。
本発明は、基板として普通のホウケイ酸ガラス、ソーダ
石灰ガラス、アルミノシリケートガラス等市販の安価な
ガラス板を用い、この上に８ｉＣｊ４またはＴＩＣｊ４
ＩＣ−よる表面錫塩後、′ 加熱し１次いでＣＶＤ、
スパッター法等でＡｌ＊Ｏ，またはＳ ｉ Ｎ４薄膜を
一層以上形成する。
石灰ガラス、アルミノシリケートガラス等市販の安価な
ガラス板を用い、この上に８ｉＣｊ４またはＴＩＣｊ４
ＩＣ−よる表面錫塩後、′ 加熱し１次いでＣＶＤ、
スパッター法等でＡｌ＊Ｏ，またはＳ ｉ Ｎ４薄膜を
一層以上形成する。
このような基板処理を行った後、多結晶シリコン膜を例
えば低圧ＣＶＤ法で堆積させ、この多結晶シリコン膜を
熱、レーザー、電子線等でアニールして再結晶化させ、
この多結晶シシコン膜に素子を形成する。
えば低圧ＣＶＤ法で堆積させ、この多結晶シリコン膜を
熱、レーザー、電子線等でアニールして再結晶化させ、
この多結晶シシコン膜に素子を形成する。
多結晶シリコン堆積前に前記のような基板処理をすると
、多結晶シリコンのアニール処理の際のガラス基板の温
度上昇を効果的に抑えることができる。例えば第１図は
ガラス基板に直接多結晶シリコン膜を１μ島の厚さに堆
積させて、１２ＷのＣＷ、Ａｒレーザーでスポット径８
０μ鼻でアニールしたときの温度分布を示しており、こ
のときガラス基板表面では約９５０’Ｃとなる。このよ
うな高温に耐えうるガラスは石英ガラスを除いて他にな
い。これに対し本発明の表面処理を施したガラス基板を
用いた場合ＡＡｉＲＯ□または８１ｓＮ４１ｉ＃でレー
ザーの熱の移動、散乱等が行われる。従って第１図とア
ニール条件を同じとしてガラス基板表面の温度は、ｋｌ
＊Ｏ，またはＳｌ、Ｎ、薄膜を１μ講としたとき、第２
図に示すように７００℃となり、黙備撃が大幅に緩和さ
れる。また本発明によればガラス基板上のＳ Ｉ ＣＪ
、又はＴｌＣ１，ノＬ＊ Ｊ二より、ガラスの傷などに
よる応力集中を減少させることができ、ガラスの破損が
防止される。
、多結晶シリコンのアニール処理の際のガラス基板の温
度上昇を効果的に抑えることができる。例えば第１図は
ガラス基板に直接多結晶シリコン膜を１μ島の厚さに堆
積させて、１２ＷのＣＷ、Ａｒレーザーでスポット径８
０μ鼻でアニールしたときの温度分布を示しており、こ
のときガラス基板表面では約９５０’Ｃとなる。このよ
うな高温に耐えうるガラスは石英ガラスを除いて他にな
い。これに対し本発明の表面処理を施したガラス基板を
用いた場合ＡＡｉＲＯ□または８１ｓＮ４１ｉ＃でレー
ザーの熱の移動、散乱等が行われる。従って第１図とア
ニール条件を同じとしてガラス基板表面の温度は、ｋｌ
＊Ｏ，またはＳｌ、Ｎ、薄膜を１μ講としたとき、第２
図に示すように７００℃となり、黙備撃が大幅に緩和さ
れる。また本発明によればガラス基板上のＳ Ｉ ＣＪ
、又はＴｌＣ１，ノＬ＊ Ｊ二より、ガラスの傷などに
よる応力集中を減少させることができ、ガラスの破損が
防止される。
父第３図に示すように、ＣＷ−Ａｒレーザー出力を１２
Ｗとしたとき多結晶シリコン膜の表面温度は１２５０℃
位になるが、この程度のレーザーアニールを行うと平均
粒径は約５μ肩となる。そして第４図に示すように、５
μ具の粒径では多結晶シリコン膜の移動度がμｈ−１０
０ＣＩＫ”／ Ｖ−ｓ＠ａ以上となり、これに薄膜トラ
ンジスタ等の菓子を形成したときその素子特性は着るし
く改善される。
Ｗとしたとき多結晶シリコン膜の表面温度は１２５０℃
位になるが、この程度のレーザーアニールを行うと平均
粒径は約５μ肩となる。そして第４図に示すように、５
μ具の粒径では多結晶シリコン膜の移動度がμｈ−１０
０ＣＩＫ”／ Ｖ−ｓ＠ａ以上となり、これに薄膜トラ
ンジスタ等の菓子を形成したときその素子特性は着るし
く改善される。
実施例１゜
５ｉ０１８０ｖｔ％、ムｌ鵞０＠２ｗｔ％ｓＮａ１０４
ｗｔ％。
ｗｔ％。
Ｊ Ｏ＠ １４ｗｔ％のガラス基板（α−３４Ｘ１０−
’。
’。
Ｔｓ−８３０℃、Ｔｌ−５３０℃）を用いた。このガラ
ス基板上１：５１ｃｌＪｌをｏ、５ｐｘｓ、３５０’Ｃ
でつけ、Ａ／、０．［をスパッター法で１μ嵐っけ、こ
のｔにＬｐ−ＣＶＤ法によって多結晶シリコン膜を１μ
ｍつけた。ＣＷ−Ａｒレーザー１０Ｗ。
ス基板上１：５１ｃｌＪｌをｏ、５ｐｘｓ、３５０’Ｃ
でつけ、Ａ／、０．［をスパッター法で１μ嵐っけ、こ
のｔにＬｐ−ＣＶＤ法によって多結晶シリコン膜を１μ
ｍつけた。ＣＷ−Ａｒレーザー１０Ｗ。
スポット径８０μ属でレーザーアニールを行ったがガラ
ス基板の破損はなかった。この多結晶シリコン膜の平均
粒径は３μ屏、μ＠ −４５ｃＩＬ”／Ｖ・ＩＣであっ
た。
ス基板の破損はなかった。この多結晶シリコン膜の平均
粒径は３μ屏、μ＠ −４５ｃＩＬ”／Ｖ・ＩＣであっ
た。
実施例２゜
５１０１７５ｖｔ％１．Ａ１１０１５ｖｔ％、ＴＩｏ、
４ｗｔ％、Ｊ、ｏ、１２ｗｔ％、ＺｒＯ＠４ｖｔ％のガ
ラス基板（ａ−３１Ｘ１０−’、Ｔｓ−８５０℃、Ｔｌ
−５６０℃）を用い、このガラス基板上にＴＩＣｊ。
４ｗｔ％、Ｊ、ｏ、１２ｗｔ％、ＺｒＯ＠４ｖｔ％のガ
ラス基板（ａ−３１Ｘ１０−’、Ｔｓ−８５０℃、Ｔｌ
−５６０℃）を用い、このガラス基板上にＴＩＣｊ。
を０．５／””、２５０℃でっけ更シ：Ｓｉ、Ｎ、［を
ＣＶＤ法で０．５ｐｒａツけこの上１− Ｌ ｐ −Ｃ
Ｖ ｌ）法で多結晶シリコン膜を１μ島つけた。
ＣＶＤ法で０．５ｐｒａツけこの上１− Ｌ ｐ −Ｃ
Ｖ ｌ）法で多結晶シリコン膜を１μ島つけた。
この三層構造の上からｃｗ・ムｒレーザー１３Ｗ１スポ
ット１１００μでレーザーアニールしたが基板の破損は
なかった。この多結晶シリコンの平均粒径は５μ琳、μ
ｈ−７ｓｃａ”／ｖ・−・Ｃであった。
ット１１００μでレーザーアニールしたが基板の破損は
なかった。この多結晶シリコンの平均粒径は５μ琳、μ
ｈ−７ｓｃａ”／ｖ・−・Ｃであった。
１８１図はガラス基板にｍ接多結晶シリコン腺なつけて
レーザアニールしたときの温度分布を示す図、第２図は
本発明の基板処理を施して多結晶シリコン膜をつけてレ
ーザアニールしたときの温度分布を示す図、第３図はレ
ーザ出力と表面温度の関係を示す図、第４図は多結晶シ
リコン膜の粒径と移動度との関係を示す図である。 出−人代理人 弁理士 鈴 圧式 彦第７図 第２８１ 第３１１ ＠ｌＩ′Ｒ ＃ を莞 （ΔｇＷＬ）
レーザアニールしたときの温度分布を示す図、第２図は
本発明の基板処理を施して多結晶シリコン膜をつけてレ
ーザアニールしたときの温度分布を示す図、第３図はレ
ーザ出力と表面温度の関係を示す図、第４図は多結晶シ
リコン膜の粒径と移動度との関係を示す図である。 出−人代理人 弁理士 鈴 圧式 彦第７図 第２８１ 第３１１ ＠ｌＩ′Ｒ ＃ を莞 （ΔｇＷＬ）
Claims (1)
- ガラス基板な５ｉｃＪ４またはＴｉＣＪ、ガスにより表
面処通して熱処理し、次いでＡｌ＊Ｏ，または８１、Ｎ
、＃膜、を形成し、この上に多結晶シリコン膜を堆積し
てアニールによる再結晶化処理を行い、この多結晶シリ
コン膜に素子を形成することを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6580682A JPS58182243A (ja) | 1982-04-20 | 1982-04-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6580682A JPS58182243A (ja) | 1982-04-20 | 1982-04-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58182243A true JPS58182243A (ja) | 1983-10-25 |
Family
ID=13297633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6580682A Pending JPS58182243A (ja) | 1982-04-20 | 1982-04-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58182243A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5254208A (en) * | 1990-07-24 | 1993-10-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| US6008078A (en) * | 1990-07-24 | 1999-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| US6429483B1 (en) | 1994-06-09 | 2002-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4722115U (ja) * | 1971-04-05 | 1972-11-13 |
-
1982
- 1982-04-20 JP JP6580682A patent/JPS58182243A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4722115U (ja) * | 1971-04-05 | 1972-11-13 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5254208A (en) * | 1990-07-24 | 1993-10-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| US5716857A (en) * | 1990-07-24 | 1998-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| US6008078A (en) * | 1990-07-24 | 1999-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| US6486495B2 (en) | 1990-07-24 | 2002-11-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| US7026200B2 (en) | 1990-07-24 | 2006-04-11 | Semiconductor Energy Laboratory Co. Ltd. | Method for manufacturing a semiconductor device |
| US6429483B1 (en) | 1994-06-09 | 2002-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US7547915B2 (en) | 1994-06-09 | 2009-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having SiOxNy film |
| US8330165B2 (en) | 1994-06-09 | 2012-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003058078A (ja) | 薄膜トランジスタとそれらを用いた有機ｅｌディスプレイ装置及び製造方法 | |
| JPH07140454A (ja) | シリコンデバイス用ガラスパネルの製造方法 | |
| JP2002505531A5 (ja) | ||
| TWI567999B (zh) | 薄膜電晶體陣列襯底結構及其製造方法 | |
| JPS60136259A (ja) | 電界効果型トランジスタの製造方法 | |
| WO2017031937A1 (zh) | 氧化物半导体薄膜的制备方法和薄膜晶体管的制备方法 | |
| CN107342260B (zh) | 一种低温多晶硅tft阵列基板制备方法及阵列基板 | |
| JPS58182243A (ja) | 半導体装置の製造方法 | |
| JP3332467B2 (ja) | 多結晶半導体の製造方法 | |
| JPH05218367A (ja) | 多結晶シリコン薄膜用基板および多結晶シリコン薄膜の作製方法 | |
| JPS61231714A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6230314A (ja) | 結晶性半導体薄膜の製造方法 | |
| JPS6152975B2 (ja) | ||
| JP4211085B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4214561B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2002353236A (ja) | ポリシリコン薄膜トランジスタの製造方法 | |
| JPH0353514A (ja) | 半導体装置の製造方法 | |
| JPS5989436A (ja) | 薄膜半導体装置の製造方法 | |
| JPH04120721A (ja) | 半導体装置およびその製造方法 | |
| JPH113887A (ja) | 薄膜トランジスタの製造方法 | |
| JP3110133B2 (ja) | 半導体装置用ガラス基板の製造方法 | |
| JPH077156A (ja) | 電界効果型薄膜トランジスタ | |
| JP3191346B2 (ja) | 貼り合わせ基板の製造方法 | |
| JPH11307451A (ja) | 半導体膜の形成方法 | |
| KR100659116B1 (ko) | 박막트랜지스터의 제조방법 |