JPS58172032A - コンパンダシステム - Google Patents
コンパンダシステムInfo
- Publication number
- JPS58172032A JPS58172032A JP5507082A JP5507082A JPS58172032A JP S58172032 A JPS58172032 A JP S58172032A JP 5507082 A JP5507082 A JP 5507082A JP 5507082 A JP5507082 A JP 5507082A JP S58172032 A JPS58172032 A JP S58172032A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- compression
- limiter
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/002—Volume compression or expansion in amplifiers in untuned or low-frequency amplifiers, e.g. audio amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、信号伝送・記録媒体の送信・記録側にコンプ
レッサ(圧縮器)を、受信・再生側にエクスパンダ(伸
張器)を、それぞれ配設して成るコンパンダシステムに
関するものである。
レッサ(圧縮器)を、受信・再生側にエクスパンダ(伸
張器)を、それぞれ配設して成るコンパンダシステムに
関するものである。
この種のコンパンダシステムは、たとえばテープレコー
ダによる記録・再生時に混入するノイズや、信号伝送時
に混入するノイズ等を低減するためのノイズリダクショ
ンシステムとして多く用いられている。このシステムは
、記録媒体や伝送媒体のダイナミックレンジに応じて、
入力側(記録側又は送信側)で信号のダイナミックレン
ジを圧縮し、出力側〔再生側又は受信側)で上記圧縮さ
れたダイナミックレンジを元にもどす伸張を行なってい
る。
ダによる記録・再生時に混入するノイズや、信号伝送時
に混入するノイズ等を低減するためのノイズリダクショ
ンシステムとして多く用いられている。このシステムは
、記録媒体や伝送媒体のダイナミックレンジに応じて、
入力側(記録側又は送信側)で信号のダイナミックレン
ジを圧縮し、出力側〔再生側又は受信側)で上記圧縮さ
れたダイナミックレンジを元にもどす伸張を行なってい
る。
ところで、このようなコンパンダシステムに対して、リ
ミッタ回路を上記入力側に設ける使用形態が多い。この
リミッタ回路は、一般的には、上記記録媒体等のダイナ
ミックレンジの上限レベル、いわゆる飽和レベルを越え
ないように入力信号を制限するためのものであるが、こ
の場合には、さらに、出力端子側で元の入力信号のダイ
ナミックレンシヲ必要としないコンパンダシステムK(
7244されることも多い。これは、たとえば高忠実度
再生等の要求からは外れるものであるが、現実にはさほ
どの高忠実度が要求されない場合も多く、たとえば、会
話等の伝送、あるいは記録再生時には、ソース側のダイ
ナミックレンジをそのまま再現する必要性が乏しい。ま
た、音某再生等の場合でも、いわゆるパックグラウンド
ミュージック的に聴取する時間の方が多く、極度に高忠
実度再生を実現しても、外部から完全に遮音されたりス
ニングルームで音楽鑑賞に専念する場合でなければ、高
忠実度再生の効用を充分に発揮できない。たとえば、読
書や手仕事や会話等の日常的な一般作業と並行して音楽
を流しておく場合には、ビアニツシモからフォルテツシ
モまでの広いダイナミックレンジによる高忠実度再生は
かえって上記作業の妨げとなることもあり、むしろ狭い
ダイナミックレンジによる再生が望まれることもある。
ミッタ回路を上記入力側に設ける使用形態が多い。この
リミッタ回路は、一般的には、上記記録媒体等のダイナ
ミックレンジの上限レベル、いわゆる飽和レベルを越え
ないように入力信号を制限するためのものであるが、こ
の場合には、さらに、出力端子側で元の入力信号のダイ
ナミックレンシヲ必要としないコンパンダシステムK(
7244されることも多い。これは、たとえば高忠実度
再生等の要求からは外れるものであるが、現実にはさほ
どの高忠実度が要求されない場合も多く、たとえば、会
話等の伝送、あるいは記録再生時には、ソース側のダイ
ナミックレンジをそのまま再現する必要性が乏しい。ま
た、音某再生等の場合でも、いわゆるパックグラウンド
ミュージック的に聴取する時間の方が多く、極度に高忠
実度再生を実現しても、外部から完全に遮音されたりス
ニングルームで音楽鑑賞に専念する場合でなければ、高
忠実度再生の効用を充分に発揮できない。たとえば、読
書や手仕事や会話等の日常的な一般作業と並行して音楽
を流しておく場合には、ビアニツシモからフォルテツシ
モまでの広いダイナミックレンジによる高忠実度再生は
かえって上記作業の妨げとなることもあり、むしろ狭い
ダイナミックレンジによる再生が望まれることもある。
このような現実的な要求に応じて、たとえば第1図に示
すようなコンパンダシステムが考えられる。この第1図
において、入力端子1とテープレコーダの磁気テープ等
の記録媒体(一般的には信号伝送媒体)2との間に、リ
ミッタ回路3と圧縮器〔コンプレッサ)4とを直列に挿
入接続し、記録媒体2と出力端子5との間に伸張器(エ
クスパンダ)6を挿入接続して、コンパンダシステムを
構成している。
すようなコンパンダシステムが考えられる。この第1図
において、入力端子1とテープレコーダの磁気テープ等
の記録媒体(一般的には信号伝送媒体)2との間に、リ
ミッタ回路3と圧縮器〔コンプレッサ)4とを直列に挿
入接続し、記録媒体2と出力端子5との間に伸張器(エ
クスパンダ)6を挿入接続して、コンパンダシステムを
構成している。
このような従来のコンパンダシステムにおいては、圧縮
器4、伸張器6の他に、リミッタ回路3が必要であり、
その分だけ部品点数が増大し回路構成が複雑化する。特
に、前述のような要求を満足させるためのリミッタ回路
3内には、可変利得増幅器が必要とされ、入力側では圧
縮器4用とリミッタ回路3用の2個の可変利得増幅器が
必要となって、ハードウェアコストが高くなる。
器4、伸張器6の他に、リミッタ回路3が必要であり、
その分だけ部品点数が増大し回路構成が複雑化する。特
に、前述のような要求を満足させるためのリミッタ回路
3内には、可変利得増幅器が必要とされ、入力側では圧
縮器4用とリミッタ回路3用の2個の可変利得増幅器が
必要となって、ハードウェアコストが高くなる。
本発明は、このような点に鑑みて、回路構成簡単で、特
に圧縮回路用の可変利得増幅器をリミッタ回路用に兼用
することができ、安価で特性の良好なリミッタ効果を有
するコンパンダシステムノ提供を目的とする。
に圧縮回路用の可変利得増幅器をリミッタ回路用に兼用
することができ、安価で特性の良好なリミッタ効果を有
するコンパンダシステムノ提供を目的とする。
すなわち、本発明に係るコンパンダシステムの特徴は、
信号伝送媒体の入力側に圧縮回路を出力側に伸張回路を
それぞれ配設して上記媒体のダイナミックレンジを実質
的に拡大するコンパンダシステムにおいて、上記圧縮回
路の圧縮特性と上記伸張回路の伸張特性とを互いに非対
称とすることにより、全体としてリミッタ特性を得るよ
うにしたことである。
信号伝送媒体の入力側に圧縮回路を出力側に伸張回路を
それぞれ配設して上記媒体のダイナミックレンジを実質
的に拡大するコンパンダシステムにおいて、上記圧縮回
路の圧縮特性と上記伸張回路の伸張特性とを互いに非対
称とすることにより、全体としてリミッタ特性を得るよ
うにしたことである。
特に、上記コンパンダシステムとして、圧縮回路、伸張
回路のいずれもが、可変利得増幅器とその利得を制御す
るための制御回路とを備えて成るものにおいて、圧縮側
の制御回路の特性と、伸張側の制御回路の特性とを、互
いに非対称とすることにより、圧縮回路側にリミッタ特
性を持たせるようにしたコンパンダシステムを提供する
ものである。
回路のいずれもが、可変利得増幅器とその利得を制御す
るための制御回路とを備えて成るものにおいて、圧縮側
の制御回路の特性と、伸張側の制御回路の特性とを、互
いに非対称とすることにより、圧縮回路側にリミッタ特
性を持たせるようにしたコンパンダシステムを提供する
ものである。
以下、本発明に係る好ましい実施例について、図面を参
照しながら説明する。
照しながら説明する。
第2図は本発明の第1の実施例としてのコンパンダシス
テムを示すブロック回路図である。この第2図において
、入力端子11とテープレコーダの磁気テープ等の記録
媒体(一般的には信号伝送媒体)2の記録入力端子12
との間には、圧縮回路10が挿入接続され、記録媒体2
の再生出力端子21と出力端子22との間には、伸張回
路20が挿入接続されている。これらの圧縮回路10お
よび伸張回路20は、それぞれ可変利得増幅器(Var
iable Ga1n Amplifier、以下VG
Aという。
テムを示すブロック回路図である。この第2図において
、入力端子11とテープレコーダの磁気テープ等の記録
媒体(一般的には信号伝送媒体)2の記録入力端子12
との間には、圧縮回路10が挿入接続され、記録媒体2
の再生出力端子21と出力端子22との間には、伸張回
路20が挿入接続されている。これらの圧縮回路10お
よび伸張回路20は、それぞれ可変利得増幅器(Var
iable Ga1n Amplifier、以下VG
Aという。
)13および23を有し、コレらのVGAl 3 。
23の利得を制御するための回路部14.24の特性を
互いに非対称とすることによシ、システム全体としてリ
ミッタ特性を実現している。
互いに非対称とすることによシ、システム全体としてリ
ミッタ特性を実現している。
すなわち、圧縮回路10内の制御回路部14は、VCA
l3の入力と出力とを加算器16で加算し、レベル検出
回路15でこの加算出力のレベルヲ検出して直流の利得
制御信号(たとえば制御電圧”CG)に変換し、VCA
l 3の制御端子に送っている。
l3の入力と出力とを加算器16で加算し、レベル検出
回路15でこの加算出力のレベルヲ検出して直流の利得
制御信号(たとえば制御電圧”CG)に変換し、VCA
l 3の制御端子に送っている。
これに対して、伸張回路20内の制御回路部24は、V
GA23の入力のみをレベル検出回路25に送って、直
流の利得制御信号〔制御電圧?e、)を得、これをVG
A23の制御端子に送っている。
GA23の入力のみをレベル検出回路25に送って、直
流の利得制御信号〔制御電圧?e、)を得、これをVG
A23の制御端子に送っている。
このような回路構成において、圧縮回路10の入力信号
振幅をχ、出力信号振幅をyとし、VCAl3の利得G
cが上記制御電圧?。。に反比例する(たとえばGc=
1/−e、 )ものとし、記録媒体2で完全な記録再
生が行なわれて、伸張回路20の入力信号振幅がyとな
り、出力信号振幅が2となり、VGA23の利得G、が
上記制御電圧v@@に比例する(たとえばG。=?。、
)ものとするとき、圧縮回路10においては、 y=Ga・χ ・・・・・(1)G、=1/
?、。 −・・・ゆ(2)Vo。=2+ν
・・・・φ(3)となシ、伸張回路20において
は、 z−=Go・ν ・・・・−(4)G @
” ’@@ ・・・・・G)?、、 =
1 ・・・■(6)となる。上記(1)
、(2)、(3)式より、y −□ ・ χ ?CC χ十y 0.y +χy−χ=o −−−@@(7)ここで、
信号振幅yは常に正であるから、また、上記(4)、(
5)、(6)式より、z = −’ y ?Ce = y2 −−−−− (9)(8)
、(9)式よシ、 が得られる。
振幅をχ、出力信号振幅をyとし、VCAl3の利得G
cが上記制御電圧?。。に反比例する(たとえばGc=
1/−e、 )ものとし、記録媒体2で完全な記録再
生が行なわれて、伸張回路20の入力信号振幅がyとな
り、出力信号振幅が2となり、VGA23の利得G、が
上記制御電圧v@@に比例する(たとえばG。=?。、
)ものとするとき、圧縮回路10においては、 y=Ga・χ ・・・・・(1)G、=1/
?、。 −・・・ゆ(2)Vo。=2+ν
・・・・φ(3)となシ、伸張回路20において
は、 z−=Go・ν ・・・・−(4)G @
” ’@@ ・・・・・G)?、、 =
1 ・・・■(6)となる。上記(1)
、(2)、(3)式より、y −□ ・ χ ?CC χ十y 0.y +χy−χ=o −−−@@(7)ここで、
信号振幅yは常に正であるから、また、上記(4)、(
5)、(6)式より、z = −’ y ?Ce = y2 −−−−− (9)(8)
、(9)式よシ、 が得られる。
第3図は、上記(7)式の圧縮回路10の入出力特性A
1上記(9)式の伸張回路20の入出力特性B1および
上記(ト)式のコンパンダシステム全体としての入出力
特性Cを示すグラフである。どの第3図からも明らかな
ように、圧縮回路10自体が非線形のリミッタ特性を備
えた圧縮特性Aを示し、入力レベルが負側から0レベル
に増大するほどリミッタ作用が表われることがわかる。
1上記(9)式の伸張回路20の入出力特性B1および
上記(ト)式のコンパンダシステム全体としての入出力
特性Cを示すグラフである。どの第3図からも明らかな
ように、圧縮回路10自体が非線形のリミッタ特性を備
えた圧縮特性Aを示し、入力レベルが負側から0レベル
に増大するほどリミッタ作用が表われることがわかる。
これに対して、伸張回路20の特性Bは、dB表示グラ
フ上で直線的な、いわゆるログリニアな特性を持つため
、システム全体としては、特性Cのようにリミッタ効果
が得られる。このように、リミッタ回路専用のVG&等
を設けることなく、圧縮回路10内の1個のVGAI
3によシ、水速の圧縮動作とリミッタ動作とが行なえ、
回路構成が簡略化される。
フ上で直線的な、いわゆるログリニアな特性を持つため
、システム全体としては、特性Cのようにリミッタ効果
が得られる。このように、リミッタ回路専用のVG&等
を設けることなく、圧縮回路10内の1個のVGAI
3によシ、水速の圧縮動作とリミッタ動作とが行なえ、
回路構成が簡略化される。
ここで第4図は、第2図の圧縮回路10のよプ具体的な
ブロック回路図を示し、対応する部分に同じ指示符号を
付している。
ブロック回路図を示し、対応する部分に同じ指示符号を
付している。
この第4図において、圧縮回路10の入力端子11と出
力端子12との間には、オペアンプ13b1可変利得回
路13a1およびオペアンプ13Cの直列回路より成る
可変利得増幅器が挿入接続されている。そして、制御回
路部14は、オペアンプ13bと可変利得回路13aと
の接続点に抵抗17の一端を接続し、オペアンプ13c
と出力端子12との接続点に抵抗18の一端を接続して
、これらの抵抗17.18の他端を、オペアンプ16a
と帰還抵抗16bとよ構成る加算器の入力端子に接続す
るとともに、この加算器の出力をレベル検出回路15を
介して、上記可変利得回路13aの制御端子に送ってい
る。ここで、可変利得回路13mは、たとえば上記制御
端子に一端が接続された高抵抗値の電流ドライブ用の抵
抗31と、この抵抗31の他端がベースに接続されたト
ランジスタ32と、このトランジスタ32のコレクター
エミッタ間抵抗と分圧抵抗を構成するようにオペアンプ
13b、138間に挿入接続された抵抗33とより成る
。
力端子12との間には、オペアンプ13b1可変利得回
路13a1およびオペアンプ13Cの直列回路より成る
可変利得増幅器が挿入接続されている。そして、制御回
路部14は、オペアンプ13bと可変利得回路13aと
の接続点に抵抗17の一端を接続し、オペアンプ13c
と出力端子12との接続点に抵抗18の一端を接続して
、これらの抵抗17.18の他端を、オペアンプ16a
と帰還抵抗16bとよ構成る加算器の入力端子に接続す
るとともに、この加算器の出力をレベル検出回路15を
介して、上記可変利得回路13aの制御端子に送ってい
る。ここで、可変利得回路13mは、たとえば上記制御
端子に一端が接続された高抵抗値の電流ドライブ用の抵
抗31と、この抵抗31の他端がベースに接続されたト
ランジスタ32と、このトランジスタ32のコレクター
エミッタ間抵抗と分圧抵抗を構成するようにオペアンプ
13b、138間に挿入接続された抵抗33とより成る
。
このような構成においては、抵抗17.18の抵抗値の
比およびオペアンプ13bの利得を適当に選定すること
により、上記入力信号振幅χと出番全体としての利得を
2とするとき、前述した(3)式の制御電圧?6eは、 vIlc= (χ+ny−)・タ ・・・拳・ cn
)と−膜化される。
比およびオペアンプ13bの利得を適当に選定すること
により、上記入力信号振幅χと出番全体としての利得を
2とするとき、前述した(3)式の制御電圧?6eは、 vIlc= (χ+ny−)・タ ・・・拳・ cn
)と−膜化される。
なお、このように入力と出力との加算比を任意に設定で
きる場合には、伸張回路20側にも入力yと出力2とを
一定の加算比で加算して制御電圧を得るようにし、圧縮
回路10の加算比と異ならせることにより、実質的にリ
ミッタ効果を得るようなコンパンダシステムを構成して
もよい。
きる場合には、伸張回路20側にも入力yと出力2とを
一定の加算比で加算して制御電圧を得るようにし、圧縮
回路10の加算比と異ならせることにより、実質的にリ
ミッタ効果を得るようなコンパンダシステムを構成して
もよい。
次に、第5図は本発明の第2の実施例としてのコンパン
ダシステムを示し、入力側にプリエンファシス回路41
を、出力側にディエンファシス回路42を、それぞれ付
加した例を示している。この場合には、圧縮回路10の
レベル検出回路15の入力側に上記プリエンファシス回
路41の特性に応じたバイパスフィルタ特性のウェイテ
ィング回路43を挿入接続し、伸張回路20のレベル検
出回路25の入力側に同様なノ・イノ;スフィルタ特性
のウェイティング回路44を挿入接続している。
ダシステムを示し、入力側にプリエンファシス回路41
を、出力側にディエンファシス回路42を、それぞれ付
加した例を示している。この場合には、圧縮回路10の
レベル検出回路15の入力側に上記プリエンファシス回
路41の特性に応じたバイパスフィルタ特性のウェイテ
ィング回路43を挿入接続し、伸張回路20のレベル検
出回路25の入力側に同様なノ・イノ;スフィルタ特性
のウェイティング回路44を挿入接続している。
この回路構成においては、2信号入力時の低域入力信号
による中高域のノイズモジュレーションを低減する効果
を得ることができる。
による中高域のノイズモジュレーションを低減する効果
を得ることができる。
他の構成および効果は、上記第1の実施例と同様であり
、第5図における第2図と対応する部分に同じ指示符号
を付し、説明を省略する。
、第5図における第2図と対応する部分に同じ指示符号
を付し、説明を省略する。
ところで、特にテープレコーダ等に用いられるコンパン
ダシステムにおいて、一般に記録動作と再生動作とは同
時に行なわれることがないことを考慮して、圧縮回路ま
たは伸張回路のいずれか一方の回路構成を用い、回路接
続切換によって圧縮・伸張の副動作を実現可能に構成す
ることも多い。
ダシステムにおいて、一般に記録動作と再生動作とは同
時に行なわれることがないことを考慮して、圧縮回路ま
たは伸張回路のいずれか一方の回路構成を用い、回路接
続切換によって圧縮・伸張の副動作を実現可能に構成す
ることも多い。
第6図は、本発明の第3の実施例として、このような回
路切換形のコンパンダシステムの回路例を示し、圧縮回
路10と高利得増幅器51とを用いて、伸張動作時には
圧縮回路10を高利得増幅器51の帰還路中に挿入接続
することによって伸張特性を得ている。この第6図の例
では、第5図の記録側の回路構成をそのまま用いており
、対応する部分に同一の指示符号を付している。
路切換形のコンパンダシステムの回路例を示し、圧縮回
路10と高利得増幅器51とを用いて、伸張動作時には
圧縮回路10を高利得増幅器51の帰還路中に挿入接続
することによって伸張特性を得ている。この第6図の例
では、第5図の記録側の回路構成をそのまま用いており
、対応する部分に同一の指示符号を付している。
この第6図において、高利得増幅器51の非反転入力端
子は、第5図の記録時の信号入力端子11、および再生
時の信号入力端7子?1の両方を兼用している。また、
高利得増幅器51の反転入力切換スイッチ52の一方の
切侠端子Cに接続され、圧縮回路10の出力端子が切換
スイッチ52の他方の切換端子eに接続されている。さ
らに、圧縮回路10のVGA130入力を加算器16に
送る信号ライン中に、第1のスイッチ54と第2のスイ
ッチ55とが直列に挿入接続されている。そして、切換
スイッチ52とスイッチ54とは連動し、記録時等の圧
縮動作を行なわせる際に、切換スイッチ52は端子Cに
切換接続されるとともにスイッチ54が閉となる。スイ
ッチ55は、前述した+7 ミッタ動作の必要性に応じ
て開閉されるものであり、リミッタ動作を必要とすると
きのみ閉となる。
子は、第5図の記録時の信号入力端子11、および再生
時の信号入力端7子?1の両方を兼用している。また、
高利得増幅器51の反転入力切換スイッチ52の一方の
切侠端子Cに接続され、圧縮回路10の出力端子が切換
スイッチ52の他方の切換端子eに接続されている。さ
らに、圧縮回路10のVGA130入力を加算器16に
送る信号ライン中に、第1のスイッチ54と第2のスイ
ッチ55とが直列に挿入接続されている。そして、切換
スイッチ52とスイッチ54とは連動し、記録時等の圧
縮動作を行なわせる際に、切換スイッチ52は端子Cに
切換接続されるとともにスイッチ54が閉となる。スイ
ッチ55は、前述した+7 ミッタ動作の必要性に応じ
て開閉されるものであり、リミッタ動作を必要とすると
きのみ閉となる。
このような回路構成において、リミッタ動作を伴なった
圧縮および伸張動作について簡単に説明する。この場合
、スイッチ55は常に閉じられている。
圧縮および伸張動作について簡単に説明する。この場合
、スイッチ55は常に閉じられている。
先ず、記録時には、切換スイッチ52を端子Cに切換え
、スイッチ54を閉じる。このとき、高利得増幅器51
は負帰還抵抗53を有する負帰還増幅器となり、入力端
子11からの入力信号を一定利得(たとえば利得1)で
増幅して、バイパス特性のプリエンファシス回路41を
介し圧縮回路10に送る。圧縮回路10のVGAl3へ
の利得制御電圧は、このVGAl 3の入力と出力との
和となるから、上記入力信号に対しては、前述した第3
図の曲線Aの入出力特性のようなリミッタ効果を有する
圧縮動作が行なわれて、出力端子12から取出され名。
、スイッチ54を閉じる。このとき、高利得増幅器51
は負帰還抵抗53を有する負帰還増幅器となり、入力端
子11からの入力信号を一定利得(たとえば利得1)で
増幅して、バイパス特性のプリエンファシス回路41を
介し圧縮回路10に送る。圧縮回路10のVGAl3へ
の利得制御電圧は、このVGAl 3の入力と出力との
和となるから、上記入力信号に対しては、前述した第3
図の曲線Aの入出力特性のようなリミッタ効果を有する
圧縮動作が行なわれて、出力端子12から取出され名。
次に、再生時には、切換スイッチ52を端子eに切換え
、スイッチ54を開く。このとき、圧縮回路10につい
ては、VGAl3の出力のみがVGAl 3の利得制御
電圧となり、リミッタ効果を持たない圧縮特性を示し、
との圧縮回路10とバイパスフィルタ41との直列回路
全体が、高利得増幅器51の負帰還路に挿入接続される
ことによシ、高利得増幅器51の入出力端子間では上記
圧縮特性の逆の特性である伸張特性が得られる。これは
、高利得増幅器の利得をα、負帰還路に挿入接続される
回路の伝達関数をβとするとき、全体の入出力特性Hが
、 であり、αが極めて大きい(α→oo)とき、となるこ
とから明らかである。
、スイッチ54を開く。このとき、圧縮回路10につい
ては、VGAl3の出力のみがVGAl 3の利得制御
電圧となり、リミッタ効果を持たない圧縮特性を示し、
との圧縮回路10とバイパスフィルタ41との直列回路
全体が、高利得増幅器51の負帰還路に挿入接続される
ことによシ、高利得増幅器51の入出力端子間では上記
圧縮特性の逆の特性である伸張特性が得られる。これは
、高利得増幅器の利得をα、負帰還路に挿入接続される
回路の伝達関数をβとするとき、全体の入出力特性Hが
、 であり、αが極めて大きい(α→oo)とき、となるこ
とから明らかである。
次に、第7図は本発明の第4の実施例を示し、伸張回路
60を高利得増幅器71の帰還路に挿入接続して圧縮特
性をも得るようなコンパンダシステムを示している。
60を高利得増幅器71の帰還路に挿入接続して圧縮特
性をも得るようなコンパンダシステムを示している。
この第7図において、伸張回路60は、主伝送路(メイ
ンパス)としてのVGA(可変利得増幅器)63と抵抗
83とより成る並列回路の各出力を加算器84で加算し
、ディエンファシス用のローハスフィルタ81を介して
出力端子62に送るとともに、ローパスフィルタ81の
出力を副伝送路(サブパス)となるたとえばローパスフ
ィルタ85を介して、VGA63の入力側に挿入接続さ
れた加算器86に減算信号として供給している。
ンパス)としてのVGA(可変利得増幅器)63と抵抗
83とより成る並列回路の各出力を加算器84で加算し
、ディエンファシス用のローハスフィルタ81を介して
出力端子62に送るとともに、ローパスフィルタ81の
出力を副伝送路(サブパス)となるたとえばローパスフ
ィルタ85を介して、VGA63の入力側に挿入接続さ
れた加算器86に減算信号として供給している。
また、VGA63の入力とローパスフィルタ81の出力
とは、制御回路部64に送られて利得制御信号となって
VGA63に送られる。制御回路部64は、VGA63
の入力側に接続された抵抗67と、ローパスフィルタ8
1の出力側に接続された抵抗68と、これらの抵抗67
.68のそれぞれ他端が接続された加算器66と、この
加算器66の出力端子に接続されたウェイティング用の
ノ・イパスフィルタ82と、このバイパスフィルタ82
の出力端子に接続されたレベル検出回路65とから成り
、このレベル検出回路65の出力端子をVGA630制
御端子に接続している。さらに、制御回路部64の抵抗
68とローパスフィルタ81の出力端子との間には、ス
イッチ74が挿入接続されており、伸張動作時にはこの
スイッチ74が開〔オフ)となる。したがって、伸張動
作時の伸張回路60のVGA63には、■GA63の入
力のみが検出されて制御信号として供給される。
とは、制御回路部64に送られて利得制御信号となって
VGA63に送られる。制御回路部64は、VGA63
の入力側に接続された抵抗67と、ローパスフィルタ8
1の出力側に接続された抵抗68と、これらの抵抗67
.68のそれぞれ他端が接続された加算器66と、この
加算器66の出力端子に接続されたウェイティング用の
ノ・イパスフィルタ82と、このバイパスフィルタ82
の出力端子に接続されたレベル検出回路65とから成り
、このレベル検出回路65の出力端子をVGA630制
御端子に接続している。さらに、制御回路部64の抵抗
68とローパスフィルタ81の出力端子との間には、ス
イッチ74が挿入接続されており、伸張動作時にはこの
スイッチ74が開〔オフ)となる。したがって、伸張動
作時の伸張回路60のVGA63には、■GA63の入
力のみが検出されて制御信号として供給される。
次に、高利得増幅器71の出力端子が伸張回路60の入
力端子61に接続され、この伸張回路60の出力端子6
2が切換スイッチ72の切換端子Cを介して高利得増幅
器11の反転入力端子に接続されている。また、高利得
増幅器71の出力端子は、負帰還抵抗73を介し、切換
スイッチ72の切換端子eを介して、高利得増幅器T1
の反転入力端子に接続されている。高利得増幅器T1の
非反転入力端子91は、コンパンダシステムの信号入力
端子となっている。
力端子61に接続され、この伸張回路60の出力端子6
2が切換スイッチ72の切換端子Cを介して高利得増幅
器11の反転入力端子に接続されている。また、高利得
増幅器71の出力端子は、負帰還抵抗73を介し、切換
スイッチ72の切換端子eを介して、高利得増幅器T1
の反転入力端子に接続されている。高利得増幅器T1の
非反転入力端子91は、コンパンダシステムの信号入力
端子となっている。
以上の構成において、伸張回路60自体は伸張動作を行
なう。すなわち、ローパスフィルタ81は上記入力信号
の高域周波数成分を大巾に減衰するものであり、たとえ
ば低域より高域を約20dB程度減衰させる。また、V
GA63は、制御信号の電圧Vc0の増加に応じて利得
Gが増大する特性(たとえばG =K” ?118 、
G= ekv”等。kは増幅器によって決まる定数。
なう。すなわち、ローパスフィルタ81は上記入力信号
の高域周波数成分を大巾に減衰するものであり、たとえ
ば低域より高域を約20dB程度減衰させる。また、V
GA63は、制御信号の電圧Vc0の増加に応じて利得
Gが増大する特性(たとえばG =K” ?118 、
G= ekv”等。kは増幅器によって決まる定数。
)を有しており、入力をレベル伸張する働きがある。次
に、上記サブパスのローパスフィルタ85は、上記出力
信号の高域成分を比較的少量減衰するものであり、たと
えば低域に対して高域を約6dB程度減衰させる。
に、上記サブパスのローパスフィルタ85は、上記出力
信号の高域成分を比較的少量減衰するものであり、たと
えば低域に対して高域を約6dB程度減衰させる。
このローパスフィルタ85からの出力は、入力側の加算
器86に減算信号として供給されているから、この加算
器86の入出力特性としては、やや高域増強型の特性が
得られることになる。また、このローパスフィルタ85
は、周波数全域にわたって、一定の減衰を有している。
器86に減算信号として供給されているから、この加算
器86の入出力特性としては、やや高域増強型の特性が
得られることになる。また、このローパスフィルタ85
は、周波数全域にわたって、一定の減衰を有している。
したがって、これらメインパス、サブパスのいずれが有
力となるかによって、伸張回路60の全体の特性がほぼ
決定される。
力となるかによって、伸張回路60の全体の特性がほぼ
決定される。
また、圧縮動作を行なわせたい場合には、切換スイッチ
72を端子Cに切換接続することによって、伸張回路6
0全体が高利得増幅器71の負帰還路中に挿入接続され
、上記伸張特性に対して逆特性となる圧縮特性が得られ
る。
72を端子Cに切換接続することによって、伸張回路6
0全体が高利得増幅器71の負帰還路中に挿入接続され
、上記伸張特性に対して逆特性となる圧縮特性が得られ
る。
ここで、第8図の破線は、スイッチ74を閉(オン)と
して、切換スイッチ72を端子C側に切換接続したとき
の圧縮動作時における周波数特性を示し、各特性曲線に
付された数値c単位dB )は入力信号のレベルを示す
。また、第8図の実線は、上記圧縮されて記録・再生さ
れた信号を、伸張回路60により伸張させるとき、すな
わち、スイツチ74を開(オフ)として切換スイッチ7
2を端子e側に切換接続したときの、コンパンダシステ
ム全体としての周波数特性を示し、各数値は上記圧縮動
作前の入力信号レベルを示す。
して、切換スイッチ72を端子C側に切換接続したとき
の圧縮動作時における周波数特性を示し、各特性曲線に
付された数値c単位dB )は入力信号のレベルを示す
。また、第8図の実線は、上記圧縮されて記録・再生さ
れた信号を、伸張回路60により伸張させるとき、すな
わち、スイツチ74を開(オフ)として切換スイッチ7
2を端子e側に切換接続したときの、コンパンダシステ
ム全体としての周波数特性を示し、各数値は上記圧縮動
作前の入力信号レベルを示す。
この第8図からも明らかなように、コンパンダシステム
全体として、リミッタ効果を得ることができる。
全体として、リミッタ効果を得ることができる。
なお、本発明は上記実施例のみに限定されるものではな
く、たとえば、各実施例のVGAの利得G、、G、を、
制御電圧”6e% ’6@に対して、G0=1/A−?
ea I G a = A ” ’e@とする他に、Q
、 == 6− A −榔@PQ、=6”・・ とじ
、レベル検出回路内に対数変換回路を設けるようにして
もよい。この他、本発明の要旨を逸脱しない範囲で種々
の変更が可能であることは勿論である。
く、たとえば、各実施例のVGAの利得G、、G、を、
制御電圧”6e% ’6@に対して、G0=1/A−?
ea I G a = A ” ’e@とする他に、Q
、 == 6− A −榔@PQ、=6”・・ とじ
、レベル検出回路内に対数変換回路を設けるようにして
もよい。この他、本発明の要旨を逸脱しない範囲で種々
の変更が可能であることは勿論である。
第1図は従来例を示すブロック図、第2図は本発明の第
1の実施例を示すブロック図、第3図は第2図の回路の
入出力特性グラフ、第4図は第2図の圧縮回路の具体例
を示すブロック回路図、第5図は本発明の第2の実施例
を示すブロック図、第6図は本発明の第3の実施例を示
すブロック図、第7図は本発明の第4の実施例を示すブ
ロック図、第8図は第7図の回路の動作を説明するため
の周波数特性図である。 2・・・記録媒体(信号伝送媒体) 10・・・圧縮回路 20.60・・・伸張回路 11.21.61.91・・・入力端子12.22,6
2,92・・・出力端子13 、23 、63・・・V
GA(可変利得増幅器)14.24.64・・・制御回
路 15.25.’65・・・レベル検出回路16.66・
・・加算器 特許出願人 ソニー株式会社 代理人 弁理士 小 池 晃
1の実施例を示すブロック図、第3図は第2図の回路の
入出力特性グラフ、第4図は第2図の圧縮回路の具体例
を示すブロック回路図、第5図は本発明の第2の実施例
を示すブロック図、第6図は本発明の第3の実施例を示
すブロック図、第7図は本発明の第4の実施例を示すブ
ロック図、第8図は第7図の回路の動作を説明するため
の周波数特性図である。 2・・・記録媒体(信号伝送媒体) 10・・・圧縮回路 20.60・・・伸張回路 11.21.61.91・・・入力端子12.22,6
2,92・・・出力端子13 、23 、63・・・V
GA(可変利得増幅器)14.24.64・・・制御回
路 15.25.’65・・・レベル検出回路16.66・
・・加算器 特許出願人 ソニー株式会社 代理人 弁理士 小 池 晃
Claims (1)
- 信号伝送媒体の入力側に圧縮回路を出力側に伸張回路を
それぞれ配設して上記媒体のダイナミックレンジを実質
的に拡大するコンパンダシステムにおいて、上記圧縮回
路の圧縮特性と上記伸張回路の伸張特性とを互いに非対
称とすることによシ、全体としてリミッタ特性を得るよ
うにしたコンパンダシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5507082A JPS58172032A (ja) | 1982-04-02 | 1982-04-02 | コンパンダシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5507082A JPS58172032A (ja) | 1982-04-02 | 1982-04-02 | コンパンダシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58172032A true JPS58172032A (ja) | 1983-10-08 |
Family
ID=12988430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5507082A Pending JPS58172032A (ja) | 1982-04-02 | 1982-04-02 | コンパンダシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58172032A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01103031A (ja) * | 1987-10-16 | 1989-04-20 | Canon Inc | 信号伝送装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5535592A (en) * | 1978-09-06 | 1980-03-12 | Nec Corp | Signal amplitude expander with limiter |
-
1982
- 1982-04-02 JP JP5507082A patent/JPS58172032A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5535592A (en) * | 1978-09-06 | 1980-03-12 | Nec Corp | Signal amplitude expander with limiter |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01103031A (ja) * | 1987-10-16 | 1989-04-20 | Canon Inc | 信号伝送装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Self | Small signal audio design | |
US5172358A (en) | Loudness control circuit for an audio device | |
GB1585402A (en) | Noise reduction system | |
JPS6128162B2 (ja) | ||
JPS6130453B2 (ja) | ||
US4112254A (en) | Signal compander system | |
US5325440A (en) | Loudness control circuit | |
JPS58172032A (ja) | コンパンダシステム | |
US4187478A (en) | Noise reduction system having specific encoder circuitry | |
JPH0359611B2 (ja) | ||
US4306201A (en) | Signal processing circuit | |
JP2685809B2 (ja) | 雑音除去回路 | |
KR830009556A (ko) | 선택적으로 인에이블된 오디오 신호 신장기 회로를 갖는 비데오 디스크 플레이어 | |
JPH0522416B2 (ja) | ||
JP2611233B2 (ja) | 振幅圧縮伸長回路 | |
JPS58175327A (ja) | コンパンダシステム | |
JPS5912746Y2 (ja) | テ−プレコ−ダ等におけるノイズ低減装置 | |
JPH0417408A (ja) | 重低音再生装置 | |
JPH0775103B2 (ja) | ノイズリダクシヨン回路 | |
JPS6232850B2 (ja) | ||
JPS5846086B2 (ja) | 電子回路 | |
JPS6013621B2 (ja) | ノイズリダクシヨンシステム | |
JP2720261B2 (ja) | デジタルカセットテープ再生装置 | |
JPS5942494B2 (ja) | ノイズリダクシヨンソウチ | |
JPS6340376B2 (ja) |