JPS58158965A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS58158965A
JPS58158965A JP57040799A JP4079982A JPS58158965A JP S58158965 A JPS58158965 A JP S58158965A JP 57040799 A JP57040799 A JP 57040799A JP 4079982 A JP4079982 A JP 4079982A JP S58158965 A JPS58158965 A JP S58158965A
Authority
JP
Japan
Prior art keywords
base
emitter
substrate
comb
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57040799A
Other languages
English (en)
Inventor
Fujihiko Inomata
猪又　藤彦
Yukio Hayashi
幸雄 林
Ryoichi Ono
小野　良一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57040799A priority Critical patent/JPS58158965A/ja
Publication of JPS58158965A publication Critical patent/JPS58158965A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は高周波用のトランジスタに関する。
高周波用のトランジスタにおいては、第１図。
第１Ａ図に示１ように例えばコレクタとなるＮＷＳ−基
板の主表面にＰ型ベース２とＮ＋　Ｊｕｌエミッタ３の
細長形の拡散領域を交互にクシの歯状に形成し、各ベー
ス領域と各エミッタ領域に対しオーミック接触させた人
！膜等からなる電極４，５を基板の対角線方向に導いて
ボンディングパット６゜７　としている。これまでの構
造では同図のようにり／の歯を構成するベース乃至エミ
ッタのパターンを基板の対角線方向にそって、又はこれ
と直角方向に配置していた。
これＩエベレノト（半導体基板）の面積を有効に活用す
るためになるべく小さいペレットサイズにトランジスタ
の能動領域とポンディングパッドをむだなく配置し、製
造コストの低減を図ることに主眼を置いてなされたから
である。
しかし最近開発されている高周波トランジスタのように
装置容量を小さくする目的でベース・エミッタ間隔をせ
まく、したがって（しの歯状に形成したベース・エミッ
タ電極の間隔（ピッチＰ）をせまくシ、ホトレジストマ
スクの位置合せ精度（ベースクラフトベース−エミッタ
・ベースコンタクト）が要求される半導体装置では、基
板辺に対して斜め（４５°）のクシの歯状電極間隔の充
分な精度を出すことは困難である。
本発明は上記の欠点を取り除くべくなさｔたものであり
、その目的はより高い周波数特性をもちかつ高い信頼性
をもつトランジスタの開発にある。
以下本発明を実施例にそって詳述する。
１１ｉ２図に本発明による高周波トランジスタの電極配
置を示す平面パターンが示さｎる。このトランジスタに
おいては、クシの書状電極を構成するベース４及びエミ
ッタ５の電極パターンは基板チップをウェハより切断す
るためのスクライブ方向、すなわちチップの両辺Ｘ、Ｙ
方向にそりて又はこれと直角方向に形成されている。図
示されないがベース・エミッタの拡散パターンも当然基
板表面にＸ、Ｙ方向に形成されている。一方、ベース−
エミッタ電極より導出されたポンディングパッド６．７
は基板チップの一つの対角線上にその中心上記実施例で
述べた本発明によれば下記の理由で前記発明の目的が達
成で挿るつ 半導体基板にベース・エミッタの拡散領域、電極バター
／を形成するにあたっては、半導体ウェハの形態でホト
レジスト処理による選択拡散１部分蒸着が成される。こ
のホトレジストのマスク合せ（アライメント）の際に第
３図に示すように半導体ウェハをオリエンテーシ嘗ンフ
ラット（ＯＦ）を基準線に合せておき、ウェハの両端位
置に設けたアライメントターゲット（ＡＴ、、ＡＴ、）
を見て合せるようにしている。このときの合せ精度が出
るのは左右上下は合せやすくずれが見やすい。
第１図のようにパターンの主線が斜め方向の場合は合せ
に＜＜、ずれの判別がつぎにくい。したがって、第４図
ｔ８）　、　（ｂ）に示すように、アライメントのずれ
の方向（ｂｌと能動部パターンのずれの方向ｔｌ）とが
一致せず、下記の問題点が発生する。（ＩＩ　　エミッ
Ｊ（電極パターン）とベース（Ｅ？パターン）が重なっ
て短絡する。（２）上記（１）のずれを考慮してエミッ
タとベースの間隔（Ｐ）を広げて設計することにより、
ｒｂｂ′（ベース・エミッタ間抵抗）が上昇しＮＦ（雑
音）、ＰＧ（パヮードイン）の低下となり、又ベース面
積の拡大からＣ８ｂ（ペースコレクタ間接合容量）の上
昇、ひいては高周波特性の低下となった。
しかし本発明のように能動部ベース・エミッタの主線を
ペレットの辺と直角又は平行に配置することによりパタ
ーンすれとアライメントずれが第４図（ｂ）に一致し、
合せ精度を向上させることができ、エミッタ・ベース耐
圧シ目−トの低減ができるとともにベース・エミッタ間
隔Ｐを小さくしてＮＦの低下、ＰＧの上昇、Ｃｏｂの低
減が可能となる結果より高い周波性のトランジスタの開
発製造が可能となった。又、ポンディングパッドは基板
チップの対角線上に配置するから、基板表面を有効に利
用しチップ寸法の縮小を図ることができる。
本発明は特に微細系高周波トランジスタの歩留り向上に
極めて有効である。
【図面の簡単な説明】
第１図は高周波トランジスタの一例の平面図、第１Ａ図
は第１図におけるＡ−Ａ視拡大断面図である。第２図は
本発明による高周波トランジスタの実施例を示す平面図
、第３図はホトレジストマスクアライメント時の半導体
ウェハを示す平面図、第４　Ｅｔａ）　、　（ｂ）はパ
ターンずれとアライメントスれを示す原理説明図である
。 １・・・Ｎｍ＆、２・・・Ｐベース、３・・・Ｎ＋　エ
キツタ、４・・・ベース電極、５・・・エミッタ電極、
６　、７・・・ポンディングパッド。 代理人　弁理士　　薄　１）利　幸 第　　１　　図 第１Ａ図 第　　２　　図 第　　３ｆ’４　　　　　　第　　４　　図（と２−） θｌ

Claims (1)

  1. 【特許請求の範囲】 １、半導体基板の一生表面に導電製の異なる領域が交互
    にクシの歯状となった能動部を形成し、上記領域に七粁
    ぞｎオーミック接触するクシ歯状の電極を形成した半導
    体装置において、各電極の外端子をポンディングパッド
    として基板の一つの対角線上に設ける一方、上記クシの
    歯状の能動部及びこｎに接触する電極を半導体基板の周
    辺方向にそって形成したことを特徴とする半導体装置。 ２、上記交互にクシの歯状に形成した能動領域はトラン
    ジスタを構成するベース及びエミッタである特許請求の
    範囲第１項に記載の半導体装置。 ３、上記交互にクシの歯状に形成した能動領域は電界効
    果トランジスタを構成するソース及びドレインである特
    許請求の範囲第１項に記載の半導体装置。
JP57040799A 1982-03-17 1982-03-17 半導体装置 Pending JPS58158965A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57040799A JPS58158965A (ja) 1982-03-17 1982-03-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57040799A JPS58158965A (ja) 1982-03-17 1982-03-17 半導体装置

Publications (1)

Publication Number Publication Date
JPS58158965A true JPS58158965A (ja) 1983-09-21

Family

ID=12590669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57040799A Pending JPS58158965A (ja) 1982-03-17 1982-03-17 半導体装置

Country Status (1)

Country Link
JP (1) JPS58158965A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6239074A (ja) * 1985-08-13 1987-02-20 Matsushita Electronics Corp 半導体装置
US6046493A (en) * 1996-07-03 2000-04-04 U.S. Philips Corporation Semiconductor device with special emitter connection

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55117271A (en) * 1979-02-28 1980-09-09 Toshiba Corp Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55117271A (en) * 1979-02-28 1980-09-09 Toshiba Corp Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6239074A (ja) * 1985-08-13 1987-02-20 Matsushita Electronics Corp 半導体装置
US6046493A (en) * 1996-07-03 2000-04-04 U.S. Philips Corporation Semiconductor device with special emitter connection

Similar Documents

Publication Publication Date Title
US7521758B2 (en) DMOS device of small dimensions and manufacturing process thereof
US3746949A (en) Semiconductor device
JP2004104003A (ja) 半導体素子
JPS58158965A (ja) 半導体装置
JP3099917B2 (ja) 電界効果トランジスタ
JP2926962B2 (ja) Ｍｉｓ型電界効果トランジスタを有する半導体装置
JPS59113669A (ja) 半導体素子
JPS6237539B2 (ja)
JP4194841B2 (ja) 半導体装置配置
JPS60149174A (ja) 電界効果型半導体装置
JPH11330469A (ja) 絶縁ゲート型半導体装置
JPS6228587B2 (ja)
JPH0132744Y2 (ja)
JP3063790B2 (ja) トランジスタ
JP2625500B2 (ja) 半導体集積回路装置
JPH02170437A (ja) Ｍｉｓ型半導体装置の製造方法
JPS5947755A (ja) 半導体装置
JPH0342688Y2 (ja)
JPS6350071A (ja) 縦型ｍｏｓ電界効果トランジスタ
JPS63124462A (ja) 半導体装置
JPH08167620A (ja) 配線構造及びそのバイヤホール形成方法
JPS62179720A (ja) 多重拡散方法
JPS60171769A (ja) 半導体装置
JPS59211272A (ja) 高耐圧半導体装置
JPS62169368A (ja) 縦形半導体装置の製造方法