JPS581567B2 - 信号変換器 - Google Patents

Description

【発明の詳細な説明】 本発明は、アナログ／デイジタル変換器などの信号変換
器に関するものである。

アナログ／デイジタル変換器（以下、Ａ／Ｄ変換器と略
称する。

）として、アナログ入力電圧に対応する時間だけ計数を
行ない、その計数値をデイジタル出力として用いる計数
型変換器が知られている。

第１図は、この種のＡ／Ｄ変換器の従来の構成を示すも
ので、第２図は第１図の各部の波形を示すものである。

第１図において、入力端子１からアナログ入力電圧Ｖｉ
ｎが印加され、制御端子２からの第２図ａに示すオン信
号により、ＭＯＳトランジスタからなるスイッチ３が閉
じられると、コンデンサ４に、第２図ｂに示すように、
入力電圧Ｖｉｎに等しい電圧が充電される。

次に、この状態で、スイッチ３が開かれ、制御端子５か
ら第２図Ｃに示すスタート信号が入力されると、フリツ
プフロップｉが第２図ｄのようにセットされ、そのＱ端
子出力により、定電流回路７が動作され、コンデンサ４
に充電されている電荷が放電される。

この場合、定電流回路７の作用により、第２図ｂのよう
に、コンデンサ４の端子電圧は一定傾斜で減少する。

そして、コンデンサ４の端子電圧がスレッショルド電圧
ｖｔｈ以下になると、スレッショルド検出回路８から第
２図ｅに示すように論理″１″信号が出力される。

そして、第２図ｆに示す、クロック発生回路９からのク
ロツクφの゛１″信号に同期して、アンドゲート１０が
開かれ、フリップフロップ６がリセットされる。

したがって、このフリップフロツプ６のセット期間Ｔは
入力電圧Ｖｉｎに対応している。

このフリツプフロツプ６のセット信号をカウンタ１１の
キャリ入力として、セット期間Ｔ中におけるクロツク発
生回路９からのクロックφの数がカウンタ１１で計数さ
れ、その計数結果がデイジタル出力として出力端子１２
に得られる。

したがって、このデイジタル出力はアナログ入力電圧Ｖ
ｉｎに対応している。

このようなＡ／Ｄ変換器において、放電特性および検出
器精度が高い場合、変換精度はカウンタの分解能によっ
て左右される。

ところで、上述した従来のＡ／Ｄ変換器では、カウンタ
が１クロツクタイムの分解能を持っているため、変換精
度を向上させるには、クロツク周期を短くすることが必
要であるが、これにも限度がある。

そこで、放電速度を遅くすることも考えられるが、その
場合には、変換速度が遅くなってしまう。

本発明の目的は、変換速度を遅くすることなく、変換精
度を著るしく向上させた信号変換器を提供することにあ
る。

このような目的を達成するために、本発明では、第１の
時間から第２の時間までの期間を表わす入力信号に対応
する計数値を出力する場合に、それぞれ同じ繰り返し周
期を有し、互いに異なる位相の第１および第２のクロツ
クを使用し、第１の時間から第２の時間後であって第１
のクロックに同期した時間までの期間に第１のクロック
を計数手段で計数し、第２の時間以後であって第１のク
ロックに同期した時間までの期間内に、第２のクロツク
があるかどうかに応じた信号を出力し、その出力と計数
手段の計数結果により変換出力を得るようにしたことに
特徴がある。

以下、本発明の実施例を図面により詳細に説明する。

第３図は本発明による信号変換器の一実施例の構成を示
すものである。

第３図において、１〜１２は第１図の同じ符号に対応し
ており、１３はアンドゲート、１４はフリツプフロツプ
、１５は出力端子である。

また、スレツショルド検出回路８はスレッショルドデイ
テクタ８１とインバータ８２とからなっている。

さらに、クロノク発生回路９からは後述するような２つ
のクロツク信号が発生されるようになっている。

第４図は、第３図の動作を説明するための信号波形図で
、φ，およびφ２はクロツク発生回路９から発生される
クロックを示し、ａおよびｂは２つの状態における信号
波形で、その内、ＣＴはコンデンサ４の端子電圧、ＦＦ
１およびＦＦ２はそれぞれフリツプフロツプ６および１
４の出力信号を示す。

第３図および第４図に示す、本発明の実施例で特徴的な
ことは、クロツク発生回路９から、第４図に示すように
、互いに同じ繰り返し周期を有し、かつ、位相がほぼ１
８０°ずれたクロツクφ１およびφ２を発生させ、それ
を使用するとともに、フリツプフロツプ６の出力、スレ
ツショルド検出回路８の出力およびクロツク信号φ２を
入力とするアンドゲート１３および、制御端子５からの
スタート信号でリセットされ、アンドゲート１３の出力
でセットされるフリツプフロップ１４を設け、カウンタ
１１とフリツプフロップ１４の出力を計数出力、すなわ
ち、ディジタル出力として用いるようにしたことに特徴
がある。

以下、第３図の動作を第４図を参照して詳細に説明する
。

入力端子１からのアナログ入力電圧がスイッチ３を介し
てコンデンサ４に充電され、入力端子５からのスタート
信号でフリツプフロツプ６がセットされ、定電流回路７
により、コンデンサ４の充電電荷を放電し始めるまでは
、第１図の動作と同じであるが、第３図では、スタート
信号によりフリツプフロツプ１４がリセットされる。

そして、コンデンサ４の端子電圧がスレツショルドレベ
ルｖｔｈ以下になると、検出回路８のデイテクタ８１の
出力は゛０″、インバータ８２の出力は゛１″となる。

その時のクロツクφ１，φ２の状態に応じて、第４図ａ
またはｂのようになる。

すなわち、第４図ａは、クロツクφ２の立下りから、ク
ロツクφ１の立下りの．押間Ｔ１でコンデンサ４の端子
電圧がスレツショルドレベルｖｔｈに達した場合の例で
、この場合には、端子電圧がスレツショルドレベルに達
した時点で、クロツクφ１によりフリツプフロツプ１０
が第４図ａのＦＦＩのように先にリセットされ、フリツ
プフロツプ１４のセットが禁止され、その出力は第４図
ａのＦＦ２のようにリセット状態を保持する。

一方、第４図ｂは、クロツクφ１の立下りからクロツク
φ２の立下りまでの期間イ２でスレツショルドレベルｖ
ｔｈに達した場合の例で、この場合には、まず、クロツ
クφ２によりフリツプシロップ１４が第４図ｂのＦＦ２
９ようζ２リセットされ、次に、クロツクφ１によりフ
リツプフロツプ６がリセットされる。

このようにして得られたフリツプフロツプ１４の出力を
１桁目とし、カウンタ１１の出力を２桁目以上として出
力端子１２および１５から出力することになり、カウン
タ１１の計数値がｎであるとすれば、第４図ａの場合、
２ｎのデイジタル出力が得られ、第４図ｂの場合、２ｎ
＋１のデイジタル出力が得られる。

したがって、カウンタ１１およびフリツプフロツプ１４
の出力は１／２クロックタイムの分解能を持つことにな
り、従来の最小分解能をさらに１／２した分解能が得ら
れる。

なお、クロツクφ１およびφ２は、両者が重ならないよ
うなパルス幅を有するものであれば、どのようなもので
もよい。

また、クロツクφ１とφ２の位相ずれは正確に１８０°
である必要はない。

そめ場合は、１８０°位相差のものに比べて多少変換精
度は劣化するが従来のものより変換精度が向上している
ことには変りはない。

また、充放電回路は図の例に限らずいかなる構成のもの
であってもよく、さらに、充放電回路を使用しない積分
器を使ったものでもよく、要は、入力電圧を対応する時
間に変換するものであればどのようなものでもよい。

さらに、第３図の実施例では、フリツプフロツプ１４を
スタート信号でリセットしたが、スレツショルド電圧に
達するまでに発生されるいかなる信号を用いてもよく、
また、定電流回路７を動作させる信号はフリツプフロツ
プ６の出力でなくても、スタート時から、少なくともス
レツショルド電圧に達するまで信号を出し続けるもので
あればどのようなものでもよい。

さらに、フリツプフロツプ６，１４の代りに、一方の入
力信号であるレベルの信号を出力し、他方の入力信号で
異なるレベルの信号を出力するものであれば、どのよう
なものを用いてもよい。

さらに、アンドゲート１０，１３の代りに、複数の入力
信号の存在により、所定レベルの信号を出力するもので
あれば、どのようなものを用いてもよい。

第５図は本発明による信号変換器の他の実施例の構成を
示すもので、パルス巾変換器の例である。

図において、１６は微分回路、１Ｔはインバータ、ｉ８
は廷意のパルス巾を有する入カパルスの入力端子を夾す
。

その他の符号は第３図の同じ符号に対応している。

第６図は第５図の動作を説明するための信号波形図で、
φ１およびφ２はクロツク発生回路９からのクロック信
号を示し、ａおよびｂはそれぞれ異なる状態の信号波形
図を示し、その内、ＩＮは入力端子１８からの入力信号
、ＩＮはインバータ１７の出力信号、ＦＦ１およびＦＦ
２はそれぞれフリツプフロツプ６および１４の出力信号
を示している。

第５図において、入力端子１８から任意のパルス巾を持
ったパルス信号が入力されると、微分回路１６において
、その立上りで微分パルスが出力され、フリイブフロツ
プ６がセット、フリツプフロツプ１４がリセットされる
。

一方、入カパルスの反転信号がインバータ１７で得られ
、その出力がアンドゲート１０および１３に印加される
。

入力パルスＩＮの立下りが、第６図ａのように、ク四ツ
クφ２の立下りと、クロツクφ１の立下りの間の期間Ｔ
１であれば、前述したように、フリツプフロツプＦＦ４
がリセットされ、フリツプフロツプ１４のセットが禁止
される。

また、入カパルスＩＮの立下りが、第６図ｂのように、
クロツクφ１の立下りと、クロツクφ２の立下りの間の
期間Ｔ２であれば、フリツプフロツプ１４が先にセット
され、次にフリツプフロツプ６がリセットされる。

したがって、出力端子１２および１５の出力は前述した
と同様に著るしく変換精度が向上できる。

なお、第３図および第５図において、カウンタ１１には
、所定時間だけクロツクを入力して、その数を計数する
ように構成することもできる。

以上述べたように、本発明によれば、２つのクロックを
使用することにより、非常に簡単な構成で変換速度を遅
くすることなく、変換精度を著るしく向上することがで
きる。

【図面の簡単な説明】

第１図は従来の信号変換器の構成図、第２図は第１図の
動作を説明するための信号波形図、第３図および第５図
はそれぞれ本発明による信号変換器の一実施例の構成図
、第４図および第６図はそれぞれ第３図および第５図の
動作を説明するための信号波形図を示す。 １は入力端子、４はコンデンサ、７は定電流回路、８は
スレツショルド検出回路、６，１４はフリツプフロツプ
、９はクロツク発生回路、１１はカウンタ、１０．１３
はアンドゲートを示す。

Claims (1)

1. 【特許請求の範囲】 １ それぞれ同じ繰り返し周期を有し、互いに異なる位
   相の第１および第２のクロツクを発生する発生手段と、
   第１の時間から第２の時間までの期間を表わす信号を入
   力する入力手段と、前記発生手段および前記入力手段か
   らの信号に応動し、前記第１の時間から、前記第２の時
   間後であって前記第１のクロツクに同期した時間まで所
   定の信号を出力する第１の回路手段と、前記発生手段お
   よび前記第１の回路手段に応動し、前記所定の信号の出
   力期間だけ、前記第１のクロックの数を計数する計数手
   段と、前記発生手段、前記入力手段および前記第１の回
   路手段に応動し、前記第２の時間以後であって、前記所
   定の信号出力期間内に前記第２のクロツクに同期して、
   所定の信号を出力する第２の回路手段とを備え、前記計
   数手段および前記第２の回路手段の出力を変換信号とし
   て用いるようにしたことを特徴とする信号変換器。 ２ 前記入力手段がアナログ入力信号を時間信号に変換
   する手段を含むことを特徴とする特許請求の範囲第１項
   記載の信号変換器。 ３ 前記第１の回路手段は、前記第２の時間後、前記第
   １のクロツクに同期して出力を発生する第１のゲート手
   段と、前記第１の時間にセットされ、前記第１のゲート
   手段の出力でリセットされるフリツプフロツプ手段とか
   らなり、前記第２の回路手段が前記第２の時間以後であ
   って、前記第１のフリツプフロツプ手段のセット期間内
   に前記第２のクロツクに同期して出力を生ずる第２のゲ
   ート手段と、該第２のゲート手段の出力でセットされ、
   前記第１の時間にリセットされる第２のフリツプフロツ
   プ手段とからなることを特徴とする特許請求の範囲第１
   項記載の信号変換器。 ４ 前記第１および第２のク田ンクは互いにほぼ１８０
   °の位相差を有してなることを特徴とする特許請求の範
   囲第１項記載の信号変換器。