JPS58152226A

JPS58152226A - Data outputting device of camera accessory

Info

Publication number: JPS58152226A
Application number: JP3565982A
Authority: JP
Inventors: Masaaki Nakai; 政昭中井; Masayoshi Sawara; 佐原　正義; Nobuyuki Taniguchi; 信行谷口
Original assignee: Minolta Co Ltd
Current assignee: Minolta Co Ltd
Priority date: 1982-03-05
Filing date: 1982-03-05
Publication date: 1983-09-09
Also published as: JPH0456293B2

Abstract

PURPOSE:To improve the economy of an outputting an inputting device for camera accessories by storing the data on plural kinds of accessories in a common ROM, and accessing the same at the address corresponding to the codes of the accessories to be mounted. CONSTITUTION:Resistors R0-R3 to be set according to the kinds of accessories such as interchangeable lenses are provided in a circuit part 2 of camera accessories such as interchangeable lenses. The storage areas of the interchangeable lenses are assigned for the ROM RO1 which stores the data of various kinds of the interchangeable lenses by the prescribed lower bits, etc. of the addresses outputted by a decoder DE5 according to the codes corresponding to the kinds of the interchangeable lenses through said resistors R0-R3. The data on focal length, aperture quantity, etc. corresponding to the operation of the interchangeable lenses are read out from the ROM RO1 and is fed to the camera side through a shift register SR2, a switch AS2, etc. The economy of the outputting and inputting device of the camera accessories is improved by using th common mass-produced ROM irrespectively of the kinds of accessories such as interchangeable lenses.

Description

【発明の詳細な説明】[Detailed description of the invention]

技術分野この発明はカメラ本体に装着される交換レンズやレンズ
アダプター等のカメラアクセサリ−のデータ出力装置に
関し、特にカメラアクセサリ−の種々のデータ、例えは
カメラアクセサリ−の種類絞り量、焦点距離等のデータ
が記憶されている固定記！、少装置をカメラアクセサリ
−内に設け、このカメラアクセサリ−をカメラに装着し
たとき、上述のデータをカメラ本体に出力するよう番こ
したカメラアクセサリ−のデータ出力装置に関する。従来技術各カメラアクセサリ−に例えは各交換レンスコとに、そ
の内部にＲＯＭ（リードオンリーメモリ）を設け、この
ＲＯＭに該交換レンズの種々のデータ、例えは絞り量や
焦点距離等の情報を記憶しておき、カメラ本体に交換レ
ンズを装着したときこのＲＯＭのアドレスを１険次指定
して、カメラ本体１１１１］てこの記１ｄシた種々のデ
ータを読み込むようにしたデータ出力装置はすでに知ら
れている。しかるに、従来のこの種の装置においては、
ＲＯＭには当該アクセサリ−に関するデータだけしか記
憶されておらす、カメラアクセサリ−毎に異なるデータ
を記憶するようにしていた。また、ＲＯＭまたはＲＯＭ
を内蔵した回路部（通常集積回路即ちＩＣで構成される
〕の価格は、一般的にその生産個数に反比例するので、
生産個数か少ないほど価格か上昇する。それ故、超望遠
レンズあるいは超広角レンズ等の特殊な交換レンズのよ
うに、その生産個数か少ないカメラアクセサリ−の場合
には、このカメラアクセサリ−に備えられるＲＯＭまた
はｌ（の生産個数が少なく、ＲＯＭまたはＩＣの価格か
上昇し、その分だけカメラアクセサリ−の価格が上昇す
るという問題点かあった。即ち、従来の装置は少量生産
のカメラアクセサリ−の価格を上昇させるという欠点か
あった。（の発明は、各種のデータが記憶された固定記憶回路を
含む回路部を有しており、上記データかカメラ本体に伝
送されるように構成されたカメラアクセサリ−において
、上記回路部の１個当りの価格を安価にして、したがっ
て、カメラアクセサリ−を安価に提供することを目的と
する。発明の要旨本発明によるカメラアクセサリ−のデータ出力装置にお
いては、複数種類のカメラアクセサＩＪ−の種々のデー
タを固定記憶した固定記憶回路と、各カメラアクセサリ
−の種類に対応した種類コードを発生する種類コード発
生手段と、この種類コードに応じて上記固定記憶回路の
アドレスを指定するアドレス指定回路と、カメラを備え
、上記種類コード発生手段が発生する種類コードに対応
して上記固定記憶回路のアドレスを指定し、カメラ本体
に装着されたカメラアクセサリ−に関するデータのみを
選択的に上記固定記憶装置から読み出してカメラ側に送
るように構成される。実施例以下にこの発明の一実施例を図面とともに説明する。第１図はこの発明に係るデータ出力装置（１）を示す回
路図であって、このデータ出力装置（１）はカメラアク
セサリ−側に設けられ、かつ一点鎖線Ａで囲まれた回路
（２）は集積回路によって構成されており、全てのカメ
ラアクセサリ−に共通に設けられる。ここで、カメラ本体に直接装着される交換レンズまたは
該交換レンズとともＩこカメラ本体に装着されるレンズ
アダプターを総称してカメラアクセサリ−と言うが、第
１図では交換レンズの回路構成を示している。このレン
ズアダプターには、所謂ヘローズ、リバースアダプター
、テレコンノ２−タ、中間リング等が含まれる。データ出力装置（１）には接続端子（Ｊｌ）ないしくＪ
５）か設けられており、これら接続端子は当該アクセサ
リ−をカメラ本体（図示せず月こ装着したとき、カメラ
本体側に設けた接続端子（ＪＢＩ）ないしくＪＢ５）ｌ
こそれぞれ着脱可能に接続されるようになっている。な
お、カメラ本体側の端子（ＪＢＩ）はカメラ本体の電源
（十Ｅ）の出力端子、Ｃ３Ｈ５）はクロックパルス（Ｃ
Ｐ）の出力端子、（ＪＢ３）はデータ出力装置（１）に
対してデータの読み出しを開始する指令信号（ｓｔａｒ
りを印加する端子、端子（ＪＢ４）は接地端子、端子（
ＪＢ５）はデータ出力装置（１）で読み出されたデータ
を受ける端子である。また集積回路（２）（以下、ＩＣ＋２１という。月こは
、カメラアクセサリ−の種類を表わす４ビツトの種類コ
ード信号を生じさせるための信号入力端−ＫTechnical Field The present invention relates to a data output device for camera accessories such as interchangeable lenses and lens adapters attached to a camera body, and in particular, data output devices for camera accessories such as interchangeable lenses and lens adapters that are attached to a camera body. A fixed record where data is stored! The present invention relates to a data output device for a camera accessory, in which a small device is provided in the camera accessory, and the above-mentioned data is output to the camera body when the camera accessory is attached to the camera. Prior Art Each camera accessory, for example an interchangeable lens scope, is provided with a ROM (read only memory) inside it, and this ROM stores various data of the interchangeable lens, such as information such as aperture amount and focal length. A data output device is already known in which, when an interchangeable lens is attached to the camera body, the address of this ROM is specified and various data written on the camera body 1111 is read. ing. However, in conventional devices of this type,
The ROM stores only data related to the accessory in question, but different data is stored for each camera accessory. Also, ROM or ROM
The price of a circuit unit containing a built-in circuit (usually composed of an integrated circuit or IC) is generally inversely proportional to the number of units produced.
The lower the number of units produced, the higher the price will be. Therefore, in the case of camera accessories that are produced in small quantities, such as special interchangeable lenses such as super-telephoto lenses or super-wide-angle lenses, the number of ROMs or l(s) equipped with this camera accessory is small. There is a problem in that the price of ROM or IC increases, and the price of camera accessories increases accordingly.In other words, the conventional device has the disadvantage of increasing the price of camera accessories produced in small quantities. The invention provides a camera accessory that has a circuit section including a fixed memory circuit in which various data are stored, and is configured such that the data is transmitted to the camera body. SUMMARY OF THE INVENTION In the data output device for camera accessories according to the present invention, various types of camera a fixed memory circuit that fixedly stores data; a type code generating means that generates a type code corresponding to the type of each camera accessory; and an addressing circuit that specifies an address of the fixed memory circuit according to the type code; A camera is provided, the address of the fixed memory circuit is designated in accordance with the type code generated by the type code generating means, and only data related to the camera accessory attached to the camera body is selectively read from the fixed memory device. Embodiment An embodiment of the present invention will be described below with reference to the drawings. Fig. 1 is a circuit diagram showing a data output device (1) according to the present invention. The data output device (1) is provided on the camera accessory side, and the circuit (2) surrounded by a dashed line A is constituted by an integrated circuit and is provided in common to all camera accessories.Here, An interchangeable lens that is directly attached to the camera body or a lens adapter that is attached to the camera body together with the interchangeable lens is collectively called a camera accessory, and FIG. 1 shows the circuit configuration of the interchangeable lens. This lens adapter includes a so-called hero's, a reverse adapter, a teleconverter, an intermediate ring, etc. The data output device (1) has a connection terminal (Jl) or J
5) are provided, and these connection terminals are connected to the connection terminals (JBI or JB5) provided on the camera body side when the accessory is attached to the camera body (not shown).
These are connected to each other in a detachable manner. The terminal on the camera body side (JBI) is the output terminal of the camera body's power supply (10E), and C3H5) is the clock pulse (C
The output terminal (JB3) of P) sends a command signal (star) to the data output device (1) to start reading data.
The terminal (JB4) that applies the current is the ground terminal, the terminal (
JB5) is a terminal that receives data read out by the data output device (1). The integrated circuit (2) (hereinafter referred to as IC+21) also has a signal input terminal -K for generating a 4-bit type code signal representing the type of camera accessory.

【３）ない
しく【０）が設けられ、各端子（（３）ないしく【０）
は種類コード発生手段としての抵抗（ｋ３〕ないし〜を
介して接地されている。各端子（【３〕ないしくＬＯ〕はカメラ本体側の電源（
十Ｅ）に選択的に接続できるようになっており、十Ｅに
接続された端子は′″１″、接続されない端子は１０“
の電圧レベルのコード信号を発生するように構成されて
いる１、尚、端子（【３〕ないしく【Ｏ】への電源（＋
Ｅ）の選択的な接続は、このカメラアクセサリ−を製造
する時点で一義的になされ、後述の表４に示されるよう
に、カメラアクセサリ−の種類に応じて端子（Ｌ３）な
いしく【０）が市源（十Ｅ）に選択的に接続される。第
１図に図示の例では種類コード″０１１１”を生じてお
り、カメラアクセサリ−か後述の交換レンズ県あること
を示している。ＩＣ＋２＋にはさらに交換レンズの可変データ出力部か
らのデータ、即ち絞りデータおよび距離データを受ける
ための端子（ＤＳ）、（ｋｏ）ないしくｋ３〕と後述の
データ表示用の表示部への端子とが設けられている。尚
、出力データが固定されているリバースアダプター、テ
レコンバータ等のレンズアダプターでは上記端子（ＤＳ
）、（ｋＯ）ないしくｋ３）は不要であるが、ベローズ
のように光軸方向への繰出し量か変化するレンズアダプ
ターでは交換レンズと同様に上記端子が設けられる。ｒｃ［２１において、（ＲＯＩ）はアクセサリ−の種々
のデータを固定的に記憶するためのＲＯＭであって、こ
のＲＯＭ（ＲＯｌ月こは後述のように、複数種類のアク
セナリーのデータを、それぞれ種類別に対応した記憶領
域に記憶している。このＲＯＭ（ＲＯｌ）はマルチプレクサ（ＮＩＰｌ）の
出力信号によってアドレス指定が行なわれて、指定され
たアドレスの記憶データは、シフトレジスタ（ＳＲ２）
。スイッチ（ＡＳ２）を介して接続端子（Ｊ５）に直列
に伝送され、さらに第２図に示すカメラ本体側の回路に
印加されるように構成されている。次にＲＯＭ（ＲＯＩＪに記憶される各アクセサリ−に関
するデータの記憶方式を説明する。表１−１．１−２は
第１図のＲＯＭ（ＲＯｌ）に記憶されたデータの種類と
アドレスの関係を示し、表２はＲＯＭ（ＲＯＩ）から出
力されるデータコードとその内容との関係を示す。ＲＯ
Ｍ（ＲＯＩ）には、表１−１９表１−２に示すように６
種類の交換レンズＩ〜Ｖｌおよび８種類のレンズアダプ
ター１〜■の計１４種類のカメラアクセサリ−別に所定
の記憶領域か定められ、各記憶領域に表２に示すように
、絞り段数（ＦＮＯ）、被写体までの距離、焦点距離、
アクセサリ−の種類、主点間隔の各データに対応するデ
ータコードか記憶される。表１−１なお、アドレスは以Ｆでは１６進数で表示する場合と２
進数で表示する場合とかあるが、ＩＧ進叙の場合は数字
の後にＨを付けて区別する。表１’１１１００”が、’
０２Ｈ′にはレンズアダプター■としての自動絞りつき
のベローズのデータコードゝ００００１’が記憶されて
いる。’　０３　Ｈ’乃至’０７Ｈ’　には交換レンズ
Ｉの固定データが記憶されていて、例えば、０３■１′
にはチェック用コード’１１１００’１’０４Ｈ“には
開放絞り値Ｆ２．８を示す’００１０１“、′０５Ｈ“
には最小絞り値Ｆ２２を示す”１０００１’のデータコ
ードが、’　０６ＨＩＩには焦点距離ｆ１６ｍを示す′
″０００１０’のデータフードか’０７Ｈ’には主点間
隔＋４５ｍを示す’１０１００’のデータコードが記憶
されている。 ’　０８　ｌｌ’にはデータか記憶されてなく、’　０
９　Ｈ”’　ＯＡ　ＩＩ’には別のレンズアダプター■
のデータが記憶されていて、例えば、’０９Ｈ“にはチ
ェック用コード′″１１１００’、’　ＯＡ　）（’に
は該レンズアダプター［［が自動絞り付きのリバースア
ダプターであることを示す’０００１０’のデータコー
ドが記憶されている。’０ＢＨ−乃至′″ＯＦ　ｔｔ’
には別の交換レンズＨの固定データが記憶されていて、
例えば、’　ＯＢ　１１−にはチェック用コード′″１
１１００”、′ＯＣＨ“には開放絞り値Ｆ２，８を示す
’００１０１“、’　ＯＤ　Ｈ’には最小絞り値Ｆ２２
を示す’１０００１’のデータコードが、′″ＯＥＨ′
には焦点距離ｆ２０を示す’００１００’のデータコー
ドか、’０ＦＩＩｌには主点間隔＋３４．６ｍｍを示す
′″ｌ　ＯＯＯ１’のデータコードが記憶されている。 ’　ｌ　ＯＨ’乃至′″ＩＦ’ｌｌ’には前述の交換レ
ンズ■の撮影距離のデータか記憶されていて、距離リン
グ（図示せず）の最短撮影距離位置からの移動量に応じ
た、０．２５ｍから無限大までの撮影距離を示すデータ
コードか順次記憶されている。’２０Ｈ’乃至’２ＦＨ
’には交換レンズ■の絞り値のデータが記憶されていて
、絞りリング（図示せず月とよる開放絞りからの絞り込
み段数に応じた、Ｆ２．８からＦ２２までの絞り値を示
すデータコードが記憶されている。’　３０１（乃至’
３”ＩＩ’には交換レンズＨの０．２５ｍから無・　　
限太までの撮影距離を示すデータコードが、″４０Ｈ＃
乃至’４ＦＩｌ’には交換レンズ■のＦ２．８からＦ２
２までの絞り値を示すデータコードが記憶されている。以下同様に、’５０Ｈ’はデータが記憶されてなく、″
５１１１″’、’５２８“には更に他のレンズアダプタ
ー■　のデータ、’５３Ｈ’乃至’５７Ｈ’には更に他
のレンズ■Ｉの固定データが記憶され、′″μｓπ′に
はデータが記憶されてなく、′″５９Ｈ″ｌ、−５ＡＨ
“にはレンズアダプター■のデータが記憶され、’５Ｂ
ｌｌ’乃至’　５　）　Ｈ＃には交換レンズ■　の固定
データ、’　６０　Ｈ’乃至’６ＦＨ’には前述の交換
レンズ■の撮影距離を示すデータコードが、’　７０Ｈ
’乃至’　７　”　Ｈ’には交換レンズ■の絞り値を示
すデータコードが、’ｓｏＨ’乃至’８１″Ｈ１には前
述の交換レンズ■　の撮影距離を示すデータコードが、
’　９０　Ｈ’乃至’９ＦＨ’には交換レンズ■の絞り
値を示すデータフードがそれぞれ記憶されている。以下
、表１−１及び表１−２に示すように、レンズアダプタ
ーＶ　、　ＶＩ　、　Ｖｌｌ　、　Ｖｌｌｌ　、交換レ
ンズＶ、ＶＩ　　のデータか順次記憶されている。次に第１図の回路構成をさらに詳述する。第１図に示すように、鎖線で囲まれた回路（２）か集積
回路で構成され、このＩＣ（２１を備えた交換レンズま
たはレンズアダプターがカメラ本体に装、ｉ％ｆされる
と、ＩＣ（２）の端子（Ｊｌ）、（Ｊ２）、（Ｊ３）。（Ｊ４）、（Ｊ５）が第２図に示すカメラ本体に設けら
れた回路の端子（ＪＢＩ）、（ＪＢ２）、（ＪＢ３）。（ＪＢ４）、（ＪＢ５月と各々接続される。ＩＣ（２１
の端子（Ｊｌ）には端子（ＪＢ□つを介してカメラ本体
側の＋Ｅ電源が接続され、端子（Ｊ２〕には端子（ＪＢ
２）を介してクロックパルス（ｃｐ　）を出力するカメ
ラ本体側のパルスジェネレータ（ＰＣ）か接続され、端
子（Ｊ３〕には端子（ＪＢ３）を介して交換レンズある
いはレンズアダプターからカメラ本体側へのデータの読
み出しを開始する信号（ｓｔａｒｅ）を出力するカメラ
本体側のフリップフロップ（ＦＦｌ）のｑ出力端子が接
続され、端子（Ｊ４）は接地され、端子（Ｊ　月こは端
子（ＪＢ５）を介して交換レンズあるいはレンズアダプ
ターからカメラ本体側へ伝送されるデータか入力される
カメラ本体側のシフトレジスタ（Ｓ　Ｒｔ　）か接続さ
れる。第２図は、上述のＩＣ＋２１に入力される＋Ｅ電源、ク
ロックパルス（ｃｐ）及び読出し開始信号（ｓｔａｒｔ
）を発生する回路を備えたカメラ本体側の回路図である
。図において、（ＢＡ）は電源電池であり、この電源電
池（ＢＡ）によって十Ｅ電源か常時供給され、且つ、測
光スイッチ（Ｓ□〕を閉じることによってトランジスタ
（ＢＴ、）が導通して＋■電源か供給される。尚、この
＋■電源は測光回路（不図示）等へ給電される。また、
測光スイッチ（Ｓ□）を閉じるとパワーオンリセット回
路（１）からパワーオンリセット信号（ＦＯＲ）が出力
され、このパワーオンリセット信号（ＦＯＲ）は、フリ
ップフロップ（ＦＦ’ｌ）、Ｄフリップフロップ（ＤＦ
ｌ）、分周器（Ｏ１１）、レジスタ（ＲＥＧ２）、（Ｒ
ＥＧ３〕、・・・。（ＲＥＧｌｏ）の初期リセットを行なうために各々のリ
セット端子およびオア回路（０”２　）の一方の入力端
子に入力される。測光スイッチ（Ｓ　　）かインバータ（ＩＮｌ）を介し
てＤフリップフロップ（ＤＦ’１）のＤ入力端子に接続
され、このＤフリップフロップ（ＤＦ、）のＱ出力端子
がアンド回路（ＡＮｌ）の一方の入力端子及びワンショ
ット回路（ＯＳｌ）の入力端子に接続される。アンド回
路（ＡＮｌ）の他方の入力端子にはクロックパルス（Ｃ
Ｐ）を出力するパルスジェネレータ（ＰＧ）の出力端子
が接続され、アンド回路（ＡＮ、）の出力端子が分周器
（ＤＩｏ、）のクロック端子に接続される。この分周器
（ＤＩ□〕の出力端子かワンショット回路（Ｏ５２）の
入力端子に接続され、このワンショット回路（Ｏ５２）
の出力端子がオア回路（ＯＲ，）の一方の入力端子に接
続される。また、オア回路（ＯＲ１）の他方の入力端子
にはワンショット回路（ＯＳｌ）の出力端子が接続され
、オア回路（ＯＲ０）の出力端子かフリップ７０ツブ（
ＦＦｌ）のセット入力端子に接続される。このフリップ
７０ツブ（ＦＦ、）のｑ出力端子から読出し開始信号（
ｓｔａｒリ　が出力される。フリップ７０ツブ（ＦＦ、
）のｑ出力端子はまたアンド回路（ＡＮ　２　）の−万
の入力端子、カウンタ（ｃｏ□〕。（Ｃ０２）のリセット端子及びデコーダ（ＤＥｌ）のイ
ネーブル端子に各々接続される。アンド回路（ＡＮ２）
の他方の入力端子にはクロックパルス（ＣＰ）を出力す
るパルスジェネレータｃＰＧ）の出力端子か接続され、
このアンド回路（ＡＮ　２　）の出力端子かカウンタ（
ＣＯ□）のクロック端子に接続される。カウンタ（ＣＯ
□〕の３ビツトの出力端子は、デコーダ（ｏ　Ｅ　１）
の３ビツトの入力端子に接続される。さて、測光スイッチ（Ｓｏ）が閉じられて、パワーオン
リセット回路（１）から信号（ＦＯＲ）が出力されるこ
とにより、フリップフロップ（ＦＦ１）がセットされて
読出し開始信号（ｓｔａｒりが出力される。この信号（ｓｔａｒりにより、カウンタ（Ｇｏ、）はア
ンド回路（ＡＮ２）を介して入力されるパルスジェネレ
ータ（ＰＧ）からのクロックパルス（ｃｐ）をカウント
し、デコーダ（ｏ　Ｅ　ｒ　）はカウンタ（ＣＯ工〕の
出力に応じて端子（ＴＢｏ）、（ＴＢ　　）、、、、（
ＴＢ７）Ｈｃ　１ｌｌＥｒ　次９イミンクハルスを出力
する。このカウンタ（ＣＯ□つの出力とデコーダ（υＥ
、）の出力との関係が表３に示される。表　　　　３上述の読出し開始信号（ｓｔａｒりが出力されるフリッ
プ７０ツブ（ＦＦ□〕のｑ出方端子はまた端子（ＪＢ３
）を介して第１図に示す交換レンズあるいはレンズアダ
プターに備えられたＩＣ＋２１の端子（Ｊ３）に接続さ
れる。このｌＣｆ２１において、端子（Ｊ３）はカウン
タ（Ｃ０３〕、（Ｃ０６）、（ｃＯ８）の各々ノリセッ
ト端子、デコーダ（ＤＥ３）のイネーブル端子、Ｄフリ
ップフロップ（ＤＦ５〕、（ＤＦ６）のリセット端子、
ワンショット回路（Ｏ５５）の入力端子、プリセットカ
ウンタ（ｃ　０７）のプリセット端子釜ひにＲＯＭ（Ｒ
Ｏ，）のイネーブル端子に各々接続される。また、カメ
ラ本体側のパルスジェネレータ（ＰＣ）（第２図つから
出力されるタロツクパルス（ｃｐ）を入力する端子（Ｊ
２〕がカウンタ（Ｃ０３）のクロック端子に接続され、
このカウンタ（ＣＯ３）の３ビツトの出力端子がデコー
ダ（ＤＥ３）の３ビツトの入力端子に接続される。端子（Ｊ３）を介して読出し開始信号（ｓｔａｒりがカ
ウンタ（Ｃ０３）のリセット端子及びデコーダ（１）Ｃ
３）のイネーブル端子に入力されると、カウンタ（Ｃ０
３）は端子（Ｊ２）を介して入力されるクロックパルス
（ＣＰ）をカウントし、デコーダ（Ｄ　Ｃ３）はカウン
タ（Ｃ０３）の出力に応じて端子（ＴＱ）。（”ＩＬ・・・、（Ｔ７）に順次タイミングパルスを出
力する。このカウンタ（Ｃ０３）の出力とデコーダ（Ｌ
）Ｅ３〕の出力との関係は上述のカメラ本体側のカウン
タ（ＣＯｌ）の出力とデコーダ（ＤＥｌ）の出力との関
係（表３つと同じそあり、デコーダ（ＩＥ、）から出力
されるタイミングパルスとデコーダ（ＤＥ３）から出力
されるタイミングパルスとは同期している。これによっ
て、カメラ本体側の回路（第２図〕と交換レンズあるい
はレンズアダプター側の回路（第１図）との動作の同期
がとられる。上述のデコーダ（ＤＥ３）の出力端子（■１）かカウン
タ（ＣＯ６）のクロック端子に接続され、このカウンタ
（ＣＯ６）の３ビツトの出力端子かマルチプレクサ（Ｍ
Ｐｌ）の８ビツトのデータ入力端子（α２〕の下位３ビ
ツトに接続される。このマルチプレクサ（Ｍ　Ｐ　ｉ　
）のデータ入力端子（α２〕の上位５ビツトにはデコー
ダ（ｏＥ５）の５ビツトの出力端子（ＩＱ）、（Ｅｌ）
、（Ｃ２）、（［３）、（［４）が接続され、このデコ
ーダ（ＤＥ５）の３ビツトの入力端子には上述の端子（
ｔ、）、（１２）、（Ｃ３）か接続される。すなわち、
デコーダ（ＤＥ５）にはカメラ本体に装着された交換レ
ンズあるいはレンズアダプターの種類を表わすデータが
入力され、デコーダ（ＤＥ５）はこの３ビツトの入力デ
ータに応じて表４に示す５ビツトのデータを出力する。この５ビツトのデータは、ｆｉｌ−１，１−２に示すよ
うに、カメラ本体に装着される多種類の交換レンズとレ
ンズアダプターの各々の固定データが記憶されているＲ
ＯＭ（ＲＯｌ）の領域を指定する。表　　　４一方、マルチプレクサ（ＭＰｌ）のデータ入力端子・（
Ｃ２）の下位３ビツトに入力されるカウンタ（ＣＯ６）
のデータは、表１−１．１−２に示すようにＲＯＭ（Ｒ
ＯＩ）に記憶された交換レンズとレンズアダプターの、
前記領域における各々の固定データのアドレスを指定す
る。従って、マルチプレクサ（ＭＰ、）の上述の８ビツ
トのデータ入力端子（Ｃ２）の入力データが表１−１．
１−２に示すようにＲＯＭ　（Ｒｏｌ）に記憶された交
換レンズ及びレンズアダプターの固定データのアドレス
となる。上述のカウンタ（ＣＯ６）の３ビツトの出力端Ｔはまた
アンド回路（ＡＮ２６）の３つの入力端Ｔに接続され、
このアンド回路（ＡＮ２６）の出力端子かワンショット
回路（Ｏ８７）の入力端子に接続される。さらに、ワン
ショット回路（Ｏ５７）の出力端子かフリップフロップ
（ＦＦ５）のセット入力端子に接続され、このフリップ
フロップ（ＦＦ５）のＱ出力端子かＤフリップフロップ
（ＤＦ６）のＤ入力端子に接続され、Ｄフリップフロッ
プ（ｆ）Ｃ６）のＱ出力端子かアンド回路（ＡＮ２７）
の一方の入力端子及びマルチプレクサ（Ｍ　Ｐ、）の選
択端子（ＳＥ）に接続される。尚、マルチプレクサ（ＭＰｌ）は、選択端子（ＳＥ）へ
の入力が“Ｌｏｗ”のときはデータ入力端子（ａ２）の
データを、　”Ｈｉｇｈ”のときはデータ入力端子（α
□）のデータを出力する。上述のフリップフロップ（Ｆ
Ｆ５）のリセット入力端子にはワンショット回路（Ｏ５
５）の出力端子が接続され、Ｄフリップフロップ（１３
Ｆ６）のクロック端子にはデコーダ（ＤＥ３〕の端子（
Ｔｏ）が接続される。上述のアンド回路（ＡＮ２７）の
他方の入力端子にデコーダ（ＤＥ３）の端子（ＴＩ）が
接続され、このアンド回路（ＡＮ２７）の出力端子がプ
リセットカウンタ（Ｃｏ７）のクロック端子及びカウン
タ（ＣＯ８）のクロック端子に接続される。　プリセッ
トカウンタ（ＣＯ７）の４ビツトのプリセットデータ入
力端子にデコーダ（ＤＥ４）の４ビツトの出力端子が接
続され、このデコーダ（ＤＥ４）の４ビツトの入力端子
に前述の信号入力端子（ｔ□）Ｉ（ｔ□〕。（Ｌ２）　、　（Ｌ３）が接続される。端子（（３）乃
至（【０）からの人力データに対して、デコーダ（ＤＥ
４）は上述の表４に示すようなデータ（ｅ３）乃至（ｅ
ｏ）を出力する。尚、デコーダ（ＤＥ４）の出力データ
の内、１φφφφ”はどのようなデータであってもＲＯ
Ｍ（ＲＯｌ）からのデータの読み出し動作には無関係で
あることを示す。プリセットカウンタ（ＣＯ７）の４ビ
ツトの出力端）がマルチプレクサＣＭＩ）１）のデータ
入力端子（α、）の上位４ビツトに接続される。一方、このマルチプレクサ（ＭＰｌ）のデータ入力端子
（α□）の下位４ビツトにはこのＩＣ（２）の端子（ｋ
ｏ）、（ｋ、）、（ｋ２）、（ｋ３）が接続される。こ
の端子（ｋｏ）にはＩＣ（２）の外部回路のアナログス
イッチ（Ａｓ５）、（ＡＳｌｏ）の出力端子か接続され
、以下同様にして、端子（ｋ、）、（ｋ２）、（ｋ３）
には外部回路のアナログスイッチ（Ａｓ６）　、　（Ａ
Ｓｌｌ）、アナログスイッチ（Ａｓ７）　、　（Ａｓ１
２）及びアナログスイッチ（Ａｓ８）。（Ａｓ１３）の出力端子が各々接続される。上述のアナ
ログスイッチＣＡＳ５）、　（Ａｓ６）　、　（Ａｓ７
）　、　（Ａｓ８）の入力端子には交換レンズの絞りリ
ング（図示せず）の開放絞りからの絞り込み段数に対応
したデータを出力する絞り段数データ出力装置（３）の
４ビツトの出力端子が各々接続される。また、アナログ
スイッチ（ＡＳｌｏ）　、　（ＡＳｌｌ）　、　（Ａｓ
１２）　、　（Ａｓ０３）の入力端子には交換レンズの
距離リング（図示せず）の最近接位置からの移動量に対
応した距離データを出力する距離移動量データ出力装置
（４）の４ビツトの出力端子が各々接続される。また、
カウンタ（ＣＯ８）の２ビツトの出力端子の一方がオア
回路（Ｏｋｌｏ）の一方の入力端子に接続され、このオ
ア回路（ＯＲ１ｏ）の出力端子がＩＣ（２）の端子（Ｄ
Ｓ）ｅｈして外部回路のインバータ（ＩＮ２）の入力端
子及びアナログスイッチ（Ａｓ５）　、　（Ａｓ６）　
、　（Ａｓ７）。（Ａｓ８）の各々のゲート端子に接続され、インバータ
（ＩＮ２）の出力端子がアナログスイッチ（ＡＳｌｏ）
。（Ａｓ１、）　、　（ＡＳＩ２）　、　（Ａｓ１３）　
ノ各々ノケート端子に接続される。このような構成により、プリセットカウンタ（Ｃｏ７）
のカウント出力であるマルチプレクサ（ＭＰｌ）のデー
タ入力端子（α、）の上位４ビツトに入力されるデータ
は、カメラ本体に装着される交換レンズの距離データと
絞りデータが記憶されているＲＯＭ（ＲＯｌ＞の領域を
指定し、下位４ビツトに入力されるデータはＲＯＭ（Ｒ
Ｏ□）に記憶された交換レンズの前記領域における距離
データと絞りデータのアドレスを指定する。したがって
、マルチプレクサ（ＭＰｌ）の８ビツトのデータ入力端
子（α１）の入力データがカメラ本体に装着された交俟
レンズに関する距離データ及び絞りデータのアドレスと
なる。ＲＯＭ　（ＲＯｌ）の５ビツトのデータ出力端子がシフ
トレジスタ（ＳＲ２）の５ビツトのデータ入力端子に接
続され、このシフトレジスタ（ＳＲ２）のデータ出力端
子がアナログスイッチ（Ａｓ２　）の入力端子に接続さ
れ、このアナログスイッチ（Ａｓ２）の出力端子がＩＣ
（２）の端子（Ｊ５）、カメラ本体側の端子（ＪＢ５）
を介してシフトレジスタ（ＳＲ，）（第２図）の入力端
子（こ接続される。また、シフトレジスタ（ＳＲ２）の
クロック端子にＩＣ（２）の端子（Ｊ２）が接続される
。さらに、ＩＣ（２）の端子（Ｊ２）がアンド回路（ＡＮ
２８）。（ＡＮ２９〕　の各々の一方の入力端子に接続され、こ
のアンド回路（ＡＮ２８）の他方の入力端子にデコーダ
（ＤＥ３）の出力端子（Ｔ′１）が接続され、アンド回
路（ＡＮ２９）の他方の入力端子にデコーダ（ＤＥ３）
の出力端子（Ｉ２）か接続される。アンド回路（ＡＮ２
８）の出力端子がフリップ７０ツブ（ＦＦ６）のセット
入力端子に接続され、アンド回路（ＡＮ２９）の出力端
子がオア回路（０Ｒ４）の一方の入力端子に接続され、
このオア回路（ＯＲ４）の出力端子がフリップフロップ
（ＦＦ６）のリセット入力端子に接続される。このフリ
ップフロップ（ＦＦ６）のＱ出力端子が上述のシフトレ
ジスタ（５Ｒ２）の選択端子（ｓｐ）に接続される。このような構成により、ＲＯＭ（ＲＯｌ）から出力され
る５ヒツトのデータはフリップ７０ツブ（ＦＦ６）のＱ
出力が”Ｈｉｇｈ”である間のクロックパルス（ＣＰ）
の立上りでシフトレジスタ（ＳＲ２）に並列に入力され
、以後、シフトレジスタ（ＳＲ２）の入力データは出力
端子からクロックパルス（ｃｐ　）の立上りｌこ同期し
て１狛次上位ビットから直列ｌこ出力され、アナログス
イッチ（Ａｓ２）、端子（Ｊ５）　、端子（ＪＢθを経
てカメラ本体側のシフトレジスタ（ＳＲ１）（第２図）
（こ入力される。また、カウンタ〔Ｃ０６〕の３ビツトの出力端子のうち
第１ビツトと第３ビツトの端子がアンド回路（ＡＮ２５
）の２つの反転入力端子に各々接続され、カウンタ（Ｃ
ｏ１）の第２ビツトの出力端子がアンド回路（ＡＮ２５
）の非反転入力端子に接続される。さらに、このアンド
回路（ＡＮ２５）の出力端子がワンショット回路（Ｏ８
６）の入力端子に接続され、ワンショット回路（Ｏ８６
）の出力端子がフリップフロップ（ＦＦ４）のセット入
力端子に接続され、フリップ７０ツフ（ＦＦ４）のＱ出
力端子がＤフリップ７０ツブ（ＤＦ５）のＤ入力端子に
接続される。このＤフリップフロップ（ＤＦ５）のクロ
ック端子にはデコーダ（ＤＥ３）の出力端子（Ｔｏ）が
接続され、さらに、Ｄフリップフロップ（ＤＦ５）のＱ
出力端子がアンド回路（ＡＮ３゜）の一方の入力端子に
接続され、Ｄフリップフロップ（ＤＦ５）のＱ出力端子
がアンド回路（ＡＮ３３）の一方の入力端子ｌこ接続さ
れる。このアンド回路（ＡＮ３゜〕の他方の入力端子及
びアンド回路（ＡＮ３３）の反転入力端子に上述の端子
（ｔｏ）が各々接続される。アンド回路（ＡＮ、。）及
びアンド回路（ＡＮ３３）の各々の出力端子がオア回路
（Ｏｋ１□）の２つの入力端子に各々接続され、このオ
ア回路（ＯＲＨ）の出力端子がアナログスイッチ（Ａｓ
２）のゲート端子に接続される。Ｉｃ（２）の端子（【０）は、表４に示すようにカメラ
本体に交換レンズが装着されると”Ｈｉｇｈ”になり、
レンズアダプターが装着されると”　Ｌｏｗ”になるよ
うに、交換レンズおよびレンズアダプターごとにＩＣ（
２）の回路外で予め回路接続されている。いま、カウンタ（Ｃｏ６）のカウント出力が１０１０”
になるとアンド回路（ＡＮ２５）の出力が”Ｈｉｇｈ”
になってフリップフロップ（ＦＦ４）がセットされ、Ｄ
カメラ本体に交換レンズが装着されていると、端子（１
ｏ）が”Ｈｉｇｈ”となっているので、アンド回路（Ａ
Ｎ３２）の出力端子が’Ｈｉｇｈ”になってアナログス
イッチ（Ａｓ２）が開かれる。逆に、レンズアダプター
か装着されていると、端子（【０）力げＬｏｗ”となつ
Ｃいるので、アンド回路（ＡＮ３２）の出力端子が”　
Ｌｏｗ″になってアナログスイッチ（Ａｓ２）は閉じら
れる。また、カウンタ（Ｃｏ１）のカウント出力が”ｏ
ｏｏ’″、”００１”のとき、フリップ７０ツブ（ＦＦ
４）のｑ出力は”Ｌｏｗ”、Ｄフリップフロップ（ＤＦ
５）のＱ出力が”Ｈｉｇｈ”であるので、カメラ本体に
レンズアダプターが装着されていると、アンド回路（Ａ
Ｎ３３）の出力端子が“Ｈｉｇｂ”１こなってアナログ
スイッチ（ＡＳ２〕が開かれ、交換レンズが装着されて
いるとアンド回路（ＡＮ３３）の出力端子力（”　Ｌｏ
ｗ″になってアナログスイッチ（Ａｓ２）は閉じられる
。また、カウンタ（Ｃ０８）の２ビツトの出力端子がアン
ド回路（ＡＮ３ｏ）の２つの反転入力端子に接続され、
こＱアンド回路（ＡＮ３０〕の出力端子がアンド回路（
ＡＮ３□）の一方の入力端）に接続される。一方、ＩＣ
（２）の端７Ｆ（Ｊ２）が分周器（ＤＩ２）の入力端子
に接続され、この分周器（Ｉ）Ｉ２）の一方の出力端子
がアンド回路（ＡＮ３□）の他方の入力端子に接続され
る。さらに、アンド回路（ＡＮ３□）の出力端子がオア
回路（ＯＲよ。）の他方の入力端子、アンド回路（ＡＮ
３４）の反転入力端子及びアンド回路（ＡＮ３５）の一
方の入力端子に各々接続される。また、分周器（ＤＩ２
）の他方の出力端子がアンド回路（ＡＮ３．）の他方の
入力端子及びアンド回路（ＡＮ３．）の他方の入力端子
に各々接続される。上述のアンド回路（ＡＮ３４）の出
力端子がレジスタ（ＲＥＧ２１）　のラッチ端子に接続
され、また、アンド回路（ＡＮ３５）の出力端子がレジ
スタ（ＲＥＧ２０）のラッチ端子に接続される。上述の
レジスタ（ｋＥＧ２ｏ）、（ＲＥＧ２１）の４ビツトの
データ入力端子に端子（ｋ　）、（ｋ　）、（ｋ　）、
　（ｋ３）が各々接続さ０　　　１　　　２れ、このレジスタ（ＲＥＧ２０）　、　（ＲＥＧ２１）
のデータ出力端子がＩＣ（２）の外部の絞り値の表示部
（ＤＰＩ）と距離の表示部（ＤＰ２）の各々に接続され
る。分周器（Ｉ）Ｉ２）の一方の出力端子からはクロッ
クパルス（ＣＰ　）を分周した周波数ｆｎ（例えば１６
Ｈ２）のパルスが出力され、また、分周器（ＤＩ２）の
他方の出力端子からはクロックパルス（ＣＰ）を上述の
場合とは異なる割合で分周した周波数ｆｎ−１（例えば
３２Ｈｚ）のパルスが出力される。交％レンズからカメラ本体へデータ転送を行な−）でい
ない間はカウンタ（００８）の出力が′００”であるの
で、分局器（ＤＩ２）の周波数ｆｎ　の出力パルスが“
Ｈｉｇｈ″の期間に端子（ＤＳ）を介してアナログスイ
ッチ（Ａｓ５）　、　（Ａｓ６）　、　（Ａｓ７）　、
　（Ａｓ８）が開かれて絞り段数データ出力装置（３）
のデータがＩＣ（２）に入力され、周波数ｆｎのパルス
が”Ｌｏｗ”の期間アナログスイッチ（ＡＳｌｏ）　、
　（ＡＳｌｌ　）　、　（Ａｓ１２）　、　（Ａｓ１３
）が開かれて距離移動量データ出力装置（４〕のデータ
がＩＣ（２）に入力される。絞り段数データ出力装置（
３）のデータは周波数ｉｎのパルスが’　ｌｌｉ　ｇｈ
”で周波数ｆｎ−１のパルスがＬｏｗ”に切換わるとき
レジスタ（ＲＥＧ２０）にラッチされて表示部（ＤＰ、
　）に表示され、距離移動量データ出力装置（４）のデ
ータは周波数ｆｎのパルスがＬｏｗ”で周波数ｆｎ−１
のパルスが”　Ｌｏｗ”に切換わるときレジスタ（ＲＥ
Ｇ２１　）にラッチされて表示部（ＤＰ２）に表示され
る。一方、第２図のカメラ本体側において、端子（ＪＢ５）
を経て直列の読出しデータが入力されるシフトレジスタ
（ＳＲ，）の５ビツトのデータ出力端子がレジスタ（Ｒ
ＥＧ、）のデータ入力端子に接続され、このレジスタ（
ＲＥＧ、　）のデータ出力端子が９個のレジスタ（ＲＥ
Ｇ２）　、　（ＲＥＧ３）　、　（ＲＥＧ４）　、　（
ＲＥＧ５）　。（ＲＥＧ６）　、　（ＲＥＧ７）　、　（ＲＥＧ８）　
、　（ＲＥＧ９）　、　（ＲＥＧｌｏ）の各々のデータ
入力端子に並列に接続される。上述のシフトレジスタ（
ＳＲ１）のクロック端子にパルスジェネレータ（ＰＧ）
の出力端子が接続され、レジスタ（ＲＥＧｌ）のラッチ
端子にデコーダ（ＤＥｌ）の出力端子（ＴＢｏ）が接続
される。レジスタ（ＲＥＧ２）にはカメラ本体にレンズ
アダプターが装着されているかどうかのチェック用デー
タコード″’１１１００″が劾される。レジスタ（ＲＥ
Ｇ２）の５ビツトのデータ出力端子の上位３ビツトがア
ンド回路（ＡＮ□５）の３つの非反転入力端子に接続さ
れ、レジスタ（ＲＥＧ２）の５ビツトのデータ出力端子
の下位２ビツトがアンド回路（ＡＮｌ、）の２つの反転
入力端子に接続される。このアンド回路（ＡＮ、５）の
出力端子はカメラ本体に備えられる制御回路（図示せず
）あるいは表示回路（図示せず）に接続される。レジス
タ（ＲＥＧ３）はレンズアダプターの種類を表わすデー
タが入力され、このレジスタ（ＲＥＧ３）のデータ出力
端子がカメラ本体に備えられた制御回路（図示せず）あ
るいは表示回路（図示せず）に接続される。レジスタ（ＲＥＧ４）はカメラ本体に交換レンズか装着
されているかどうかのチェック用データコ−１′″’１
ｉｉｏｏ”が入力され、このレジスタ（ＲＥＧ４）の５
ビツトのデータ出力端子の上位３ビツトがアンド回路（
ＡＮｌ６）の３つの非反転入力端子に接続され、レジス
タ（ＲＥＧ４）の５ビツトのデータ出力端子の下位２ビ
ツトがアンド回路（ＡＮｌ６）の２つの反転入力端子に
接続され、このアンド回路（ＡＮｌ６）の出力端子がア
ンド回路（ＡＮ□７）の反転入力端子に接続される。こ
のアンド回路（ＡＮｌ７）の２つの非反転入力端子の一
方にデコーダ（ＤＥｌ）の出力端Ｐ（ＴＢ２）が、他方
にデコーダ（■）Ｒ２）の出力端子（ｄ２）が接続され
る。このアンド回路（ＡＮ、）の出力端子がオア回路（
ＯＲ３）の一方の入力端子に接続される。レジスタ（Ｒ
ＥＧ５）には交換レンズの開放絞り値を表わすデータコ
ードが入力され、レジスタ（ＲＥＧ６）には交換レンズ
の最小絞り値を表わすデータコードが入力され、レジス
タ（ＲＥＧ７月こは交換レンズの焦点距離を表わすデー
タコードが入力され、レジスタ（ＲＥＧ８）には交換レ
ンズの主点間隔を表わすデータコードが入力され、レジ
スタ（ＲＥＧ９）　ｌこは交換レンズの距離リングの移
動量に対応した距離を表わすデータコードが入力きれ、
レジスタ（ＲＥＧｌｏ）には交換レンズの絞り１月／グ
の絞り込み段数に対応した絞り値を表わすデータコード
か入力される。上述のレジスタ（ＲＥＧ５）、　（ＲＥ
Ｇ６）、（ＲＥＧ７）、（ＲＥＧ８）、（ＲＥＧ９）、
（ＲＥＧｌｏ）のデータ出力端子はカメラ本体に備えら
れる制御回路（図示せず）あるいは表示回路（図示せず
月こ各々接続される。一方、カウンタ（α〜）のクロック端子にデコーダ（１
）Ｅｌ）の出力端子（ＴＢ７）が接続され、さらに、こ
のカウンタ（ω２）のリセット端子にフリップフロップ
（ＦＦ□）のＱ出力端子が接続される。また、カウンタ
（■２）の４ビツトのデータ出力端子がデコーダ（１）
Ｅ２）のデータ入力端子に接続される。このデコーダ（
ＤＥ２）の９ビツトの出力端子（ｄｏ）。（ｄｌ　）　、　（ｄ２）　、　（ｄＢ）　、　（ｄ４
）、　（ｄ５）　、　（ｄＢ）　、　（ｄ７）　、　（
ｄＢ）のうち、端子（ｄｏ　）がアンド回路（ＡＮ３）
の一方の入力端子に接続され、端子（ｄｌ）かアンド回
「δ（ＡＮ　）の一方の入力端子に接続され、端子（ｄ
２）がアンド回路（ＡＮ５）の一方の入力端子（こ接続
され、端子（ｄＢ）がアンド回路（ＡＮ、）の一方の入
力端ｒに接続され、端子〔ｄ４〕がアンド回路（ＡＮ７
）の一方の入力端子に接続今れ、端子（ｄ５）かアンド
回Ｒ各（ＡＮ８）の一方の入力端子に接続され、端Ｔ−
（ｄＢ）力＄アンド回路（ＡＮ９）の一方の入力端子に
接続され、端子（ｄ７）がアンド回路（ＡＮ、０）の一
方の入力端子に接続され、端子（ｄＢ）がアンド回路（
ＡＮｌｌ）の一方の入力端子に接続される。上述のアン
ド回路（ＡＮ３）　、　（ＡＮ４）　、　（ＡＮ５）　
、　（ＡＮ６）　、　（ＡＮ７）　、　（ＡＮ８）　。（ＡＮ９）　、　（ＡＮ、。）　、　（ＡＮ、□）の各
々の他方の入力端子には、デコーダ（ＤＥｉ　）の出力
端）（ＴＢ、）が接続される。さらに、アンド回路（Ａ
Ｎ３）の出力端子がレジスタ（ＲＥＧ２）のラッチ端子
に接続され、アンド回路（ＡＮ４）の出力端子がレジス
タ（ＲＥＧ３）のラッチ端子に接続され、アンド回路（
ＡＮ５）の出力端子がレジスタ（ＲＥＧ４）のラッチ端
子に接続され、アンド回路（ＡＮ６）の出力端子がレジ
スタ（ＲＥＧ５）のラッチ端子番こ接続され、アンド回
路（ＡＮ７）の出力端ｒカルジスタ（ＲＥＧ６）のラッ
チ端子に接続され、アンド回路（ＡＮ８）の出力端子が
レジスタ（ＲＥＧ７）のラッチ端子に接続され、アンド
回路（ＡＮ９）の出力端子かレジスタ（ＲＥＧ８）のラ
ッチ端子に接続さオー、アンド回路（ＡＮｌｏ）の出力
端子がレジスタ（ＲＥＧ９）のラッチ端子に接続され、
アンド回路（ＡＮ１□〕の出力端子がレジスタ（ＲＥＧ
１６）のラッチ端子に接続される。デコーダ（ＤＥ２）の出力端子（ｄＢ）はまたアンド回
路（ＡＮ２□）の一方の入力端子に接続され、このアン
ド回路（ＡＮ２□）の他方の入力端子にデコーダ（ＤＥ
　）の出力端子（ＴＢ２）が接続される。このアンド回
路（ＡＮ２□）の出力端子がオア回路（ＯＲ３）の他方
の入力端子に接続され、このオア回路（Ｏｋ３）の出力
端子がオア回路（ＯＲ２）の他方の入力端子に接続され
、このオア回路（ＯＲ２）の出力端子がフリップフロッ
プ（ＦＦ、）のリセット端子に接続される。デコーダ（１′）Ｅ２）の端子（ｄＢ）にタイミングパ
ルスが出力されてレジスタ（ＲＥＧｉｏ　）へのデータ
の読込みが完了すると、次のタイミング（ｒＬ、〕でフ
リップ７０ツブ（ＦＦ１）がリセットされてＱ出力力ｒ
Ｌｏｗ”になり、読出し開始信号（ｓｔａｒりが消去さ
れる。以下に、第１図及び第２図に示す回路の動作について説
明する。第２図の回路において、測光スイッチ（Ｓｌ）か閉成さ
れると、トランジスタ（ＢＴｉ　）か導通して電源ライ
ンから不図示の制御回路および表示回路に＋■給電が行
なわれる。尚、電源ライン（−トＥ）からは第１図およ
び第２図のほとんどの回路部に常時電源電池（ＢＡ）か
ら給電が行なわれている。電源ライン（十■）から給電が開始されると、ノｆワー
オンリセット回路（１）からパワーオンリセット信号（
ＦＯＲ）が出力されて、フリップ７０ツブ（ＦＦ１）　
、レジスタ（ＲＥＧ２）乃至（ＲＥＧｌｏ）　、　Ｉ）
フリップフロップ（１）Ｆ、）、分周器（Ｄ　１１）が
リセットされる。同時に、インバータ（ＩＮｌ）の出力
が＠Ｈｉｇｈ”ニナリ、このときのパルスジェネレータ
（ＰＧ）から出力されるクロックパルス（ｃｐ）の立上
りで１）フリップフロップ（ＤＦｌ）のｑ出力が”Ｈｉ
ｇｈ”になり、アンド回路（ＡＮｌ）のゲートが開かれ
てアンド回路（ＡＮ　１）から分周器（Ｄｌｌ）にクロ
ックパルス（ｃｐ　）か送られて分周器（Ｄｌｌ）が作
動を開始するとともに、ワンショット回路（Ｏ８１）か
ら”Ｈｉｇｈ″のパルスが出力される。このパルスはオ
ア回路（Ｏｋｌ）を介してフリップ７０ツブ（ＦＦ、）
に送られ、このフリップ７０ツブ（ＦＦ１）がセットさ
れてＱ出力力ｆ”Ｈｉｇｈ″になり、この”Ｈｉｇｈ”
信号がカメラ本体と交換レンズあるいはレンズアクセサ
リ−に送られてデータの読み出し動作を開始する読出し
開始信号（Ｓｔａｒｔ見なる。この読出し開始信号（ｓ　ｔａｒりが出力されると、ア
ンド回路（７１１Ｎ２）のゲートが開かれ、カウンタ（
Ｃｏ１）　、　（Ｃｏ２）のリセット状態が解除され、
デコーダ（ＤＥｌ　）　、　（ＤＥ２）が出力可能な状
態となる。第１図に示すＩＣ（２）を備えた交換レンズ
あるいはレンズアダプターを第２図に示すカメラ本体に
装着した場合、ＩＣ（２）の端子（Ｊ３〕から読出し開
始信号（ＳＬａｒｔ　）が入力されると、カウンタ（ｃ
ｏ３）　、　（Ｃｏ６）　。（ω８〕、Ｄフリップフロップ（ＤＦ５　）　、　（Ｉ
）Ｆ６　）のリセット状態が解除され、デコーダ（■）
Ｅ３）とＲＯＭ（ＲＯｌ）の出力が可能な状態となり、
ワンショット回路（Ｏ５５９から出力されるパルスで７
リツプフロツプ（ＦＦ４）　、　（ＦＦ５）　、　（Ｆ
Ｆ６）がリセットされる。さて、カメラ本体に装着されるカメラアクセサリ−がレ
ンズアダプター■例えば自動絞り連動型ベローズである
場合をまず説明する。この場合、ＩＣ（２）の端子（’
３）ｙ（【２Ｌ　（’ＩＬ（’０）の全ての端子が＋Ｅ
電源に接続されず、種類コード発生手段からは表４に示
すように種類コード′″００００”が出力され、デコー
ダ（ＤＥ５）からはｏｏｏｏｏ”のデータが出力される
。この５ビツトのデータは、マルチプレクサ（ＭＰ、　
）のデータ入力端子（Ｃ２）の上位５ビツトに入力され
る。カメラ本体から端子（Ｊ３）に読出し開始信号（Ｓ
ｔａｒｔ）が入力されると、Ｄフリップ７０ツブ（ＤＦ
５）はリセット状態が解除されるが、同時にフリップフ
ロップ（ＦＦ４）はワンショット回路（Ｏ５５）から出
力されるパルスでリセットされているので、Ｄフリップ
フロップ（ＤＦ５）のＱ出力は”Ｈｉｇｈ”のままとな
っていて、端子（【０）か”Ｌｏｗ’なのでアンド回路
（ＡＮ３３）、オア回路（Ｏｋ１□）の出力力（”Ｈｉ
ｇｈ”となって、アナログスイッチ（Ａｓ２）が導通し
ている。即ち、このＩＣ（２）かレンズアダプターに備
えられる場合、端子（【０）力げＬｏｗ”（表４）にな
っているので、Ｄフリップフロップ（ＤＦ５）のｑ出力
がＨｉｇｈ”の間ＲＯ〜１（ＲＯｌ）からのデータが出
力可能となっている。なお、このＩＣ（２）が交換レン
ズに備えられる場合は、端子（【０）がＨｉｇｈ”（表
４）になっているので、逆にアンド回路（ＡＮ３２）の
ゲートが開かれ、Ｄフリップ７０ツブ（ＤＦ５）のＱ出
方が”ｌｉｉｇｈ”の間ＲＯＭ（ＲＯ□）からのデータ
が出力可能となる。カウンタ（Ｃ０３）は、読出し開始信号（Ｓｔａｒｔ）
の出力により、カメラ本体側のカウンタ（ＣＯ□）と同
期してクロックパルス（ｃｐ）のカウントを開始し、そ
のカウント値に応じたタイミングパルスが端子（Ｔｏ）
乃至（Ｔ７）から出力される。まず、カウンタ（ω６）
はデコーダ（ＤＥ３）の端子（Ｔ　）に出力されるタイ
ミングパルスをカウントして出力か”００１’″となる
。この出力はマルチプレクサ（ＭＰｌ）のデータ入力端
子（Ｃ２）の下位３ビツトに入力される。カウンタ（Ｃｏ６）の出力が＠ｏｏｉ’のときは、また
Ｄフリップ７０ツブ（ＤＦ６）のＱ出力は”　Ｌｏｗ”
のままで、マルチプレクサ（ＭＰｌ）からは、データ入
力端子（ｃｘ２）のデータ＠０００００００１”が出力
される。即チ、ＲＯＭ（ＲＯｌ）（Ｄ７　）’ｌｚスとして”ｏ
ｏｏｏｏ。０１”が与えられ、レンズアダプターのチェック用コー
ドが記憶されているアドレスが指定されて、ＲＯＭ（Ｒ
Ｏｌ）　　からは”１１１００”のデータコードが出力
される。ここで、フリップフロップ（ＦＦ６）は、デコ
ーダ（ＤＥ３）の端子（Ｔ１）が”　Ｈｉ　ｇｈ”の間
にアンド回路（ＡＮ２８）から出力されるクロックパル
ス（ＣＰ）の立下りでセットされ、デコーダ（ＤＥ３）
の端′ｆ（Ｔ２）が＠Ｈｉｇｈ”の間にアンド回路（Ａ
Ｎ２９）から出力されるクロックパルス（ＣＰ）の立下
りでリセットされる。従って、フリップフロップ（ＦＦ
６）のＱ出力は、端子（Ｔ、）が”Ｈｉｇｈ”の間のク
ロックパルスの立下り時点から端子（Ｔ２〕が“Ｈｉｇ
ｈ”の間のクロックパルスの立下り時点の間たけ“Ｈｉ
ｇｈ”になり、この間のクロックパルス（ｃｐ）の立上
り、即ち、端Ｐ　（Ｔ２）が°Ｈｉｇｈ”に立上る時点
でシフトレジスタ（ＳＲ２）にＲＯＭ（ＲＯｌ）からの
データが並列に同時に取り込まれ、以後、このシフトレ
ジスタ（ＳＲ２）の入力データはクロックパルス（ｃｐ
）の立上りに同期して順次上位ビットから直列に出力さ
れ、アナログスイッチ（ＡＳ２）、端子（Ｊ５）。（ＪＢ５）を介して第２図のカメラ本体側のシフトレジ
スタ（ＳＲ１）に取り込まれていく。シフトレジスタ（
ＳＲ，）はクロックパルスの立下りに同期して順次端Ｔ
Ｆ（ＪＢ５）からのデータを取り込む。送られるデータ
は５ビツトであり、デコーダ（ＤＥ３）の端子（ｒ３）
のタイミングパルスの立上りから順次データか送られ、
デコーダ（ＤＦｌ）の端子（ＴＢ３）力ｒＨｉｇｈ”の
間のクロックパルスの立下りのタイミングから１１ｎ次
データがシフトレジスタ（ＳＲ□〕に入力され、デコー
ダ（ｒ）Ｅｌ）の端子（ＴＢ７）が”Ｈｉｇｈ″の間の
クロックパルスの立下り時点でカメラ本体側における１
つのデータの読込みが完了し、デコーダ（ＤＥｌ）の端
子（ＴＢｏ）の次のタイミングパルスの立上りのタイミ
ングで、シフトレジスタ（ＳＲ１）の出力データが並列
にレジスタ（ＲＥＧｌ）　　にラッチされる。デコーダ（ＤＥ２〕に入力されるカウンタ（ＣＯ２）の
出力と、デコーダ（ＤＥ２）の出力（ｄｏ〕乃至（ｄ８
）との関係は表５に示すようになっている。表５また、カウンタ（ＣＯ２）はデコーダ（ＤＥｌ）の端子
（ＴＢ７）の立上りで１つつつカウントを行なう。したがって、レジスタ（ＲＥＧｌ）にデコーダ（ＤＥｌ
）の端子（ＴＢ□）が立上るタイミングで最初のチェッ
ク用データがラッチされた時点では、カウンタ（ＣＯ２
）の出力は“０００１であり、デコーダ（ＤＥ２）の端
子（ｄｏ）が”Ｈｉ　ｇ　６になっている。そこで、デ
コーダ（ＤＥＩ）の端子（ＴＢｌ）の立上り信号がアン
ド回路（ＡＮ３）を介してレジスタ（ＲＥＧ２）のラッ
チ端子に与えられると、レジスタ（ＲＥＧｌ）からのデ
ータがこのレジスタ（ＲＥＧ２）にラッチされる。このレジスタ（ＲＥＧ２）の出力が、アンド回路（ＡＮ
１５）によって１１１０６かどうか判別され、レンズア
クセサリ−がカメラ本体に装着されているとき、即ちデ
ータコードが”１１１０６のときアンド回路（ＡＮ１５
）の出力は°Ｈｉｇ６になり、レンズアダプターが装着
されていないときはＬｏｗになる。第１図において、デコーダ（ＤＥ’３）の端子（Ｔ１）
の次の立上りでカウンタ（ＣＯ６）の出力は“０１６に
なり、ＲＯＭ　（ＲＯ１）は００００００１６のアドレ
スが指定される。すると、ＲＯＭ（ＲＯｌ）からはレン
ズアダプター■の種類を示すデータが出力される。ここで、前述のように、レンズアダプター■として自動
絞り連動型ベローズが予め定められており、そのデータ
コードは″”ｏ　ｏ　ｏ　ｏ　ｉとなっている。このデ
ータも前述と同様にして、第２図のデコーダ（ＤＥｌ）
の端子（Ｔ都Ｏ）が“Ｈｉ　ｇ　ｈになるタイミングで
レジスタ（ＲＥＧｌ）にラッチされる。このとき、カ　
ンタ（ＣＯ２）の出力は’ｏ　０１６になっており、表
５に示すように、デコーダ（ＤＥ２）の端子（ｄｌ）か
”Ｈｉｇｆ＋になっているので、レジスタ（ＲＥＧ３）
にレジスタ（ＲＥＧｌ）の出力データがラッチされる。また、第１図で、カウンタ（ＣＯ６）の出力が”０１６
になるとアンド回路（ＡＮ２５）の出力が“Ｈｉｇｈと
なってワンショット回路（０５５）から°Ｈｉｇｈ″の
パルスが出力され、フリップフロップ（ＦＦ４）がセッ
トされる。そして、レンズアダプター■の種類のデータ
の送出が完了している時点、即ち、デコーダ（ＤＥ３）
の端子（Ｔｏ）が次に“Ｈｉ　ｇ　６に立上る時点で、
Ｄフリップフロップ（ＤＦ５）はＤ入力を取り込んでｑ
出力がＬｏｗとなる。また、レンズアダプターの場合、
Ｉ　Ｃ（２）の端子（Ｔｏ）が°Ｌｏｗであるので、ア
ナログスイッチ（Ａ８．２）を不導通としてレンズアダ
プターからカメラ本体へのデータの送出が禁止される。次に、カメラ本体に装着されるカメラアクセサリ−が交
換レンズエの場合を以下に説明する。この場合、ｉ　ｃ
　（２）の端子（ＴＱ）だけが十Ｅ電源に接続され、端
子（ｔａ）、（ｔ２）、（ｔ１’）、（ｔｏ）には種珀
コード０００１のデータが出力され、表４に示すように
、デコーダ（ＤＥ４）ノ端子（ｅＱ）乃至（ｅ３）から
は０００（５のデータが出力され、デコーダ（ＤＥ５）
の端子（ｆｏ）乃至（Ｔ４）からは”ｏ　ｏ　ｏ　ｏ　
ｃ；のデータが出力される。そして、端子（Ｊ３）の読
出し開始信号（ｓｔａｒｔ）の立上りで、プリセットカ
ウンタ（ＣＯ７）にはデコーダ（ＤＥ４）からの”００
０δのデータかプリセットされ、カウンタ（ＣＯＢ）も
リセット状態が解除される。カウンタ（ＣＯ６）の出力が“０１６になると、アンド
回路（Ａ　Ｎ　２５）の出力がＨｉｇｈになって、ワン
ショット回路（０５６）から”’Ｈｉ　ｇ　ｈのパルス
が出力されてフリップフロップ（ＦＦ４）がセットされ
、■）フリップフロップ（ＤＦ５）のｑ出力が、デコー
ダ（ＤＥ３）の端子（Ｔｏ）からのタイミングパルスの
立上りでＨｉｇｈになる。このとき、端子（【０）がＨ
ｉｇｈであるので、アンド回路（ＡＮ３２）　、　オア
回路（ＯＲ１１）を介してアナログスイッチ（ＡＳ２）
が導通してＲＯＭ　（ＲＯ１）からのデータコードが出
力可能となる。そしてデコーダ（ＤＥ３）の端子（Ｔ１
）の次のタイミングパルスの立上りでカウンタ（ＣＯ６
）の出力は°Ｏ１ｉとなって、マルチプレクサ（ＭＰｌ
）からは”００００００１ｆのデータがＲＯＭ（ＲＯｌ
）のアドレスデータとして出力される。このアドレス指
定により、ＲＯＭ　（ＲＯｌ　）からはチェック用コー
ド１１１００が出力され、前述のようにデコーダ（ＤＥ
３）の端子（Ｔ２）のタイミングパルスの立上りでシフ
トレジスタ（ＳＲ２）に取り込まれ、クロックパルス（
ｃｐ）の立上りに同期してこのデータが順次端子（Ｊ５
）から第２図の端子（ＪＢ５）に送られる。そして、ク
ロックパルス（ｃｐ）の立下りに同期してこのデータが
順次シフトレジスタ（ＳＲＩ）に読み込まれ、デコーダ
（ＤＥｌ）の端子（ＦＢ□）のタイミングパルスの立上
りでレジスタ（ＲＥＧｌ）　　にラッチされる。さらに
、デコー　タ（１）　Ｅ　１　）の端子（ＴＢｌ）のタ
イミングパルスの立上りで、デコーダ（ＤＨ２）の端子
（ｄ２）が１１ｆｇｈになっているので、レジスタ（Ｒ
ｕＯ４）にチェック用コードがラッチされる。レジスタ（ＲｕＯ４）　　に読み込まれたデータは、ア
ンド回路（ＡＮ１６）によって１１１０δかどうか判別
され、１１１００でないことが判別されると、交換レン
ズが装着されていないことになるので、アンド回路（Ａ
Ｎ１７）のゲートが開かれてデコーダ（＋）Ｅｌ）の端
子（ＴＢ２）のパルスか読み込み終了信号（ｅｎｄｌ）
として出力される。この信号（ｅｎｄ　１　）は、オア
回路（ＯＲ３）、（ＯＲ２）を介してフリップフロップ
（ＦＦ１）のリセット端子に与えられて、フリップフロ
ップ（ＦＦ１）をリセットする。データが１１１００で
交換レンズが装着されていることが判別されると、以下
、第１図において、デコーダ（ＤＥ３）の端子（Ｔ１）
が“Ｈｉ　ｇ　６に立上る毎にカウンタ（ＣＯ６）の出
力は′１ｏ　６　、“ｔｏｉ、Ｒ１６，”１１ｆとナッ
テ、マルｆフレク”ｔ　（ＭＰｌ）　カラＬｔ”ｔｌｏ
ｏｏｏｌ（Ｘｊ”ｏｏｏｏｏｌｏｆ、　？Ｊｏｏｏｏｘ
１６．″０００００１１ｆのアドレスデータが順次出力
され、前述のように、ＲＯＭ　（ＲＯｌ　）から交換レ
ンズの開放絞り値、最小絞り値、焦点距離、主点間隔の
各データが順次出力され、第２図のカメラ本体側のレジ
スタ（ＲｕＯ５）、（ＲｕＯ６）。（ＲｕＯ２）、（ＲＥＧＢ）へ順次読み込まれる。第１図において、カウンタ（ＣＯ６）の出力が１１１″
になるとアンド回路（ＡＮ２６）の出力がＩ（ｉｇｈに
立上り、ワンショット回路（０５７）から°Ｈｉ　ｇ　
ｈ”のパルスが出力される。このパルスによってフリッ
プフロップ（ＦＦ５）がセットされ、デコーダ（ＤＥ３
　）の端子（Ｔｏ）の次のタイミングパルスの立上りで
Ｄフリップ７０ツブ（ＤＦ６）のＱ出力がＨｉｇｈにな
る。これによって、アンド回路（ＡＮ２７　）のゲート
が開かれ、カウンタ（ＣＯ７）、（ＣＯ８）には端子（
Ｔ１）からのパルスが入力されるようになるとともにマ
ルチプレクサ（ＭＰｌ）からデータ入力（α１）のデー
タが出力されるようになる。デコーダ（ＤＥ３）の端子
（Ｔ１）の次のタイミングパルスかカウンタ（ＣＯ７）
に入力されると、カウンタ（ＣＯ７）には読出し開始信
号（ｓｔａｒｔ）により予めデコーダ（ＤＥ４）の出力
データ００００がプリセットされているので、カウンタ
（ＣＯ７）の出力は０００１となり、マルチプレクサ（
ＭＰｌ）におけるデータ入力（α１）の上位４ビツトの
データとして出力される。次にデータ入力（α１）の下位４ビツトに入力されるデ
ータについて説明する。Ｄフリップフロップ（ＤＦ６）
のＱ出力がＨｉ　ｇ　ｈとなってアンド回路（Ａ　Ｎ　
２７）のゲートが開かれ、デコーダ（ＤＥ３）の端子（
Ｔ１）からタイミングパルスが出力されると、カウンタ
（ＣＯ７）が°０００ｆになるとともに、カウンタ（Ｃ
ＯＢ）の出力が０１″となり、アンド回路（ＡＮ３０）
、　（ＡＮ３１）及びオア回路（ＯＲＩＯ）の出力がＩ
謂となる。これによって、端子（ＤＳ）がＬｏｗとなっ
て、Ｉ　Ｃ（２）に外付けされたインバータ（ｌＮ２）
の出力がＨｉ　ｇ　ｈとなり、アナログスイッチ（ＡＳ
ＩＯ）乃至（Ａ　Ｓ　１３）が導通して、Ｉ　Ｃ（２）
の入力端子（ｋ３）乃至（ｋｏ）には交換レンズの距離
リング（図示せず）の最近接位置からの移動量に対応し
たデータを出力する距離移動量データ出力装置（４）か
らのデータが入力され、このデータがマルチプレクサ（
ＭＰｌ）のデータ入力（α１）の下位４ビツトに送られ
る。従ってＲＯＭ　（ＲＯ１）のアドレスデータとして
はＩＯＨ乃至ＩＦｌ（のうちの１つのデータが送られる
。ＲＯＭ　（ＲＯ１）のこの領域には、表１−１に示す
ように、交換レンズ■の距離データが記憶されており、
距離移動量データ出力装置（４）からの距離リングの移
動量に対応した距離データコードがＲＯＭ　（ＲＯ１）
から出力され、前述と同様に第２図のカメラ本体側のレ
ジスタ（ＲＥＧｇ）　　にラッチされる。第１図において、デコーダ（ＤＥ３　）の端子（Ｔ１）
の次のタイミングパルスが立上るとカウンタ（ＣＯ７）
の出力は″ｏｏｘｏ、カウンタ（Ｃｏ８）の出力ｊｉ″
１６となる。カウンタ（ＣＯＢ）の出力がｊδになるこ
とでオア回路（ＯＲ１０）の出力は“Ｈｉ　ｇ　ｈにな
り、端子（ＤＳ）か−Ｈｉｇｈになる。これによって、
インバータ（ｌＮ２）の出力はＬｏｗになり、アナログ
スイッチ（ＡＳ５　）乃至（ＡＳＢ）が導通して絞り段
数データ出力装置（３）からの絞りリングによる開放絞
りからの絞り込み段数に対応したデータが端子（ｋ３）
乃至（ｋＱ）に入力される。従って、マルチプレクサ（
ＭＰｌ）からは２０Ｈ乃至２ＦＨのうちの１つのアドレ
スデータがＲＯＭ（ＲＯｌ）に送られる。ＲＯＭ　（ＲＯ１）のこのアドレス領域には、表１−１
ｊこ示すように交換レンズ■の絞り値に対応したデータ
が記憶されていて、ＲＯＭ　（ＲＯ１）から絞り込み段
数に対応した絞り値のデータコードが出力される。この
データは前述と同様にして第２図のカメラ本体側のレジ
スタ（ＲＥＧｌｏ）にラッチされる。第２図に示すカメラ本体側のレジスタ（ＲＥＧｌｏ）に
絞り値のデータコードが読み込まれると、次の端子（Ｔ
Ｂ２）のタイミングでアンド回路（ＡＮ２１）から読込
み終了信号（ｅｎｄ２）が出力され、オア回路（ＯＲ３
）を介して読込み終了信号（ｅｎｄ）が出力される。こ
の読込み終了信号（ｅｎｄ）はオア回路（ＯＲ２）を介
してフリップフロップ（ＦＦ１　）に送られ、このフリ
ップフロップ（ＦＦ１）がリセットされる。従って、フリップフロップ（ＦＦ１　）のＱ出力端子が
Ｌｏｗになって、カウンタ（ＣＯ１）、　（Ｃｏ　２　
）がリセット状態となり、デコーダ（ＤＥ　１）、（Ｄ
Ｅ２　）がタイミングパルスの出力不能状態となる。同
様に、第１図のカウンタ（ＣＯ３）、（ＣＯ６）、（Ｃ
Ｏ８）、Ｄフリラップフロップ（ＤＦ５）、（ＤＦ５）
がリセット状態になり、デコーダ（ＤＥ３　）、　ＲＯ
Ｍ　（ＲＯｌ　）か出力不能状態となる。第２図において、読込み終了の状態で測光スイッチ（Ｓ
ｌ）が閉成されたままの状態になっていると、Ｄフリッ
プフロップ（ＤＦｌ）のＱ出力がＨｉ　ｇ　ｈのままに
なっているので、アンド回路（ＡＮｌ　）を介してクロ
ックパルス（ｃｐ）が分局器（ＤＩ　１　）に入力され
続け、この分周器（Ｄｌｌ）から例えば４鳴のクロック
パルスが出力される。この４　Ｈｚのクロックパルスの
立上りでワンショット回路（０５２）から“Ｈｉ　ｇ　
ｈのパルスカ咄力されて、オア回路（ＯＲ１）を介して
フリップフロップ（ＦＦ１　）に入力され、フリップフ
ロップ（ＦＦ１）が再びセットされてＱ出力が￥（ｉｇ
ｈになり、読出し開始信号（ｓｔａｒｔ）が出力される
。従って、測光スイッチ（Ｓｌ）か閉成されたままにな
っていると、４Ｈｚの周期で繰り返しレンズアダプター
及び交換レンズからのデータがカメラ本体側に読み込ま
れることになる。なお、ズームレンズからのズームリン
グの回動に応じた設定焦点距離情報や絞り補正量等の他
の情報をカメラ本体側に読み込む必要がある場合、カメ
ラ°本体側の読込み用レジスタの数を増加させて、読み
込む必要のあるデータの最後のデータが読み込まれると
、端子（ＴＢ２）の次のタイミングパルスで読込み終了
信号（ｅｎｄ）を出力させればよい。また、アンド回路
（ＡＮ　１ｓ）（ＡＮ　１６）からの信号及びレジスタ
（ＲＥＧ３）、（ＲＥＧ５）乃至（ＲＥＧＩＯ）からの
データは、カメラ本体の制御及び表示用のデータとして
用いられるが、この発明とは直接関係しないので、カメ
ラ本体側の制御及び表示用回路は省略する。次に、カメラ本体に装着されるカメラアクセサリ−がレ
ンズアダプター■の場合には、Ｉ　Ｃ（２）の端子（【
１）だけが十Ｅ電源に接続され、端子（Ｌａ）、（ｔ２
）、（Ｌｘ）、（ｔｏ）　には種類コード“００１０が
出力され、表４に示すようにデコーダ（１）Ｅ５）から
は“００００　’１のデータが出力される。従って、こ
の場合、００００１００１と００００１０１０のアドレ
スが指定され、レンズアダプター■のデータコードがカ
メラ本体側に読み込まれる。端子（（３）乃至（１０）に００１１のデータが入力さ
れるときは交換レンズ■がカメラ本体に装着される場合
であり、デコーダ（ＤＥ４）からは００１０゜デコーダ
（ＤＥ５）からは“ｏｏｏｏｆのデータが出力される。従って、ＲＯＭ　（ＲＯ１）はレンズ■の固定データが
記憶されている領域”ｏ　ｏ　ｏ　０１０１　ｉ乃至“
００００１１１１がまず順次指定され、続いてカウンタ
（ＣＯ７）には“００１δがプリセットされるので撮影
距離データの記憶されている領域”３０１乃至”ａｒｉ
のうちの１つのアドレスが指定され、次に絞り値うちの
１つのアドレスが指定される。以下同様に、カメラ本体に装着されるカメラアクセサリ
−の種類に応じてＩ　Ｃ（２）の端子（ｔ３）。（１２）、（１１）、（１０）には表４に示す種類コー
ドが出力され、この種類コードに応じてデコーダ（ＤＥ
４）。（１）Ｅ５）から表４に示すデータが各々出力され、こ
れに応じて表１−１．１−２に示したＲＯＭ（ＲＯｌ）
のアドレスが指定されて、使用される交換レンズあるい
はレンズアダプターに対応したデータコードが出力され
る。他方、測光スイッチ（Ｓｌ）が開かれたままであり、カ
メラ本体にデータの転送を行なっていない間は、分局器
（ＤＩ２）の端子（ｆｎ）からは例えば１５　Ｈｚ、端
子（ｆｎ−１）からは３２　Ｈｚのクロックパルスが出
力される。このときカウンタ（ω８）の出力は００とな
ってアンド回路（Ａ　Ｎ　３０）の出力は“Ｈｉｇｈに
なり、アンド回路（ＡＮ３１）のゲートが開かれて端子
（ｆｎ）から出力されるクロックパルスがアンド回路（
ＡＮ３１）、オア回路（ＯＲ１０）を介して端子（Ｉ）
Ｓ　）から出力される。従って、端子（ｋ３）乃至（ｋ
ｏ）には、端子（ｆｎ）かＬｏｗ’のときは距離移動量
データ出力装置（４）からの距離リングの移動量のデー
タが、端子（ｆｎ）がＨｉ　ｇ　ｈ”のときは絞り段数
データ出力装置（３）からの絞り込み段数のデータが出
力される。そして、レジスタ（ＲＥＧ２０）には、第３
図に示すように、アンド回路（ＡＮ３５）の出力の立下
り、即ち、端子（ｆｎ）が”Ｈｉｇｈ’の間の端子（ｆ
ｎ−１）（７）立下りで端子（ｋ３）乃至（ｋｏ）から
の絞り込み段数のデータが読み込まれる。一方、レジス
タ（ＲＥＧ　２１　）には、アンド回路（ＡＮ３４）の
出力の立下り、即ち、端子（Ｉｎ）が“Ｌｏｗ”の間の
端子（ｆｎ−１）　　の立下りで端子（ｋ３）乃至（ｋ
ｏ）を介して距離移動量データ出力装置（４）からの距
離リングの移動量のデータが読み込まれる。そしテレジ
スタＣＲＥＧ２０）、（ＲＥＧ２１）にラッチされた設
定絞り値と撮影距離を表わすデータか夫々表示部（ＤＰ
Ｉ）、（ＤＰ２）で数字表示される。次に、第１図の絞り段数データ出力装置（３）及び距離
移動量データ出力装置（４）について説明する。第４図に示すように、摺動接片（１０）が交換レンズの
絞りリングまたは距離リングと連動して電極（１２）乃
至（１５）、アース電極（１１）及び参照電極（１６）
上を第４図の上下方向に摺動する。交換レンズがカメラ
本体に装着されると、電極（１２）乃至（１５）及び参
照電極（１６）に各々抵抗（Ｒ１１）乃至（Ｒ１５）を
介して十Ｅ電源（第２図）が接続される。電極（１２）
乃至（１５）は、摺動接片（１０）を介してアース電極
（１１）に接続されており、摺動接片（１０）か第４図
の上下方向に摺動することによって、電極（１２）乃至
（１５）の各々と抵抗との接続点からグレーコードのデ
ータが出力されるように構成される。また、参照電極（１６）は摺動電極（１０）が電極（１
２）乃至（１５）で形成されるグレーコードのコード出
力帯ｌａ）　、　ｔｂ）　、　ｔｃ）・・・の各々の中
間位置にきたときのみ摺動電極（ｌのが接触するように
構成される。電極（１２）と抵抗（Ｒ１１）との接続点
がインバータ（ｌＮ５）の入力端子に接続され、電極（
１３）と抵抗（Ｒ１２）との接続点がインバータ（ｌＮ
６）の入力端子に接続され、電極（１４）と抵抗（Ｒ１
３）との接続点がインバータ（ｌＮ７）の入力端子に接
続され、電極（１５）と抵抗（Ｒ１４）との接続点がイ
ンバータ（ＩＮｇ）の入力端子に接続される。上述のイ
ンバータ（Ｉ　Ｎ５　）。（ｌＮ６）、（ＩＮ？）、（ＩＮＳ）の出力端子がレジ
スタ（ＲＥＧ３０）の４ビツトの入力端子に各々接続さ
れる。また、参照電極（１６）と抵抗（Ｒ１５）との接
続点がアンド回路（ＡＮ４０）の反転入力端子に接続さ
れる。このアンド回路（ＡＮ　４０　）の非反転入力端
子が端子（Ｊ２）、（ＪＲ２）を介してカメラ本体側の
パルスジェネレータ（ＰＧ）の出力端子と接続され、ア
ンド回路（ＡＮ４０）の出力端子がオア回路（ＯＲ２０
）の一方の入力端子に接続される。このオア回路（ＯＲ
２０）の他方の入力端子にはパワーオンリセット回路（
２０）の出力端子が接続され、このパワーオンリセット
回路（２０）の電源端子に端子（Ｊｌ）、（ＪＢＩ）を
介してカメラ本体側の＋Ｅ電源か接続される。上述のオア回路（ＯＲ２０）の出力端子がレジスタ（Ｒ
ＥＧ３０　）のラッチ端子に接続される。このレジスタ
（ＲＥＧ３０）の４ビツトの出力端子はデコーダ（ＤＥ
ｌｏ）の４ビツトの入力端子に各々接続される。この第４図に示す回路が絞り段数データ出力装置（３）
に備えられる場合には、デコーダ（ＤＥｌｏ）の４ビツ
トの出力端子の第１の端子が第１図のアナログスイッチ
（ＡＳＢ）の入力端子に、以下、第２の端子がアナログ
スイッチ（ＡＳ７）の入力端子に、第３の端子がアナロ
グスイッチ（ＡＳ６）の入力端子に、第４の端子がアナ
ログスイッチ（ＡＳ５）の入力端子に各々接続される。交換レンズがカメラ本体に装着されると、ＩＣ（２）の
端子（Ｊｌ）（第１図）を介して電源ライン（トＥ）か
ら給電が開始される。これによってパワーオンリセット
回路（２０）からＨｉｇｈのパワーオンリセット信号（
ＦＯＲ）が出力されて、オア回路（ＯＲ２０）を介して
レジスタ（ＲＥＧ３０）のラッチ端子に与えられ、イン
バータ（ＩＮｓ）乃至（ＩＮＢ）の出力であるグレーコ
ードのデータがレジスタ（ＲＥＧ３０）にラッチされる
。そして、このラッチされたデータはデコーダ（ＤＥｌ
ｏ）によってバイナリ−コードに変換されて、アナログ
スイッチ（ＡＳ５）乃至（ＡＳＢ）又は（ＡＳｌｏ）乃
至（Ａ５１３）を介して端子（ｋＱ）乃至（ｋ３）に出
力される。次に、摺動接片（１０）が移動して参照電極（１６）か
ら離れたとき、例えばグレーコードのコード出力帯の（
ａｌから（ｂｌに移動して、それまでにレジスタ（ＲＥ
Ｇ３０）にラッチされたデータとは異なる新しいデータ
がインバータ（ｌＮ５）乃至（ＩＮＢ）から出力される
。このとき、摺動接片（１０）が参照電極（１６）から
離れることにより、アンド回路（ＡＮ４０）の反転入力
端子にＨｉｇｈの信号が入力されるので、アンド回路（
ＡＮ４０）はゲートが閉じられ、レジスタ（ＲＥＧ３０
）には新しいデータはラッチされず、端子（ｋ３）乃至
（ｋｏ）にはそれまでと同じデータが出力されている。そして、摺動接片（１０）が１つのコード出力帯の中央
位置にくると、摺動接片（］０）が参照電極（１６）と
接触してアンド回路（ＡＮ４０）のゲートが開かれ、ク
ロックパルス（ｃｐ）がオア回路（ＯＲ２０）を介して
レジスタ（ＲＥＧａｏ）のラッチ端子に入力され、新し
いグレーコードのデータがレジスタ（ＲＥＧ３０）にラ
ッチされ、端子（ｋ３）乃至（ｋＱ）に新しいデータが
出力される。上述のように、絞り段数データ出力装置（３）及び距離
移動量データ出力装置（４）においては、レジスタ（Ｒ
ＥＧ３０）内のデータが更新されるのは摺動接片（１０
）が１つのコード出力帯の中央にあるときだけなので、
データが安定している状態で更新され、予定外のデータ
が取り込まれることがなく、従来のこの種の装置のよう
に、コードが切り換る境目のあたりに摺動接片かあると
きに、出力データか非常に不安定で予定外のデータが出
力され、例えは、表示が見にくいといった問題が解消で
きる。上述の実施例ではカメラアクセサリ−の種々のデータを
各カメラアクセサリ−の種類ごとに区分配列したＲＯＭ
の領域に記憶し、そのアドレスの上位ビットが前記領域
を指定するように種類コード発生手段を構成したが、逆
にアドレスの下位ビットかカメラアクセサリ−を指定す
るようにＲＯＮｌにおけるデータの区分配列を変えても
よい。この場合は、データの種類（例えば開放絞り値や
最小絞り値、焦点距離等）ごとにデータが区分配列され
、このデータの種類がＲＯＭの領域になる。上述の実施例ではカメラ本体から端子（Ｊ　Ｂ３　）。（Ｊｓ）を介して読み出し開始信号（ｓｔａｒｔ）　　
を送り、端子（ＪＢｉ）、（Ｊｔ）からは常時→−Ｅ電
源の給電を行なうようになっているが、読み出しを行な
うときだけカメラアクセサリ−側に給電を行なうように
し、この給電が開始することによる信号（例えばパワー
オンリセット信号）を出力する回路をカメラアクセサリ
−側に設け、この信号に基づいて読み出し動作を開始さ
せることも可能である。このようにすれば、上述の実施
例の端子（Ｊｓ）。（ＪＢａ）を省略することができる。また、ＲＯＭ　（ＲＯ１）のアドレス指定用のデータは
すべてカメラアクセサリー側のＩ　Ｃ（２）の回路内か
ら出力されるようになっているが、アドレス指定用のデ
ータのうち種類コード発生手段からの（【０）〜（ｔ３
）に関連するデータを除いたデータをカメラ本体側から
送るようにしてもよい。尚、上述の実施例では交換レンズおよびレンズアダプタ
ーの所謂レンズ系のカメラアクセサリ−について説明し
たが、本発明のデータ出力装置は」１記レンズ系のカメ
ラアクセサリ−に限定されるのでなく、電子閃光器やモ
ータードライブのように、カメラ本体に装着可能であり
発光光量や撮影周期等の撮影条件をデータとして有する
他のカメラアクセサリ−に本発明を適用してもよい。こ
の場合、例えは電子閃光器からは最大発光光量、最小発
光光社、設定発光光量等のデータがカメラ本体に転送さ
れる。史に、上述の実施例では本発明の回路部（２）をフリッ
プフロップ、レジスター等の個別の回路素子で構成した
が、回路部全体をワンチップマイクロコンピュータのよ
うなマイクロプロセッサで構成して本発明のデータ出力
装置をシーケンス的に制御してもよい。立ｌａｈ説明したように、本発明においては、交換レンズや
レンズアダプター等の複数種類のカメラアクセサリ−に
関するデータをＲＯＭなどの固定記憶装置に一括して記
憶させることによって、ＲｏＭに汎用性をもたせて共通
のＲＯＭを複数種のカメラアクセサリ−に取付可能とし
たから、上記ＲＯＭを備えた回路部の価格を低減させ、
したがって、この回路部を備えたカメラアクセサリ−の
価格が低減できる。[3) or [0] is provided, and each terminal ((3) or [0)
is grounded via a resistor (k3) or ~ as a type code generation means. Each terminal ([3] or LO) is connected to the power supply ([3] or LO) on the camera body side.
10E), the terminal connected to 10E is ``1'', and the unconnected terminal is 10''.
1, which is configured to generate a code signal with a voltage level of
The selective connection E) is uniquely made at the time of manufacturing this camera accessory, and as shown in Table 4 below, the terminal (L3) or terminal (0) is connected depending on the type of camera accessory. is selectively connected to Ichigen (10E). In the example shown in FIG. 1, the type code "0111" is generated, indicating that there is a camera accessory or an interchangeable lens, which will be described later. IC+2+ further includes a terminal (DS), (ko) or k3] for receiving data from the variable data output section of the interchangeable lens, that is, aperture data and distance data, and a terminal for a display section for displaying data, which will be described later. is provided. In addition, for lens adapters such as reverse adapters and teleconverters that have fixed output data, the above terminal (DS
), (kO) or k3) are not necessary, but in the case of a lens adapter such as a bellows whose extension amount in the optical axis direction changes, the above-mentioned terminal is provided in the same way as an interchangeable lens. In rc[21, (ROI) is a ROM for fixedly storing various data of accessories, and this ROM (ROI) stores data of multiple types of accessories, respectively. This ROM (ROl) is addressed by the output signal of the multiplexer (NIPl), and the stored data at the specified address is stored in the shift register (SR2).
. The signal is transmitted in series to the connection terminal (J5) via the switch (AS2), and is further applied to the circuit on the camera body side shown in FIG. Next, the storage method of data related to each accessory stored in the ROM (ROIJ) will be explained.Table 1-1.1-2 shows the relationship between the types of data stored in the ROM (ROI) in Figure 1 and the addresses. Table 2 shows the relationship between the data code output from the ROM (ROI) and its contents.RO
M (ROI) has 6 as shown in Table 1-19 and Table 1-2.
A predetermined storage area is determined for each of the 14 types of camera accessories, including types of interchangeable lenses I to Vl and eight types of lens adapters 1 to ■.As shown in Table 2, each storage area has a number of aperture steps (FNO), distance to the subject, focal length,
Data codes corresponding to the accessory type and principal point spacing are stored. Table 1-1 In addition, in the following F, addresses are expressed in hexadecimal numbers and 2.
In some cases, numbers are displayed in base numbers, but in the case of IG numbers, H is added after the number to distinguish them. Table 1'11100'' is '
02H' stores the data code '00001' of a bellows with automatic aperture as a lens adapter (2). Fixed data of the interchangeable lens I is stored in '03H' to '07H', for example, 03■1'
The check code '11100'1'04H'' indicates the open aperture value F2.8, '00101'', and '05H''.
The data code ``10001'' indicates the minimum aperture value F22, and the data code ``06HII'' indicates the focal length f16m.
A data code of '10100' indicating principal point interval +45m is stored in the data hood of '00010' or '07H'. No data is stored in '08 ll', and '0' is stored.
9 H"' OA II' requires another lens adapter.
For example, '09H' is a check code '11100', 'OA) (' is '00010' indicating that the lens adapter [[ is a reverse adapter with automatic aperture) Data codes are stored. '0BH- to '''OF tt'
The fixed data of another interchangeable lens H is stored in
For example, 'OB 11- has a check code '''1
1100", 'OCH' indicates the open aperture value F2.8, '00101', and 'OD H' indicates the minimum aperture value F22.
The data code of ``10001'' indicating ``OEH''
The data code '00100' indicating the focal length f20 is stored in , or the data code '''l OOO1' indicating the principal point interval +34.6 mm is stored in '0FIIl'. ' l OH' to '''IF'll' stores data on the shooting distance of the above-mentioned interchangeable lens ■, and the shooting distance ranges from 0.25 m to infinity according to the amount of movement of the distance ring (not shown) from the shortest shooting distance position. Data codes indicating the values are stored sequentially. '20H' to '2FH
' stores data on the aperture value of the interchangeable lens ■, and a data code indicating the aperture value from F2.8 to F22 according to the number of stops from the maximum aperture depending on the aperture ring (not shown). Memorized.' 301 (～'
3"II' has an interchangeable lens H from 0.25m to nothing.
The data code indicating the shooting distance to the limit is "40H#"
To '4FIl', use interchangeable lens ■ F2.8 to F2
Data codes indicating aperture values up to 2 are stored. Similarly, '50H' has no data stored and '
5111"' and '528' store data for other lens adapters, '53H' to '57H' store fixed data for other lenses I, and '"μsπ' stores data. Not, '''59H''l, -5AH
The data of the lens adapter ■ is stored in '5B.
ll' to ' 5) H# is the fixed data of the interchangeable lens ■, '60 H' to '6FH' is the data code indicating the shooting distance of the above-mentioned interchangeable lens ■, '70H'
'～'7''H' is a data code indicating the aperture value of the interchangeable lens ■, and 'soH' to '81''H1 is a data code indicating the shooting distance of the above-mentioned interchangeable lens ■.
Data hoods indicating the aperture value of the interchangeable lens (2) are stored in '90H' to '9FH', respectively. Hereinafter, as shown in Tables 1-1 and 1-2, data of lens adapters V, VI, Vll, Vllll and interchangeable lenses V, VI are stored in sequence. Next, the circuit configuration shown in FIG. 1 will be described in further detail. As shown in Fig. 1, the circuit (2) surrounded by the chain line is composed of an integrated circuit, and when an interchangeable lens or lens adapter equipped with this IC (21) is installed in the camera body, the IC (2) terminals (Jl), (J2), (J3). (J4) and (J5) are terminals (JBI), (JB2), (JB3) of the circuit provided on the camera body shown in Figure 2. (JB4) and (JB5 are connected respectively. IC (21)
The terminal (Jl) is connected to the +E power supply on the camera body side via the terminal (JB□), and the terminal (J2) is connected to the terminal (JB
2) is connected to the pulse generator (PC) on the camera body side that outputs clock pulses (cp), and the terminal (J3) is connected to the terminal (JB3) for connecting an interchangeable lens or lens adapter to the camera body side. The q output terminal of the flip-flop (FFl) on the camera body side that outputs the signal (stare) to start reading data is connected, the terminal (J4) is grounded, and the terminal (J) is connected via the terminal (JB5). The data transmitted from the interchangeable lens or lens adapter to the camera body side is connected to the shift register (SRt) on the camera body side.Figure 2 shows the +E power supply and clock input to the above IC+21. pulse (cp) and readout start signal (start
) is a circuit diagram of the camera body side that is equipped with a circuit that generates. In the figure, (BA) is a power supply battery, and the power supply battery (BA) constantly supplies 10E power, and when the photometric switch (S□) is closed, the transistor (BT, ) becomes conductive and +■ Power is supplied. This +■ power is supplied to a photometric circuit (not shown), etc. Also,
When the photometry switch (S DF
l), frequency divider (O11), register (REG2), (R
EG3],... (REGlo) is input to each reset terminal and one input terminal of the OR circuit (0"2). The D flip-flop (DF '1), and the Q output terminal of this D flip-flop (DF, ) is connected to one input terminal of an AND circuit (ANl) and the input terminal of a one-shot circuit (OSl). The other input terminal of the circuit (ANl) receives a clock pulse (C
The output terminal of a pulse generator (PG) that outputs P) is connected, and the output terminal of an AND circuit (AN, ) is connected to a clock terminal of a frequency divider (DIo, ). The output terminal of this frequency divider (DI□) is connected to the input terminal of the one-shot circuit (O52), and this one-shot circuit (O52)
The output terminal of is connected to one input terminal of an OR circuit (OR, ). In addition, the output terminal of the one-shot circuit (OSl) is connected to the other input terminal of the OR circuit (OR1), and the output terminal of the OR circuit (OR0) or the flip 70 tube (
FF1) is connected to the set input terminal of FF1. A read start signal (
star is output. Flip 70 Tsubu (FF,
) is also connected to the -10,000 input terminal of the AND circuit (AN2), the reset terminal of the counter (co□]. (C02), and the enable terminal of the decoder (DEl), respectively.AND circuit (AN2) )
The output terminal of a pulse generator (cPG) that outputs a clock pulse (CP) is connected to the other input terminal of the
The output terminal of this AND circuit (AN 2 ) or the counter (
Connected to the clock terminal of CO□). Counter (CO
The 3-bit output terminal of □] is the decoder (o E 1)
It is connected to the 3-bit input terminal of Now, when the photometry switch (So) is closed and the signal (FOR) is output from the power-on reset circuit (1), the flip-flop (FF1) is set and a readout start signal (STAR) is output. This signal (star) causes the counter (Go,) to count the clock pulses (cp) from the pulse generator (PG) inputted via the AND circuit (AN2), and the decoder (oE r ) to count the clock pulses (cp) from the pulse generator (PG) that are input via the AND circuit (AN2), terminals (TBo), (TB), ,,,(
TB7) Hc 1llEr Output the next 9 iminkhals. This counter (CO□ output and decoder (υE
, ) are shown in Table 3. Table 3 The q output terminal of the flip 70 knob (FF□) from which the above-mentioned readout start signal (star
) to the terminal (J3) of IC+21 provided in the interchangeable lens or lens adapter shown in FIG. In this lCf21, the terminal (J3) is a reset terminal for each of the counters (C03], (C06), and (cO8), an enable terminal for the decoder (DE3), and a reset terminal for the D flip-flops (DF5) and (DF6).
The input terminal of the one-shot circuit (O55), the preset terminal of the preset counter (c07), and the ROM (R
O,) are respectively connected to the enable terminals of the terminals. In addition, there is a terminal (J
2] is connected to the clock terminal of the counter (C03),
A 3-bit output terminal of this counter (CO3) is connected to a 3-bit input terminal of a decoder (DE3). A read start signal (star) is sent to the reset terminal of the counter (C03) and the decoder (1) C through the terminal (J3).
3), the counter (C0
3) counts clock pulses (CP) input through the terminal (J2), and the decoder (DC3) outputs the clock pulses (CP) to the terminal (TQ) according to the output of the counter (C03). ("IL..., outputs timing pulses sequentially to (T7). The output of this counter (C03) and the decoder (L
)E3] The relationship between the output of the counter (COl) on the camera body side and the output of the decoder (DEl) described above is the same as in Table 3, and the timing pulse output from the decoder (IE, ) The timing pulse output from the decoder (DE3) is synchronized with the timing pulse output from the decoder (DE3).This synchronizes the operation of the circuit on the camera body side (Figure 2) and the circuit on the interchangeable lens or lens adapter side (Figure 1). It is connected to the output terminal (■1) of the decoder (DE3) mentioned above or the clock terminal of the counter (CO6), and the 3-bit output terminal of this counter (CO6) or the multiplexer (M
Pl) is connected to the lower 3 bits of the 8-bit data input terminal (α2).
) The upper 5 bits of the data input terminal (α2) are the 5-bit output terminals (IQ) and (El) of the decoder (oE5).
, (C2), ([3), and ([4)] are connected to the 3-bit input terminal of this decoder (DE5).
t, ), (12), and (C3) are connected. That is,
Data indicating the type of interchangeable lens or lens adapter attached to the camera body is input to the decoder (DE5), and the decoder (DE5) outputs the 5-bit data shown in Table 4 according to this 3-bit input data. do. This 5-bit data is stored in R, which stores fixed data for each of the various types of interchangeable lenses and lens adapters attached to the camera body, as shown in fil-1 and fil-1-2.
Specify the area of OM (ROl). Table 4 On the other hand, the data input terminal of the multiplexer (MPl)
Counter (CO6) input to the lower 3 bits of C2)
The data is as shown in Table 1-1.1-2.
of the interchangeable lenses and lens adapters stored in OI).
Specify the address of each fixed data in the area. Therefore, the input data of the above-mentioned 8-bit data input terminal (C2) of the multiplexer (MP) is as shown in Table 1-1.
As shown in 1-2, this is the address of the fixed data of the interchangeable lens and lens adapter stored in the ROM (Rol). The 3-bit output terminal T of the above-mentioned counter (CO6) is also connected to the three input terminals T of the AND circuit (AN26),
The output terminal of this AND circuit (AN26) is connected to the input terminal of the one-shot circuit (O87). Furthermore, it is connected to the output terminal of the one-shot circuit (O57) or the set input terminal of the flip-flop (FF5), and is connected to the Q output terminal of this flip-flop (FF5) or the D input terminal of the D flip-flop (DF6). Q output terminal of D flip-flop (f) C6) or AND circuit (AN27)
and the selection terminal (SE) of the multiplexer (MP, ). In addition, the multiplexer (MPl) inputs the data of the data input terminal (a2) when the input to the selection terminal (SE) is "Low", and inputs the data to the data input terminal (α) when the input is "High".
□) Output the data. The flip-flop (F
A one-shot circuit (O5) is connected to the reset input terminal of F5).
5) is connected, and the D flip-flop (13
The decoder (DE3) terminal (
To) is connected. The terminal (TI) of the decoder (DE3) is connected to the other input terminal of the AND circuit (AN27), and the output terminal of this AND circuit (AN27) is connected to the clock terminal of the preset counter (Co7) and the clock terminal of the counter (CO8). Connected to the clock terminal. The 4-bit output terminal of the decoder (DE4) is connected to the 4-bit preset data input terminal of the preset counter (CO7), and the aforementioned signal input terminal (t□) I is connected to the 4-bit input terminal of this decoder (DE4). (t□]. (L2) and (L3) are connected. The decoder (DE
4) is data (e3) to (e
o) is output. Note that among the output data of the decoder (DE4), 1φφφφ” is RO
This indicates that it is unrelated to the data read operation from M(ROl). The 4-bit output terminal of the preset counter (CO7) is connected to the upper 4 bits of the data input terminal (α, ) of the multiplexer CMI)1). On the other hand, the lower 4 bits of the data input terminal (α□) of this multiplexer (MPl) are connected to the terminal (k
o), (k,), (k2), and (k3) are connected. The output terminals of analog switches (As5) and (ASlo) of the external circuit of IC (2) are connected to this terminal (ko), and in the same way, terminals (k,), (k2), and (k3) are connected to this terminal (ko).
is an external circuit analog switch (As6), (A
Sll), analog switch (As7), (As1
2) and analog switch (As8). The output terminals of (As13) are connected to each other. The above analog switches CAS5), (As6), (As7
) and (As8) are each connected to a 4-bit output terminal of an aperture stage data output device (3) that outputs data corresponding to the number of aperture stages from the open aperture of the aperture ring (not shown) of the interchangeable lens. Connected. In addition, analog switches (ASlo), (ASll), (As
12) The 4-bit input terminal of (As03) is a distance movement amount data output device (4) that outputs distance data corresponding to the movement amount from the nearest position of the distance ring (not shown) of the interchangeable lens. The output terminals are connected to each other. Also,
One of the 2-bit output terminals of the counter (CO8) is connected to one input terminal of the OR circuit (Oklo), and the output terminal of this OR circuit (OR1o) is connected to the terminal (D
S) eh and connect the external circuit inverter (IN2) input terminal and analog switch (As5), (As6)
, (As7). (As8), and the output terminal of the inverter (IN2) is connected to the analog switch (ASlo).
. (As1,), (ASI2), (As13)
are connected to respective node terminals. With this configuration, the preset counter (Co7)
The data input to the upper 4 bits of the data input terminal (α,) of the multiplexer (MPl), which is the count output of > area, and the data input to the lower 4 bits is stored in the ROM (R
Specify the addresses of the distance data and aperture data in the area of the interchangeable lens stored in O□). Therefore, the input data of the 8-bit data input terminal (α1) of the multiplexer (MPl) becomes the address of the distance data and aperture data regarding the intersecting lens attached to the camera body. The 5-bit data output terminal of the ROM (ROl) is connected to the 5-bit data input terminal of the shift register (SR2), and the data output terminal of this shift register (SR2) is connected to the input terminal of the analog switch (As2). , the output terminal of this analog switch (As2) is IC
(2) terminal (J5), camera body side terminal (JB5)
The input terminal (J2) of the shift register (SR,) (FIG. 2) is connected to the clock terminal of the shift register (SR2) through the terminal (J2) of the IC (2). The terminal (J2) of IC (2) is an AND circuit (AN
28). (AN29), the output terminal (T'1) of the decoder (DE3) is connected to the other input terminal of this AND circuit (AN28), and the other input terminal of the AND circuit (AN29) Decoder (DE3) on the input terminal
The output terminal (I2) of is connected. AND circuit (AN2
The output terminal of 8) is connected to the set input terminal of the flip 70 tube (FF6), the output terminal of the AND circuit (AN29) is connected to one input terminal of the OR circuit (0R4),
The output terminal of this OR circuit (OR4) is connected to the reset input terminal of the flip-flop (FF6). The Q output terminal of this flip-flop (FF6) is connected to the selection terminal (sp) of the above-mentioned shift register (5R2). With this configuration, the 5-hit data output from the ROM (ROl) is processed by the Q of the 70 flips (FF6).
Clock pulse (CP) while the output is “High”
The input data of the shift register (SR2) is input in parallel to the shift register (SR2) at the rising edge of the clock pulse (cp), and thereafter, the input data of the shift register (SR2) is output from the output terminal in series from the first most significant bit in synchronization with the rising edge of the clock pulse (cp). and the shift register (SR1) on the camera body side via the analog switch (As2), terminal (J5), terminal (JBθ) (Fig. 2)
(This is input. Also, among the 3-bit output terminals of the counter [C06], the first and third bit terminals are connected to an AND circuit (AN25).
) are respectively connected to the two inverting input terminals of the counter (C
The output terminal of the second bit of o1) is an AND circuit (AN25
) is connected to the non-inverting input terminal of the Furthermore, the output terminal of this AND circuit (AN25) is the one-shot circuit (O8
6) is connected to the input terminal of the one-shot circuit (O86
) is connected to the set input terminal of the flip-flop (FF4), and the Q output terminal of the flip-flop 70 (FF4) is connected to the D input terminal of the D-flip 70 (DF5). The output terminal (To) of the decoder (DE3) is connected to the clock terminal of this D flip-flop (DF5), and the Q
The output terminal is connected to one input terminal of the AND circuit (AN3°), and the Q output terminal of the D flip-flop (DF5) is connected to one input terminal of the AND circuit (AN33). The above-mentioned terminal (to) is connected to the other input terminal of this AND circuit (AN3゜) and the inverting input terminal of the AND circuit (AN33). Each of the AND circuit (AN, .) and the AND circuit (AN33) The output terminals of are connected to the two input terminals of the OR circuit (Ok1□), and the output terminal of this OR circuit (ORH) is connected to the analog switch (As
Connected to the gate terminal of 2). As shown in Table 4, the terminal (0) of Ic(2) becomes "High" when the interchangeable lens is attached to the camera body.
Each interchangeable lens and lens adapter has an IC (
2) The circuit is connected in advance outside the circuit. Now, the count output of the counter (Co6) is 1010"
When this happens, the output of the AND circuit (AN25) becomes “High”
, the flip-flop (FF4) is set, and D
If an interchangeable lens is attached to the camera body, the terminal (1
o) is “High”, the AND circuit (A
The output terminal of N32) becomes 'High' and the analog switch (As2) is opened.On the contrary, if a lens adapter is attached, the terminal (0) becomes 'Low', so the AND circuit is activated. The output terminal of (AN32) is
The analog switch (As2) is closed. Also, the count output of the counter (Co1) becomes "o".
oo'", "001", flip 70 knobs (FF
4) q output is “Low”, D flip-flop (DF
Since the Q output of 5) is "High", if the lens adapter is attached to the camera body, the AND circuit (A
When the output terminal of N33) becomes "Higb" 1, the analog switch (AS2) is opened, and an interchangeable lens is attached, the output terminal power of the AND circuit (AN33) becomes "Lo".
w'' and the analog switch (As2) is closed. Also, the 2-bit output terminal of the counter (C08) is connected to the two inverting input terminals of the AND circuit (AN3o),
The output terminal of this Q-AND circuit (AN30) is connected to the AND circuit (
AN3□) is connected to one input terminal of the AN3□). On the other hand, I.C.
The end 7F (J2) of (2) is connected to the input terminal of the frequency divider (DI2), and one output terminal of this frequency divider (I) (I2) is connected to the other input terminal of the AND circuit (AN3□). Connected. Furthermore, the output terminal of the AND circuit (AN3□) is the other input terminal of the OR circuit (OR),
34) and one input terminal of an AND circuit (AN35), respectively. In addition, a frequency divider (DI2
) is connected to the other input terminal of the AND circuit (AN3.) and the other input terminal of the AND circuit (AN3.), respectively. The output terminal of the AND circuit (AN34) described above is connected to the latch terminal of the register (REG21), and the output terminal of the AND circuit (AN35) is connected to the latch terminal of the register (REG20). The terminals (k), (k), (k),
(k3) are connected respectively, and this register (REG20), (REG21)
A data output terminal of the IC (2) is connected to an external aperture value display section (DPI) and a distance display section (DP2), respectively. A frequency fn (for example, 16
H2) is output, and the other output terminal of the frequency divider (DI2) outputs a pulse with a frequency fn-1 (for example, 32 Hz), which is obtained by dividing the clock pulse (CP) at a rate different from that in the above case. is output. Since the output of the counter (008) is '00' while data is not being transferred from the lens to the camera body, the output pulse of the frequency fn of the divider (DI2) is '00'.
During the “High” period, the analog switches (As5), (As6), (As7),
(As8) is opened and the aperture stage number data output device (3)
data is input to IC (2), and the pulse of frequency fn is "Low" analog switch (ASlo),
(ASll), (As12), (As13
) is opened and the data from the distance movement data output device (4) is input to the IC (2).The aperture stage number data output device (
The data in 3) shows that the pulse with frequency in is 'lli gh
When the pulse of frequency fn-1 switches to Low at ", it is latched in the register (REG20) and the display section (DP,
), and the data of the distance movement amount data output device (4) shows that the pulse of frequency fn is "Low" and the frequency of fn-1 is displayed.
When the pulse of the register (RE
G21) and displayed on the display section (DP2). On the other hand, on the camera body side in Figure 2, connect the terminal (JB5)
The 5-bit data output terminal of the shift register (SR,) to which serial read data is input via the register (R
EG, ) is connected to the data input terminal of this register (
The data output terminals of REG, ) are connected to nine registers (REG, ).
G2), (REG3), (REG4), (
REG5). (REG6), (REG7), (REG8)
, (REG9), and (REGlo) in parallel. The shift register mentioned above (
A pulse generator (PG) is connected to the clock terminal of SR1).
The output terminal (TBo) of the decoder (DE1) is connected to the latch terminal of the register (REG1). A data code ``11100'' for checking whether a lens adapter is attached to the camera body is stored in the register (REG2). Register (RE
The upper 3 bits of the 5-bit data output terminal of G2) are connected to the three non-inverting input terminals of the AND circuit (AN□5), and the lower 2 bits of the 5-bit data output terminal of the register (REG2) are connected to the AND circuit. (ANl,) is connected to the two inverting input terminals of (ANl,). The output terminal of this AND circuit (AN, 5) is connected to a control circuit (not shown) or a display circuit (not shown) provided in the camera body. Data representing the type of lens adapter is input to the register (REG3), and the data output terminal of this register (REG3) is connected to a control circuit (not shown) or a display circuit (not shown) provided in the camera body. Ru. Register (REG4) is a data code for checking whether an interchangeable lens is attached to the camera body.
iioo” is input, and 5 of this register (REG4) is input.
The upper 3 bits of the bit data output terminal are connected to an AND circuit (
The lower two bits of the 5-bit data output terminal of the register (REG4) are connected to the two inverting input terminals of the AND circuit (AN16). The output terminal of is connected to the inverting input terminal of the AND circuit (AN□7). The output terminal P (TB2) of the decoder (DE1) is connected to one of the two non-inverting input terminals of the AND circuit (AN17), and the output terminal (d2) of the decoder (■) R2) is connected to the other. The output terminal of this AND circuit (AN,) is the OR circuit (
OR3). Register (R
The data code representing the maximum aperture value of the interchangeable lens is input to the register (EG5), the data code representing the minimum aperture value of the interchangeable lens is input to the register (REG6), and the register (REG7) inputs the data code representing the maximum aperture value of the interchangeable lens. A data code representing the interval of the principal points of the interchangeable lens is input to the register (REG8), and a data code representing the distance corresponding to the movement amount of the distance ring of the interchangeable lens is input to the register (REG9). can't be entered,
A data code representing an aperture value corresponding to the number of aperture stages of the interchangeable lens is input to the register (REGlo). The above register (REG5), (RE
G6), (REG7), (REG8), (REG9),
The data output terminal of (REGlo) is connected to a control circuit (not shown) or a display circuit (not shown) provided in the camera body. On the other hand, the clock terminal of the counter (α~) is connected to the decoder (1
)El) is connected to the output terminal (TB7), and the Q output terminal of the flip-flop (FF□) is connected to the reset terminal of this counter (ω2). Also, the 4-bit data output terminal of the counter (■2) is connected to the decoder (1).
E2) is connected to the data input terminal. This decoder (
9-bit output terminal (do) of DE2). (dl), (d2), (dB), (d4
), (d5), (dB), (d7), (
dB), the terminal (do) is an AND circuit (AN3)
is connected to one input terminal of the terminal (dl) or one input terminal of the AND circuit "δ(AN), and the terminal (dl) is connected to one input terminal of
2) is connected to one input terminal of the AND circuit (AN5), the terminal (dB) is connected to one input terminal r of the AND circuit (AN,), and the terminal [d4] is connected to one input terminal of the AND circuit (AN7).
) is now connected to one input terminal of the terminal (d5) or one input terminal of each AND circuit R (AN8), and the terminal T-
(dB) power is connected to one input terminal of the AND circuit (AN9), the terminal (d7) is connected to one input terminal of the AND circuit (AN, 0), and the terminal (dB) is connected to one input terminal of the AND circuit (AN9).
ANII) is connected to one input terminal of the ANll. The above AND circuits (AN3), (AN4), (AN5)
, (AN6), (AN7), (AN8). The output end of the decoder (DEi) (TB,) is connected to the other input terminal of each of (AN9), (AN,.), and (AN,□). Furthermore, an AND circuit (A
The output terminal of the AND circuit (AN3) is connected to the latch terminal of the register (REG2), and the output terminal of the AND circuit (AN4) is connected to the latch terminal of the register (REG3).
The output terminal of the AND circuit (AN5) is connected to the latch terminal of the register (REG4), the output terminal of the AND circuit (AN6) is connected to the latch terminal of the register (REG5), and the output terminal of the AND circuit (AN7) is connected to the latch terminal of the register (REG6). ), the output terminal of the AND circuit (AN8) is connected to the latch terminal of the register (REG7), and the output terminal of the AND circuit (AN9) or the latch terminal of the register (REG8) is connected. The output terminal of the circuit (ANlo) is connected to the latch terminal of the register (REG9),
The output terminal of the AND circuit (AN1□) is the register (REG)
16) is connected to the latch terminal. The output terminal (dB) of the decoder (DE2) is also connected to one input terminal of an AND circuit (AN2□), and the other input terminal of the AND circuit (AN2□) is connected to the output terminal (dB) of the decoder (DE2).
) is connected to the output terminal (TB2). The output terminal of this AND circuit (AN2□) is connected to the other input terminal of the OR circuit (OR3), the output terminal of this OR circuit (Ok3) is connected to the other input terminal of the OR circuit (OR2), and this The output terminal of the OR circuit (OR2) is connected to the reset terminal of the flip-flop (FF, ). When a timing pulse is output to the terminal (dB) of the decoder (1') E2) and data reading into the register (REGio) is completed, the flip 70 knob (FF1) is reset at the next timing (rL, ). Q output force r
The readout start signal (star) is erased. The operation of the circuit shown in Figs. 1 and 2 will be explained below. In the circuit shown in Fig. 2, when the photometry switch (Sl) is Then, the transistor (BTi) becomes conductive and +■ power is supplied from the power supply line to the control circuit and display circuit (not shown). Most of the circuit parts are constantly supplied with power from the power supply battery (BA). When power supply starts from the power supply line (10), the power-on reset signal (1) is sent from the power-on reset circuit (1).
FOR) is output and flip 70 knob (FF1)
, registers (REG2) to (REGlo), I)
The flip-flop (1)F, ) and frequency divider (D11) are reset. At the same time, the output of the inverter (INl) goes @High", and at the rising edge of the clock pulse (cp) output from the pulse generator (PG) at this time, 1) the q output of the flip-flop (DFl) goes "Hi".
gh”, the gate of the AND circuit (ANl) is opened, and a clock pulse (cp) is sent from the AND circuit (AN 1) to the frequency divider (Dll), which starts operating. At the same time, a "High" pulse is output from the one-shot circuit (O81).This pulse is sent to the flip 70 tube (FF, ) via the OR circuit (Okl).
This flip 70 knob (FF1) is set to become the Q output force f"High", and this "High"
A readout start signal (Start) is sent to the camera body and the interchangeable lens or lens accessory to start the data readout operation. When this readout start signal (Start) is output, the AND circuit (711N2) The gate is opened and the counter (
The reset state of Co1) and (Co2) is released,
The decoders (DEl) and (DE2) become ready for output. When an interchangeable lens or lens adapter equipped with IC (2) shown in Fig. 1 is attached to the camera body shown in Fig. 2, a readout start signal (SLart) is input from the terminal (J3) of IC (2). and the counter (c
o3), (Co6). (ω8), D flip-flop (DF5), (I
)F6) The reset state of ) is released and the decoder (■)
E3) and ROM (ROl) are now ready for output.
One-shot circuit (7 pulses output from O559
Lipflop (FF4), (FF5), (F
F6) is reset. First, we will explain the case where the camera accessory attached to the camera body is a lens adapter (for example, an automatic aperture-linked bellows). In this case, the terminal ('
3) y([2L ('IL('0) all terminals are +E
Without being connected to a power source, the type code generating means outputs the type code ``0000'' as shown in Table 4, and the decoder (DE5) outputs the data ``ooooo''. This 5-bit data is Multiplexer (MP,
) is input to the upper 5 bits of the data input terminal (C2). The read start signal (S) is sent from the camera body to the terminal (J3).
tart) is input, D flip 70 knob (DF
5) is released from the reset state, but at the same time, the flip-flop (FF4) is reset by the pulse output from the one-shot circuit (O55), so the Q output of the D flip-flop (DF5) becomes "High". Since the terminal remains unchanged and the terminal ([0) is "Low", the output power ("Hi") of the AND circuit (AN33) and the OR circuit (Ok1□)
gh", and the analog switch (As2) is conductive. In other words, when this IC (2) or the lens adapter is equipped, the terminal (0) is set to "Low" (Table 4). , data from RO~1 (ROl) can be output while the q output of the D flip-flop (DF5) is "High".If this IC (2) is included in an interchangeable lens, the terminal ( 0) is High" (Table 4), the gate of the AND circuit (AN32) is opened, and the ROM (RO□ ) can be output. The counter (C03) receives the read start signal (Start)
The output starts counting clock pulses (cp) in synchronization with the counter (CO□) on the camera body, and a timing pulse corresponding to the count value is sent to the terminal (To).
It is output from (T7). First, the counter (ω6)
counts the timing pulses output to the terminal (T) of the decoder (DE3) and becomes the output "001'". This output is input to the lower three bits of the data input terminal (C2) of the multiplexer (MPl). When the output of the counter (Co6) is @ooi', the Q output of the D flip 70 tube (DF6) is "Low"
As it is, the multiplexer (MPl) outputs the data @00000001'' of the data input terminal (cx2).
ooooo. 01” is given, the address where the lens adapter check code is stored is specified, and the ROM (R
OL) outputs a data code of "11100". Here, the flip-flop (FF6) is set at the falling edge of the clock pulse (CP) output from the AND circuit (AN28) while the terminal (T1) of the decoder (DE3) is "High", and DE3)
The AND circuit (A
It is reset at the falling edge of the clock pulse (CP) output from N29). Therefore, flip-flop (FF
The Q output of 6) is such that the terminal (T2) becomes "High" from the falling edge of the clock pulse while the terminal (T, ) is "High".
“Hi” at the falling edge of the clock pulse during “H”
During this period, the clock pulse (cp) rises, that is, when the terminal P (T2) rises to °High, the data from the ROM (ROl) is simultaneously taken into the shift register (SR2) in parallel. , thereafter, the input data of this shift register (SR2) is clock pulse (cp
) are serially output from the upper bits in synchronization with the rising edge of the analog switch (AS2) and the terminal (J5). (JB5) and is taken into the shift register (SR1) on the camera body side in FIG. Shift register (
SR, ) is sequentially connected to the terminal T in synchronization with the falling edge of the clock pulse.
Import data from F (JB5). The data to be sent is 5 bits, and is sent to the terminal (r3) of the decoder (DE3).
Data is sent sequentially from the rising edge of the timing pulse.
The 11nth data is input to the shift register (SR□) from the timing of the fall of the clock pulse between the terminal (TB3) of the decoder (DFl) and the terminal (TB7) of the decoder (r)El). 1 on the camera body side at the falling edge of the clock pulse during
When the reading of data is completed, the output data of the shift register (SR1) is latched in parallel in the register (REG1) at the rising edge of the next timing pulse of the terminal (TBo) of the decoder (DE1). The output of the counter (CO2) input to the decoder (DE2) and the outputs (do) to (d8) of the decoder (DE2)
) is shown in Table 5. Table 5 Further, the counter (CO2) counts by one at the rising edge of the terminal (TB7) of the decoder (DEl). Therefore, the register (REGl) is set to the decoder (DEl).
) terminal (TB□) rises and the first check data is latched, the counter (CO2
) is "0001", and the terminal (do) of the decoder (DE2) is "High 6". Therefore, when the rising signal of the terminal (TBl) of the decoder (DEI) is given to the latch terminal of the register (REG2) via the AND circuit (AN3), the data from the register (REGl) is latched into this register (REG2). be done. The output of this register (REG2) is the AND circuit (AN
15), and when the lens accessory is attached to the camera body, that is, when the data code is "11106," the AND circuit (AN15
) output becomes °High 6, and becomes Low when the lens adapter is not attached. In Figure 1, the terminal (T1) of the decoder (DE'3)
At the next rising edge of , the output of the counter (CO6) becomes "016," and the address of 00000016 is specified in the ROM (RO1). Then, data indicating the type of lens adapter ■ is output from the ROM (ROl). Here, as mentioned above, an automatic diaphragm-linked bellows is predetermined as the lens adapter ■, and its data code is ""o o o o i.This data is also written in the same way as above. Decoder (DEL) in Figure 2
It is latched into the register (REGl) at the timing when the terminal (TTO) becomes “High.” At this time, the
The output of the decoder (CO2) is 'o 016, and as shown in Table 5, the terminal (dl) of the decoder (DE2) is "Higf+", so the register (REG3)
The output data of the register (REGl) is latched. Also, in Figure 1, the output of the counter (CO6) is "016
When this happens, the output of the AND circuit (AN25) becomes "High", a pulse of "High" is output from the one-shot circuit (055), and the flip-flop (FF4) is set. Then, at the point when the data transmission of the type of lens adapter ■ is completed, that is, the decoder (DE3)
When the terminal (To) next rises to “High 6”,
The D flip-flop (DF5) takes in the D input and converts q
The output becomes Low. Also, in the case of a lens adapter,
Since the terminal (To) of IC (2) is low, the analog switch (A8.2) is turned off and data transmission from the lens adapter to the camera body is prohibited. Next, a case where the camera accessory attached to the camera body is an interchangeable lens will be described below. In this case, i c
Only the terminal (TQ) of (2) is connected to the 1E power supply, and the data of seed code 0001 is output to the terminals (ta), (t2), (t1'), and (to), as shown in Table 4. As shown, data of 000 (5) is output from the decoder (DE4) terminals (eQ) to (e3), and the data of 000 (5) is output from the decoder (DE5).
From terminals (fo) to (T4), “o o o o
Data c; is output. Then, at the rise of the read start signal (start) of the terminal (J3), the preset counter (CO7) receives "00" from the decoder (DE4).
The data of 0δ is preset, and the counter (COB) is also released from the reset state. When the output of the counter (CO6) becomes "016", the output of the AND circuit (AN25) becomes High, and a "High" pulse is output from the one-shot circuit (056), and the flip-flop (FF4) is set, and (2) the q output of the flip-flop (DF5) becomes High at the rising edge of the timing pulse from the terminal (To) of the decoder (DE3). At this time, the terminal (0) is H
igh, so the analog switch (AS2) is connected via the AND circuit (AN32) and the OR circuit (OR11).
becomes conductive and the data code from ROM (RO1) can be output. And the terminal (T1) of the decoder (DE3)
), the counter (CO6
) becomes °O1i, and the output of the multiplexer (MPl
), the data “0000001f” is stored in the ROM (ROl
) is output as address data. With this address specification, the check code 11100 is output from the ROM (ROl), and the decoder (DE
3) is taken into the shift register (SR2) at the rising edge of the timing pulse of the terminal (T2), and the clock pulse (
This data is sequentially transferred to the terminal (J5
) to the terminal (JB5) in Figure 2. Then, this data is sequentially read into the shift register (SRI) in synchronization with the falling edge of the clock pulse (cp), and latched into the register (REGl) at the rising edge of the timing pulse of the terminal (FB□) of the decoder (DEl). Ru. Furthermore, at the rise of the timing pulse of the terminal (TBl) of the decoder (1) E 1 ), the terminal (d2) of the decoder (DH2) becomes 11fgh, so the register (R
A check code is latched in uO4). The data read into the register (RuO4) is determined by the AND circuit (AN16) whether it is 1110δ or not. If it is determined that it is not 11100, it means that the interchangeable lens is not attached, so the AND circuit (A
The gate of N17) is opened and the pulse or read end signal (endl) of the terminal (TB2) of the decoder (+) El) is opened.
is output as This signal (end 1 ) is applied to the reset terminal of the flip-flop (FF1) via the OR circuits (OR3) and (OR2) to reset the flip-flop (FF1). When the data is 11100 and it is determined that an interchangeable lens is attached, the terminal (T1) of the decoder (DE3) is
Every time "High" rises to 6, the output of the counter (CO6) is '1o 6, "toi, R16,"11f and Natte, Marf Frek"t (MPl) Color Lt"tlo
oool(Xj”ooooolof, ?Joooox
16. The address data of ``0000011f'' is sequentially output, and as mentioned above, the data of the maximum aperture value, minimum aperture value, focal length, and principal point interval of the interchangeable lens are sequentially output from the ROM (ROl), and the camera shown in Fig. 2 is output. The registers (RuO5), (RuO6) on the main body side are read sequentially to (RuO2) and (REGB). In Figure 1, the output of the counter (CO6) is 111''.
When this happens, the output of the AND circuit (AN26) rises to I(high), and the output from the one-shot circuit (057) goes high.
h" pulse is output. This pulse sets the flip-flop (FF5) and decoder (DE3).
) The Q output of the D flip 70 tube (DF6) becomes High at the rising edge of the next timing pulse at the terminal (To) of the terminal (To). As a result, the gate of the AND circuit (AN27) is opened, and the counters (CO7) and (CO8) are connected to the terminals (
As the pulse from T1) comes to be input, data from the data input (α1) comes to be output from the multiplexer (MPl). Next timing pulse of terminal (T1) of decoder (DE3) or counter (CO7)
Since the counter (CO7) is preset with the output data 0000 of the decoder (DE4) by the read start signal (start), the output of the counter (CO7) becomes 0001, and the multiplexer (
MP1) is output as the upper 4 bits of data input (α1). Next, the data input to the lower 4 bits of data input (α1) will be explained. D flip-flop (DF6)
The Q output of becomes High and the AND circuit (A N
27) is opened, and the terminal (of the decoder (DE3)) is opened.
When a timing pulse is output from T1), the counter (CO7) reaches °000f and the counter (C
The output of OB) becomes 01'', and the AND circuit (AN30)
, (AN31) and the output of the OR circuit (ORIO) are I
So-called. As a result, the terminal (DS) becomes Low, and the inverter (IN2) externally connected to the IC (2)
The output of becomes High and the analog switch (AS
IO) to (A S 13) conduct, and I C (2)
The input terminals (k3) to (ko) of the lens receive data from a distance movement amount data output device (4) that outputs data corresponding to the amount of movement of the distance ring (not shown) of the interchangeable lens from its closest position. input, and this data is sent to the multiplexer (
MP1) is sent to the lower 4 bits of the data input (α1). Therefore, one of data from IOH to IFl is sent as the address data of the ROM (RO1).This area of the ROM (RO1) contains the distance data of the interchangeable lens ■, as shown in Table 1-1. is remembered,
The distance data code corresponding to the movement amount of the distance ring from the distance movement amount data output device (4) is stored in the ROM (RO1).
Similarly to the above, it is latched to the register (REGg) on the camera body side shown in FIG. In Figure 1, the terminal (T1) of the decoder (DE3)
When the next timing pulse rises, the counter (CO7)
The output is "ooxo, the output of the counter (Co8) ji"
It becomes 16. When the output of the counter (COB) becomes jδ, the output of the OR circuit (OR10) becomes "High", and the terminal (DS) becomes -High.
The output of the inverter (IN2) becomes Low, the analog switches (AS5) to (ASB) become conductive, and data corresponding to the number of aperture steps from the open aperture by the aperture ring is output from the aperture step number data output device (3) to the terminal ( k3)
to (kQ). Therefore, the multiplexer (
One address data from 20H to 2FH is sent from MPl) to ROM (ROl). This address area of ROM (RO1) contains Table 1-1.
j As shown, data corresponding to the aperture value of the interchangeable lens (2) is stored, and the data code of the aperture value corresponding to the number of stops is output from the ROM (RO1). This data is latched in the register (REGlo) on the camera body side in FIG. 2 in the same manner as described above. When the aperture value data code is read into the register (REGlo) on the camera body side shown in Figure 2, the next terminal (T
B2), the AND circuit (AN21) outputs the read end signal (end2), and the OR circuit (OR3) outputs the read end signal (end2).
), a reading end signal (end) is output. This read end signal (end) is sent to the flip-flop (FF1) via the OR circuit (OR2), and this flip-flop (FF1) is reset. Therefore, the Q output terminal of the flip-flop (FF1) becomes Low, and the counter (CO1), (Co2
) enters the reset state, and the decoders (DE 1) and (D
E2) becomes unable to output timing pulses. Similarly, the counters (CO3), (CO6), (C
O8), D flip flop (DF5), (DF5)
goes into reset state, decoder (DE3), RO
M (ROl) or becomes unable to output. In Figure 2, the photometry switch (S
l) remains closed, the Q output of the D flip-flop (DFl) remains High, so the clock pulse (cp) is output via the AND circuit (ANl). continues to be input to the frequency divider (DI 1 ), and for example, four clock pulses are output from this frequency divider (Dll). At the rising edge of this 4 Hz clock pulse, the one-shot circuit (052) outputs “High”.
The pulse of h is inputted to the flip-flop (FF1) via the OR circuit (OR1), the flip-flop (FF1) is set again, and the Q output becomes ¥(ig
h, and a read start signal (start) is output. Therefore, if the photometry switch (Sl) remains closed, data from the lens adapter and interchangeable lens will be read into the camera body repeatedly at a frequency of 4 Hz. In addition, if it is necessary to read other information into the camera body, such as set focal length information or aperture correction amount according to the rotation of the zoom ring from the zoom lens, increase the number of read registers on the camera body side. Then, when the last data that needs to be read is read, a read end signal (end) may be outputted at the next timing pulse of the terminal (TB2). Furthermore, signals from the AND circuits (AN 1s) (AN 16) and data from the registers (REG3), (REG5) to (REGIO) are used as data for controlling and displaying the camera body, but this invention Since these are not directly related, the control and display circuits on the camera body side will be omitted. Next, if the camera accessory attached to the camera body is a lens adapter ■, connect the IC (2) terminal ([
1) is connected to the 1E power supply, terminals (La), (t2
), (Lx), and (to), the type code "0010" is output, and as shown in Table 4, the decoder (1) E5) outputs the data "0000 '1." Therefore, in this case, the addresses 00001001 and 00001010 are specified, and the data code of the lens adapter (3) is read into the camera body. When the data of 0011 is input to the terminals ((3) to (10)), it is when the interchangeable lens ■ is attached to the camera body, and the data of 0010° is input from the decoder (DE4) and “oooof” is input from the decoder (DE5). The data is output. Therefore, the ROM (RO1) is an area "o o o 0101 i to" where the fixed data of the lens ■ is stored.
00001111 is first specified sequentially, and then the counter (CO7) is preset to ``001δ'', so the areas ``301'' to ``ari'' where the shooting distance data is stored are specified.
One address of the aperture values is designated, and then one address of the aperture values is designated. Similarly, the terminal (t3) of IC (2) is selected depending on the type of camera accessory attached to the camera body. The type code shown in Table 4 is output to (12), (11), and (10), and the decoder (DE
4). (1) The data shown in Table 4 is output from E5), and the ROM (ROl) shown in Table 1-1.1-2 is output accordingly.
address is specified, and a data code corresponding to the interchangeable lens or lens adapter to be used is output. On the other hand, while the photometry switch (Sl) remains open and data is not transferred to the camera body, for example, 15 Hz is output from the terminal (fn) of the splitter (DI2), and 15 Hz is output from the terminal (fn-1) of the splitter (DI2). outputs a 32 Hz clock pulse. At this time, the output of the counter (ω8) becomes 00, the output of the AND circuit (AN30) becomes "High," the gate of the AND circuit (AN31) is opened, and the clock pulse output from the terminal (fn) is AND circuit (
AN31), terminal (I) via OR circuit (OR10)
S) is output. Therefore, terminals (k3) to (k
o) contains distance ring movement distance data from the distance movement data output device (4) when the terminal (fn) is Low', and aperture stage number data when the terminal (fn) is High. The data of the number of refinement stages is output from the output device (3).Then, the third
As shown in the figure, the fall of the output of the AND circuit (AN35), that is, the terminal (fn) is between "High"
n-1) (7) At the falling edge, data on the number of narrowing stages is read from the terminals (k3) to (ko). On the other hand, the register (REG 21) is stored at the terminal (k3) to ( k
Data on the amount of movement of the distance ring is read from the distance movement amount data output device (4) via the device (4). Then, the data representing the set aperture value and shooting distance latched in the teleregisters CREG20) and (REG21) are displayed on the respective display sections (DP
I) and (DP2) are displayed numerically. Next, the aperture stage number data output device (3) and distance movement amount data output device (4) shown in FIG. 1 will be explained. As shown in FIG. 4, the sliding contact piece (10) works in conjunction with the aperture ring or distance ring of the interchangeable lens to connect the electrodes (12) to (15), the ground electrode (11), and the reference electrode (16).
Slide the top in the vertical direction of FIG. When the interchangeable lens is attached to the camera body, the 1E power source (Fig. 2) is connected to the electrodes (12) to (15) and the reference electrode (16) via resistors (R11) to (R15), respectively. . Electrode (12)
(15) are connected to the earth electrode (11) via the sliding contact piece (10), and when the sliding contact piece (10) slides in the vertical direction in FIG. The configuration is such that gray code data is output from the connection points between each of (12) to (15) and the resistor. Further, the reference electrode (16) is such that the sliding electrode (10) is the electrode (1
2) to (15), the sliding electrodes (l) are configured so that they come into contact only when the code output bands la), tb), tc)... The connection point between the electrode (12) and the resistor (R11) is connected to the input terminal of the inverter (IN5), and the electrode (
13) and the resistor (R12) is the inverter (lN
6) is connected to the input terminal of the electrode (14) and the resistor (R1
3) is connected to the input terminal of the inverter (IN7), and the connection point between the electrode (15) and the resistor (R14) is connected to the input terminal of the inverter (INg). Inverter (IN5) as described above. The output terminals of (IN6), (IN?), and (INS) are each connected to the 4-bit input terminal of the register (REG30). Further, a connection point between the reference electrode (16) and the resistor (R15) is connected to an inverting input terminal of an AND circuit (AN40). The non-inverting input terminal of this AND circuit (AN40) is connected to the output terminal of the pulse generator (PG) on the camera body side via terminals (J2) and (JR2), and the output terminal of the AND circuit (AN40) is Circuit (OR20
) is connected to one input terminal of the This OR circuit (OR
20) has a power-on reset circuit (
The output terminal of the power-on reset circuit (20) is connected to the +E power source of the camera body via the terminals (Jl) and (JBI). The output terminal of the above OR circuit (OR20) is the register (R
Connected to the latch terminal of EG30). The 4-bit output terminal of this register (REG30) is the decoder (DE
lo) are respectively connected to the 4-bit input terminals. The circuit shown in Fig. 4 is the aperture stage number data output device (3).
When the decoder (DElo) is equipped with a 4-bit output terminal, the first terminal is connected to the input terminal of the analog switch (ASB) shown in Fig. 1, and the second terminal is connected to the input terminal of the analog switch (AS7) in Fig. 1. The third terminal is connected to the input terminal of the analog switch (AS6), and the fourth terminal is connected to the input terminal of the analog switch (AS5). When the interchangeable lens is attached to the camera body, power supply is started from the power supply line (E) via the terminal (Jl) (FIG. 1) of the IC (2). This causes the power-on reset circuit (20) to output a high power-on reset signal (
FOR) is output and given to the latch terminal of the register (REG30) via the OR circuit (OR20), and the gray code data that is the output of the inverters (INs) to (INB) is latched to the register (REG30). Ru. Then, this latched data is sent to the decoder (DEL).
o) is converted into a binary code and output to terminals (kQ) to (k3) via analog switches (AS5) to (ASB) or (ASlo) to (A513). Next, when the sliding contact piece (10) moves and separates from the reference electrode (16), for example, (
From al to (bl, register (RE
New data different from the data latched in G30) is output from the inverters (IN5) to (INB). At this time, when the sliding contact piece (10) separates from the reference electrode (16), a High signal is input to the inverting input terminal of the AND circuit (AN40), so the AND circuit (
AN40) has its gate closed and the register (REG30)
) is not latched, and the same data as before is output to the terminals (k3) to (ko). When the sliding contact piece (10) comes to the center position of one code output band, the sliding contact piece (]0) contacts the reference electrode (16) and the gate of the AND circuit (AN40) is opened. , the clock pulse (cp) is input to the latch terminal of the register (REGao) via the OR circuit (OR20), the new gray code data is latched to the register (REG30), and the new gray code data is input to the terminals (k3) to (kQ). Data is output. As mentioned above, in the aperture stage number data output device (3) and the distance movement amount data output device (4), the register (R
The data in EG30) is updated using the sliding contact piece (10).
) is in the center of one code output band, so
The data is updated in a stable state, no unplanned data is captured, and unlike conventional devices of this type, when there is a sliding contact near the code switching boundary, the output Problems such as data being extremely unstable and unplanned data being output, for example, the display being difficult to read, can be resolved. In the above-mentioned embodiment, a ROM is used in which various types of camera accessory data are sorted and arranged for each type of camera accessory.
The type code generating means is configured such that the upper bits of the address specify the area, but conversely, the data division arrangement in RONl can be arranged so that the lower bits of the address specify the camera accessory. You can change it. In this case, data is sorted and arranged by data type (for example, open aperture value, minimum aperture value, focal length, etc.), and this data type becomes an area of the ROM. In the above embodiment, the terminal (J B3 ) is connected to the camera body. Read start signal (start) via (Js)
The terminals (JBi) and (Jt) are designed to always supply →-E power, but the power is supplied to the camera accessory side only when reading data, and this power supply starts. It is also possible to provide a circuit on the camera accessory side that outputs a specific signal (for example, a power-on reset signal), and to start the read operation based on this signal. In this way, the terminal (Js) of the above-mentioned embodiment. (JBa) can be omitted. Furthermore, all of the data for addressing the ROM (RO1) is output from the circuit of the IC (2) on the camera accessory side. (0) ~ (t3
) may be sent from the camera body. In the above embodiments, so-called lens-based camera accessories such as interchangeable lenses and lens adapters have been described, but the data output device of the present invention is not limited to the lens-based camera accessories described in 1. The present invention may be applied to other camera accessories that can be attached to the camera body and have photographing conditions such as the amount of light emitted and the photographing cycle as data, such as a camera or a motor drive. In this case, for example, data such as the maximum amount of light emitted, the minimum amount of light emitted, and the set amount of light emitted are transferred from the electronic flash to the camera body. Historically, in the above-described embodiments, the circuit section (2) of the present invention was constructed from individual circuit elements such as flip-flops and registers, but in this embodiment, the entire circuit section was constructed from a microprocessor such as a one-chip microcomputer. The data output device of the invention may be controlled sequentially. As explained above, the present invention provides versatility to the RoM by collectively storing data regarding multiple types of camera accessories such as interchangeable lenses and lens adapters in a fixed storage device such as a ROM. Since a common ROM can be attached to multiple types of camera accessories, the cost of the circuit section equipped with the ROM can be reduced.
Therefore, the price of camera accessories equipped with this circuit section can be reduced.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明のカメラアクセサリ−側の回路の一実施
例を示す回路図、第２図は本発明のカメラ本体側の回路
の一実施例を示す回路図、第３図は第１図の部分回路の
動作タイムチャート、第４図は第１図の部分回路図であ
る。（２）・・・回路部、（３）・・・絞り段数データ出力
装置、（４）・・・距離移動量データ出力装置、（１０
）・・・摺動接片、（１１）乃至（１６）・・・電極、
（ＲＯＩ）・・・ＲＯＭ、（Ｊｔ）乃至（Ｊｓ）、（ｔ
□）乃至（１３）（ｋｏ）乃至（ｋ３）。（ＤＳ）、（ＪＢＩ）乃至（Ｊｓ５）・・・端子、（Ｃ
０１）、（α梠（ＣＯ３）（ＣＯ６）、（ＣＯ７）、（
ＣＯ８）・・・カウンタ、（ＤＥ４）乃至（ＤＥ５）、
（ＤＥＩ□）−・　　デコーダ、（ＡＮＩ）乃至（ＡＮ
ｌｌ）、　（ＡＮＩ５）・（ＡＮＩ６）、（ＡＮＩ７）
、（ＡＮ２Ｉ’）、い’ｔｓ）乃至（ＡＮ３５）　、（
ＡＮ４０）　＝−７７ド回路、（ＯＲ１）、（ＯＲ２）
。（ＯＲ３）、（ＯＲ４）、（ＯＲＩＯ）、（ＯＲ１１）
、（ＯＲ２０）−−−オア回路、（０５１）、（０５２
）、（Ｏ３５）、（０５６）、（０５７）・・・ワンシ
ョット回路、（ＦＦＩ）、（ＦＦ４）、（ＦＦ５）、（
ＦＦ６）・・・フリップフロップ、（ＤＦｌ）、（ＤＦ
５）、（ＤＦ６）・・・Ｄフリップ７０ツブ、（ＭＰｌ
）・・・マルチプレクサ、（ＳＲ１）、（ＳＲ２）・・
・シフトレジスタ、（Ｒ’ＥＧ１　）乃至（ＲＥＧｌｏ
）、（ＲＥＧ２０）、（ＲＥＧ２１　）、（ＲＥＧ３０
）−０−レジスタ、（ＩＮＩ）、（ＩＮ２）、（ＩＮｓ
）乃至（ＩＮＳ）・・・インバータ、（ＡＳ２）、（Ａ
Ｓ５）乃至（ＡＳ８）、（ＡＳＩＯ）乃至（ＡＳ１３）
・・・アナログスイッチ特♂［出願人　ミノルタカメラ
株式会社代　理　人　弁理士　青　山　　葆　外２名手
続補正書（自発）、昭和５７年１２月１３日特許庁　長　官　殿１　事件の表示昭和５７年特許願第　　３５６５９　　　万２発明の名
称カメラアクセサリ−のデータ出力装置、３補ＩＬをする者事件との関係　特許出願人住所　　入阪市東区安土町２丁目３（７番地大阪国際ビ
ル名称　　（６０７）　　　　ミノルタカメラ閉式会社
代−１！２者　　　　　１）　１１（１コ　　英　　雄
１代理人７、補正の内賽（１）明細書の第６４頁第１１行目と第１２付目の間に
以下の文を挿入する。［尚、第１図において、アクセサリ−データｌｊＡ力用
のシフトレジスタ（ＳＲ２）は、５ビツト入力のシフト
レジメタとして稠成さねている。このシフトレジスタは
、デコーダ（ＤＥｌ）の端子（ＴＩ３７）のタイミング
パルスの立ち上がりで並列に入力さねているデータを取
り込み、以後、端子（ＴＢ□）〜σＢ７）のタイミング
パルスの立ち上かりて最上位ビットのデータから順次デ
ータを出力端子へ的外に出力する。このよう力動作を行
なうシフトレジスタは次のような回路構成になっている
。ます並列に入力される各ビットのデータかプリセット
されるフリップ・フロップを各ビットことに５個設ける
。そして、下位ビットに対応するフリップフロップの出
力端子が該下位ビットのすぐ上位のビットに対応するフ
リップ・フロップの入力端子に接続される。こうするこ
とで、クロックパルスに同期して各フリップ・フロップ
にプリセットされたデータか下位ビットから上位ビット
に順次転送さねるっさらに、５個のうちの最」−位ビッ
トのデータかプリセットされるフリップ・フロップの出
力端１−ｆを、もう１つ設けた６番目のフリップ・ソロ
ツブの入力端子に接続する。そして、この６Ｍ目のフリ
ップ・フロップの出力端イをシフトレジスタの出力端子
とする。こうすることで、６番Ｌ１のフリップ・フロッ
プはクロックパルスに同期して最上位ヒツトのデータか
プリセットされるフリップ・フロップの出力を取り込む
ことによって’１ｌｌｌｔｌクロックパルスたけ遅れて
データを出力するようになっている。」（２）り・７１図を別組のとおり補正する。FIG. 1 is a circuit diagram showing an embodiment of the circuit on the camera accessory side of the present invention, FIG. 2 is a circuit diagram showing an embodiment of the circuit on the camera body side of the present invention, and FIG. 3 is a circuit diagram showing an embodiment of the circuit on the camera body side of the present invention. FIG. 4 is a partial circuit diagram of FIG. 1. (2)...Circuit section, (3)...Aperture stage number data output device, (4)...Distance movement amount data output device, (10
)...Sliding contact piece, (11) to (16)...Electrode,
(ROI)...ROM, (Jt) to (Js), (t
□) to (13) (ko) to (k3). (DS), (JBI) to (Js5)...terminals, (C
01), (α梠(CO3)(CO6),(CO7),(
CO8)...Counter, (DE4) to (DE5),
(DEI□) - Decoder, (ANI) to (AN
ll), (ANI5)・(ANI6), (ANI7)
, (AN2I'), it's) to (AN35), (
AN40) =-77 circuit, (OR1), (OR2)
. (OR3), (OR4), (ORIO), (OR11)
, (OR20)---OR circuit, (051), (052
), (O35), (056), (057)...One-shot circuit, (FFI), (FF4), (FF5), (
FF6)...Flip-flop, (DFl), (DF
5), (DF6)...D flip 70 tube, (MPl
)...Multiplexer, (SR1), (SR2)...
・Shift register, (R'EG1) to (REGlo
), (REG20), (REG21), (REG30
)-0-register, (INI), (IN2), (INs
) to (INS)...Inverter, (AS2), (A
S5) to (AS8), (ASIO) to (AS13)
・・・Analog Switch Special ♂ [Applicant: Minolta Camera Co., Ltd. Agent, Patent Attorney: Aoyama Aoyama, and 2 other procedural amendments (voluntary), December 13, 1980, Director General of the Japan Patent Office 1 Display of the case 1982 Patent Application No. 356,592 Name of Invention: Data Output Device for Camera Accessories, 3rd Supplement Relationship to IL Person's Case Address of Patent Applicant Address: 2-3 Azuchi-cho, Higashi-ku, Irisaka City (7) Osaka Kokusai Building Name (607) ) Minolta Camera Closed Company Fee - 1! 2 Parties 1) 11 (1 Hero 1 Agent 7, Indication of Amendment (1) The following is written between page 64, line 11 and 12 of the specification. Insert the following sentence. [In Fig. 1, the shift register (SR2) for accessory data ljA input has been developed as a 5-bit input shift register. At the rising edge of the timing pulse of the terminal (TI37), the data that is being input in parallel is taken in, and then, at the rising edge of the timing pulse of the terminal (TB□) to σB7), the data is sequentially output from the most significant bit data. Output to the terminal incorrectly. A shift register that performs such a force operation has the following circuit configuration. Five flip-flops are provided for each bit to preset the data of each bit input in parallel. The output terminal of the flip-flop corresponding to the lower bit is connected to the input terminal of the flip-flop corresponding to the bit immediately above the lower bit. By doing this, the data preset in each flip-flop is transferred sequentially from the lower bit to the upper bit in synchronization with the clock pulse, and the data of the lowest bit of the five is preset. The output terminal 1-f of the flip-flop is connected to the input terminal of another sixth flip-flop. Then, the output terminal A of this 6Mth flip-flop is used as the output terminal of the shift register. By doing this, the flip-flop of No. 6 L1 synchronizes with the clock pulse and takes in the data of the most significant hit or the output of the flip-flop that is preset, so that it outputs the data with a delay of '1lllltl clock pulse. It has become. (2) Revise Figure 71 as a separate set.

Claims

【特許請求の範囲】＋ｒ＋　　’Ｄ数種類のカメラアクセサリ−の種々のデ
ータを各アドレスに１個ずつ固定記憶した固定記憶Ｎ路
と、各カメラアクセサリ−の種類に対応した種類コード
を発生する種類コード発生手段と、この種類コードに応
じて上記固定記憶回路における上記データのアドレスを
指定するアドレス指定回路と、該アドレス指定回路によ
り指定された上記固定記憶回路のアドレスに記憶されて
いるデータをカメラ本体側に転送するデータ転送端子と
を有する回路部を備えたカメラアクセサリ−のデータ出
力装置。（２）固定記憶回路は絞り値や焦点距離等のデータの種
類ごとに又は　前記カメラアクセサリ−の種類ことにま
とめて区分された前記種々のデータか固定記憶される領
域を多数有し、前記アドレス指定回路は前記種類コード
に応じて前記領域を指定する特許請求の範囲第１項に記
載のカメラアクセサリ−のデータ出力装置。[Claims] +r+ 'D A fixed memory N path that fixedly stores various data of several types of camera accessories, one at each address, and a type code that generates a type code corresponding to the type of each camera accessory. a generating means; an addressing circuit for specifying the address of the data in the fixed memory circuit according to the type code; A data output device for a camera accessory, which includes a circuit section having a data transfer terminal for transferring data to the side. (2) The fixed memory circuit has a large number of areas in which the various types of data, such as aperture value and focal length, are fixedly stored, categorized by type of data such as the aperture value and focal length, or by the type of camera accessory, 2. A data output device for a camera accessory according to claim 1, wherein the designation circuit designates the area according to the type code.