JPS5814621Y2 - printed wiring board - Google Patents

printed wiring board

Info

Publication number
JPS5814621Y2
JPS5814621Y2 JP2813478U JP2813478U JPS5814621Y2 JP S5814621 Y2 JPS5814621 Y2 JP S5814621Y2 JP 2813478 U JP2813478 U JP 2813478U JP 2813478 U JP2813478 U JP 2813478U JP S5814621 Y2 JPS5814621 Y2 JP S5814621Y2
Authority
JP
Japan
Prior art keywords
land portion
film
printed wiring
wiring board
soldering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP2813478U
Other languages
Japanese (ja)
Other versions
JPS54132761U (en
Inventor
徳行 土屋
元宏 村野
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to JP2813478U priority Critical patent/JPS5814621Y2/en
Publication of JPS54132761U publication Critical patent/JPS54132761U/ja
Application granted granted Critical
Publication of JPS5814621Y2 publication Critical patent/JPS5814621Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

【考案の詳細な説明】 本考案は、絶縁基板上に導体パターンをプリント配線し
て成るプリント配線基板に関し、特にハンダディップ方
法等で全面をほぼ同時にハンダ付けするようなプリント
配線基板の改良に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a printed wiring board in which a conductive pattern is printed on an insulating substrate, and more particularly to an improvement in a printed wiring board in which the entire surface is soldered almost simultaneously using a solder dip method or the like.

第1図および第2図は、従来のプリント配線基板1の一
例を示している。
1 and 2 show an example of a conventional printed wiring board 1. FIG.

これら第1図および第2図において、プリント配線基板
1は、ベークライトやガラスエポキシ等の絶縁基板2に
、抵抗、トランジスタ等の電子部品の端子を挿通するた
めの貫通孔(いわゆるスルーホール)3を形成するとと
もに、これら貫通孔3に挿通された端子間を電気的に接
続する所定の配線パターンとなるような導体薄膜4を被
着形成している。
1 and 2, a printed wiring board 1 has a through hole (so-called through hole) 3 in an insulating substrate 2 made of Bakelite, glass epoxy, etc., through which terminals of electronic components such as resistors and transistors are inserted. At the same time, a conductive thin film 4 is deposited to form a predetermined wiring pattern for electrically connecting the terminals inserted through the through holes 3.

この導体薄膜4は、プリント配線基板1のハンダ付は面
(第1図の紙面表面)に形成されており、ハンダを付着
して上記端子と導体薄膜4とを電気的に接続するための
ランド部5を有している。
This thin conductive film 4 is formed on the soldered surface of the printed wiring board 1 (the surface of the paper in FIG. 1), and is used as a land for electrically connecting the terminal and the thin conductive film 4 by adhering solder. It has part 5.

さらに、ハンダディップ方法等でハンダ付けするような
プリント配線基板においては、上記ランド部5以外の部
分へのハンダの付着を防止するため、溶融ハンダとの濡
れや接着性が悪い材料のレジスト膜6を被着形成してい
る。
Furthermore, in printed wiring boards that are soldered using a solder dip method, etc., in order to prevent solder from adhering to parts other than the land portions 5, a resist film 6 made of a material with poor wettability and adhesion with molten solder is required. is formed by adhesion.

すなわち、このレジスト膜6は、プリント配線基板1の
ハンダ付は面上で、上記ランド部5を除くほぼ全面に被
着形成されている。
That is, the resist film 6 is formed on the soldered surface of the printed wiring board 1, covering almost the entire surface of the printed wiring board 1 except for the land portions 5.

また、このレジスト膜6の表面には、抵抗等の電子部品
の端子間の関係や部品番号等を表示するためのシンボル
マーク7となるようなインク膜8が被着形成されている
Further, on the surface of this resist film 6, an ink film 8 is formed to form a symbol mark 7 for displaying the relationship between terminals of an electronic component such as a resistor, a part number, etc.

このようなシンボルマーク7のうち、たとえばトランジ
スタのベース、エミッタ、コレクタの3端子をまとめて
表現するために、これらの3端子と電気的に接続される
3個のランド部5′をとり囲むようなシンボルマーク7
′が設けられる。
Among these symbol marks 7, for example, in order to collectively represent the three terminals of a transistor, such as the base, emitter, and collector, a symbol mark 7 is designed to surround three land portions 5' that are electrically connected to these three terminals. symbol mark 7
' is provided.

このようなランド5′をとり囲むようなマーク7′は、
トランジスタやIC等のように多くの端子を有する電子
部品の場合に、ハンダ付けした後でも上記電子部品の端
子のまとまりが明確に判別でき、ハンダの接触不良チェ
ックやアフターサービスの際の部品交換等が容易に行な
えるため、その必要性が高い。
A mark 7' surrounding such a land 5' is
In the case of electronic components such as transistors and ICs that have many terminals, clusters of terminals can be clearly identified even after soldering, making it easy to check for poor solder connections and replace parts during after-sales service. This is highly necessary because it is easy to do.

ところが、ハンダ付けをすべきランド5′の周辺部では
、レジスト膜6とインク膜8との二層構造を有している
ため、端部の厚さtが厚くなり、他のマークをもたない
ランド部に比較して、ハンダが円滑に付着しにくくなる
とともに、上記厚さtが厚くなければなるほど気泡等が
含まれ易くなる。
However, since the peripheral part of the land 5' to be soldered has a two-layer structure of the resist film 6 and the ink film 8, the thickness t of the end part becomes thicker and other marks are formed. It is difficult for solder to adhere smoothly, and the thicker the thickness t, the more air bubbles and the like are more likely to be included.

このためハンダ付けの電気的な接触不良が増大するとと
もに、ハンダ付けの強度も弱くなり易いという欠点があ
る。
For this reason, there are disadvantages in that electrical contact failure during soldering increases and the strength of soldering tends to weaken.

また、レジスト膜6とインク膜8との相対的な配置精度
上の問題から、第3図に示すように位置が距離dだけず
れた場合には、ランド部5′に形成される窓の面積が減
少し、ハンダが付着する面積が狭くなるため、この場合
にもハンダ付は強度の低下や電気的な接触不良等の問題
が生じ易くなる。
Furthermore, due to the problem of relative placement accuracy between the resist film 6 and the ink film 8, if the positions are shifted by a distance d as shown in FIG. 3, the area of the window formed in the land portion 5' Since the area to which the solder adheres becomes narrower, problems such as a decrease in strength and poor electrical contact are likely to occur in soldering in this case as well.

本考案は、このような従来の欠点を除去すべくなされた
ものであり、ランド部周囲をとり囲むようなインク膜の
マークを形成した場合に、ハンダ付けの強度や接触性が
低下しないようなプリント配線基板の提供を目的とする
ものである。
The present invention was developed in order to eliminate these conventional drawbacks, and is designed to prevent the soldering strength and contact properties from decreasing when an ink film mark surrounding the land is formed. The purpose is to provide printed wiring boards.

以下、本考案に係る好ましい実施例について、図面を参
照しながら説明する。
Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.

第4図は実施例のプリント配線基板11の要部を示す断
面図、第5図は該実施例の一部切欠平面図である。
FIG. 4 is a sectional view showing the main parts of the printed wiring board 11 of the embodiment, and FIG. 5 is a partially cutaway plan view of the embodiment.

これら第4図および第5図において、ベークライトやエ
ポキシ樹脂等の絶縁材で作られた絶縁基板12に、電子
部品の端子挿通用の貫通孔13を形成するとともに、少
なくともハンダ付は面(第4図中上方表面)には、良導
体薄膜14が被着形成されている。
4 and 5, an insulating substrate 12 made of an insulating material such as Bakelite or epoxy resin is provided with through holes 13 for inserting terminals of electronic components, and at least the soldering surface (the fourth A good conductor thin film 14 is deposited on the upper surface (in the figure).

この良導体薄膜14は、たとえば銅箔等を絶縁基板12
のハンダ付は面上に被着した後、エツチング処理等を施
すことにより、上記各貫通孔13を連絡するような所定
の配線パターンを形成しており、貫通孔13の周囲には
、上記挿通された端子を良導体薄膜14に電気的に接続
するようにハンダを付着するためのランド部15を有し
ている。
This good conductor thin film 14 is made of copper foil or the like on an insulating substrate 12.
After the soldering is applied to the surface, a predetermined wiring pattern connecting the through holes 13 is formed by etching or the like. It has a land portion 15 for attaching solder to electrically connect the terminal to the good conductor thin film 14.

さらに、このようなランド部15以外の部分を覆うよう
に、レジスト膜16が被着形成されている。
Further, a resist film 16 is formed to cover the portion other than the land portion 15.

このレジスト膜16は、溶融ハンダとの濡れや接着性が
悪い材料を用いており、ハンダディップ方法(ソルダテ
゛イツプ方法ともいう。
This resist film 16 is made of a material with poor wettability and adhesion with molten solder, and is formed using a solder dip method (also referred to as a solder dip method).

)等でノ\ンダ付けしても、これらレジスト膜16の表
面にはハンダが付着せず、ランド部15の露出面のみに
選択的にハンダが付着する。
) etc., solder does not adhere to the surface of these resist films 16, but selectively adheres only to the exposed surface of the land portion 15.

次に前述したようなトランジスタの3端子を表示するた
めのマーク17は、従来においてはレジスト膜16の表
面にインク膜18を被着形成することにより形成してい
たが、本考案では、レジスト膜16およびランド部15
の周辺部にまたがってインク膜18を被着形成して、マ
ーク17を形成している。
Next, the mark 17 for indicating the three terminals of the transistor as described above was conventionally formed by depositing an ink film 18 on the surface of the resist film 16, but in the present invention, the mark 17 for indicating the three terminals of the transistor is 16 and land portion 15
The mark 17 is formed by depositing an ink film 18 over the periphery of the mark 17 .

すなわち、インク膜18のランド部露出のための窓部の
寸法、たとえば直径aは、レジスト膜16の窓部の直径
すよりも短かく設定されており、ランド部15の周囲で
は、インク膜18がレジスト膜16と置換された構成と
なっている。
That is, the dimension of the window for exposing the land portion of the ink film 18, for example, the diameter a, is set to be shorter than the diameter of the window portion of the resist film 16, and around the land portion 15, the ink film 18 is replaced with the resist film 16.

このとき、ランド部15の露出部分の面積は、マーク1
7を表示するためのインク膜18の上記窓部の面積とな
り、これを高精度に設定することにより、ハンダ付は面
積も高精度に設定できる。
At this time, the area of the exposed portion of the land portion 15 is
This is the area of the window of the ink film 18 for displaying 7, and by setting this with high precision, the area for soldering can also be set with high precision.

インク膜18は、レジスト膜16と同様にハンダとの濡
れ、あるいは密着性が悪く、ハンダディップ方法等のハ
ンダ付は処理時にはハンダが付着しない。
Similar to the resist film 16, the ink film 18 has poor wettability or adhesion with solder, and solder does not adhere during processing when soldering is performed using a solder dip method or the like.

このインク膜18は、実際のレジスト膜16と色の異な
るレジスト膜でもある。
This ink film 18 is also a resist film having a different color from the actual resist film 16.

以上の説明から明らかなように、ランド部15の周辺近
傍では、インク膜18の窓部の周縁がレジスト膜16の
窓部の周縁よりも内側、すなわち貫通孔13側に配置さ
れ、これらの周縁の間の部分では、レジスト膜16の代
わりにインク膜18が配置された構造となっているため
、ハンダが付着されるランド部15の窓部はインク膜1
8の窓部により形成されることになる。
As is clear from the above description, near the periphery of the land portion 15, the periphery of the window of the ink film 18 is arranged inside the periphery of the window of the resist film 16, that is, on the side of the through hole 13, and these peripheries Since the ink film 18 is arranged in place of the resist film 16 in the area between the two, the window part of the land part 15 to which the solder is attached is covered with the ink film 1.
8 windows.

したがって、ランド部15の窓周辺部は、インク膜18
の一層分の厚さtとなり、ハンダディップ方法等でのハ
ンダの浸入が円滑に行なわれ、気泡等も含まれず、確実
にハンダが付着するため、電気的な接触不良がなく、ハ
ンダ付は強度も大となる。
Therefore, the ink film 18 is formed around the window of the land portion 15.
The thickness is t for one layer, and the solder penetrates smoothly using the solder dipping method, etc., and there are no air bubbles, and the solder adheres reliably, so there is no electrical contact failure, and the soldering is strong. becomes large.

さらに、ランド部15の窓部の寸法、形状は、インク膜
18で形成されるシンボルマーク17の寸法、形状によ
り決定されるため、従来のような印刷ずれ等による窓部
面積の減少等を防止でき、ハンダ付は部の接触不良や強
度低下はなくなる。
Furthermore, since the dimensions and shape of the window of the land portion 15 are determined by the dimensions and shape of the symbol mark 17 formed by the ink film 18, the decrease in the window area due to printing misalignment, etc., which is conventional, is prevented. This eliminates poor contact and strength loss when soldering.

なお、本考案は上記実施例のみに限定されるものではな
く、たとえばランド部をとり囲む形状のシンボルマーク
は、トランジスタの場合以外にIC等にも必要に応じて
設けることができ、このときのシンボルマークについて
も同様の構成とすることができる。
It should be noted that the present invention is not limited to the above-mentioned embodiments; for example, a symbol mark in the shape surrounding a land portion can be provided not only on transistors but also on ICs, etc., as necessary. A similar configuration can be applied to the symbol mark.

【図面の簡単な説明】 第1図はプリント配線基板のハンダ付は面の一例を示す
平面図、第2図および第3図は第1図のマーク7′近傍
のそれぞれ異なる形態の従来例を示す断面図、第4図は
本考案の実施例の要部を示す断面図、第5図は該実施例
の要部を示す一部切欠平面図である。 11・・・・・・プリント配線基板、14・・・・・・
導体薄膜、15・・・・・・ランド部、16・・・・・
・レジスト膜、17・・・・・・シンボルマーク、18
・・・・・・インク膜。
[Brief Description of the Drawings] Fig. 1 is a plan view showing an example of the soldering surface of a printed wiring board, and Figs. 2 and 3 show conventional examples of different forms near the mark 7' in Fig. 1. FIG. 4 is a sectional view showing a main part of an embodiment of the present invention, and FIG. 5 is a partially cutaway plan view showing a main part of the embodiment. 11...Printed wiring board, 14...
Conductor thin film, 15... Land portion, 16...
・Resist film, 17...Symbol mark, 18
...Ink film.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] プリント配線基板のハンダ付は面上に配線パターンに従
って被着形成された導体薄膜のハンダ付は部分となるラ
ンド部と、このランド部の外側を覆うように上記ハンダ
付は面に被着形成されたレジスト膜と、上記ランド部を
囲むシンボルマークとなりその大部分がレジスト膜上に
配されたインク膜とを有し、上記ランド部におけるレジ
スト膜の開口窓部周縁よりも内側に上記インク膜の開口
窓部周縁を配し、ランド部の導体薄膜露出部分の周辺に
上記インク膜を延在させて成ることを特徴とするプリン
ト配線基板。
Soldering of a printed wiring board involves forming a conductive thin film on the surface according to the wiring pattern and forming a soldering portion on the land portion, and the soldering layer is formed on the surface so as to cover the outside of this land portion. and an ink film which becomes a symbol mark surrounding the land portion and most of which is disposed on the resist film, and the ink film is located inside the periphery of the opening window of the resist film in the land portion. 1. A printed wiring board characterized in that the ink film is arranged around the periphery of the opening window and extends around the exposed portion of the conductive thin film of the land portion.
JP2813478U 1978-03-07 1978-03-07 printed wiring board Expired JPS5814621Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2813478U JPS5814621Y2 (en) 1978-03-07 1978-03-07 printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2813478U JPS5814621Y2 (en) 1978-03-07 1978-03-07 printed wiring board

Publications (2)

Publication Number Publication Date
JPS54132761U JPS54132761U (en) 1979-09-14
JPS5814621Y2 true JPS5814621Y2 (en) 1983-03-23

Family

ID=28873540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2813478U Expired JPS5814621Y2 (en) 1978-03-07 1978-03-07 printed wiring board

Country Status (1)

Country Link
JP (1) JPS5814621Y2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6022110B1 (en) * 2015-05-21 2016-11-09 株式会社メイコー Printed wiring board and method for manufacturing printed wiring board
WO2016185607A1 (en) * 2015-05-21 2016-11-24 株式会社メイコー Printed wiring board and production method for printed wiring board
WO2016185606A1 (en) * 2015-05-21 2016-11-24 株式会社メイコー Printed wiring board and production method for printed wiring board
JP6085393B1 (en) * 2015-05-01 2017-02-22 株式会社メイコー Printed wiring board manufacturing method and printed wiring board

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6085393B1 (en) * 2015-05-01 2017-02-22 株式会社メイコー Printed wiring board manufacturing method and printed wiring board
JP6022110B1 (en) * 2015-05-21 2016-11-09 株式会社メイコー Printed wiring board and method for manufacturing printed wiring board
WO2016185607A1 (en) * 2015-05-21 2016-11-24 株式会社メイコー Printed wiring board and production method for printed wiring board
WO2016185605A1 (en) * 2015-05-21 2016-11-24 株式会社メイコー Printed wiring board and production method for printed wiring board
WO2016185606A1 (en) * 2015-05-21 2016-11-24 株式会社メイコー Printed wiring board and production method for printed wiring board

Also Published As

Publication number Publication date
JPS54132761U (en) 1979-09-14

Similar Documents

Publication Publication Date Title
US4383363A (en) Method of making a through-hole connector
US4694572A (en) Printed polymer circuit board method
JPS5814621Y2 (en) printed wiring board
JPH0644177U (en) Printed wiring board
JPH057072A (en) Printed wiring board
JPH0224395B2 (en)
US20040119155A1 (en) Metal wiring board and method for manufacturing the same
JPH05335438A (en) Leadless chip carrier
JPH0389589A (en) Printed circuit board
JPS63283051A (en) Substrate for hybrid integrated circuit device
JPH069293B2 (en) Printed wiring board manufacturing method
JP2000309151A (en) Method for printing pastelike substance
JPH04336489A (en) Printed-circuit board
JPH03262186A (en) Printed wiring board
JP3110329B2 (en) Electronic component soldering method
JPH11145602A (en) Printed wiring board
JPH0126121Y2 (en)
JPS60175487A (en) Method of forming solder layer
JPH05190302A (en) Chip resistor and its production
JPH09135070A (en) Printed-board
JP2603863B2 (en) Printed wiring board
JPS5938070Y2 (en) hybrid integrated circuit
JPS6127200Y2 (en)
JPH039343Y2 (en)
JP2000277900A (en) Manufacture of solder-coated composite circuit board