JPS58144914A - Programmable controller - Google Patents

Programmable controller

Info

Publication number
JPS58144914A
JPS58144914A JP57028571A JP2857182A JPS58144914A JP S58144914 A JPS58144914 A JP S58144914A JP 57028571 A JP57028571 A JP 57028571A JP 2857182 A JP2857182 A JP 2857182A JP S58144914 A JPS58144914 A JP S58144914A
Authority
JP
Japan
Prior art keywords
input
output
memory
user program
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57028571A
Other languages
Japanese (ja)
Other versions
JPH0413728B2 (en
Inventor
Toshimi Matsuura
松浦　利美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Tateisi Electronics Co
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tateisi Electronics Co, Omron Tateisi Electronics Co filed Critical Tateisi Electronics Co
Priority to JP57028571A priority Critical patent/JPS58144914A/en
Priority to US06/467,377 priority patent/US4592053A/en
Priority to DE3305807A priority patent/DE3305807A1/en
Publication of JPS58144914A publication Critical patent/JPS58144914A/en
Publication of JPH0413728B2 publication Critical patent/JPH0413728B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/058—Safety, monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/324—Display of status information
    • G06F11/327—Alarm or error message display
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/13—Plc programming
    • G05B2219/13037—Tracing
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/13—Plc programming
    • G05B2219/13128—Relay ladder diagram, RLL RLD KOP
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/14—Plc safety
    • G05B2219/14074—Signature analysis, recorded states, zones are compared to actual
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/14—Plc safety
    • G05B2219/14097—Display of error messages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)
  • Testing And Monitoring For Control Systems (AREA)

Abstract

PURPOSE:To realize the definite understanding and its corresponding treatment for the conditions of a fault, by executing an instruction of a fault detecting program which is set optionally to a user program memory as a part of a user program. CONSTITUTION:A programmable controller is provided with a user program memory 1 which stores a user program, an input circuit 2 to which an external input signal is applied, an output circuit 3 which delivers an output signal, an input/output memory 4 which functions as a buffer memory of the input/output data, a CPU5 which functions as an instruction executing means and an input/ output replacing means to perform a control operation and to execute a fault detecting program, and a working memory 6 using an RAM. As a result, the conditions of a fault including a faulty input/output device, the input/output conditions under which a sequence fault is generated, etc. can be known definitely to perform a proper treatment for correction of the fault.

Description

【発明の詳細な説明】 この発明はプログラマブル・コントローラに係り、特に
異常な論理状況を呈した入出力データを記憶し、異常状
況の把握を可能にするようにしたプログラマブル・コン
トローラに関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a programmable controller, and more particularly to a programmable controller that stores input/output data exhibiting an abnormal logical situation, thereby making it possible to grasp the abnormal situation.

一般に、プログラマブル・コント０−ラにおいては、入
出力機器等の不良によってシーケンス異常を生じた場合
には、プログラムでその論１１Ｉ！異常゛を検出し、そ
れを制御対象の異常情報として外部に出力するようにし
ている。Generally, in a programmable controller, if a sequence abnormality occurs due to a defect in input/output equipment, etc., the program can be used to solve the problem. It detects an abnormality and outputs it to the outside as abnormality information of the controlled object.

従来、この種の異常検出は例えば第１図に示すようにな
されていた。第１図は、継電器ラダー図形式で表現した
ユーザプログラムの一部を示しており、接点Ｘ１．Ｘ２
．Ｘ３．Ｘ４に係ル入出力データ演算命令の次に、故障
診断命令（ＦＡＬ）が実行されることを示している。つ
まり、接点×１、Ｘ２．Ｘ３．Ｘ４に係る入出力データ
演算命令実行結果、このＦＡＬ命令によって論理異常が
検出されると、接点ＸＩ、Ｘ２．Ｘ３．Ｘｉ：係る制御
対象に異常が発生したとして、外部に異常の通報をする
ようにしていた。Conventionally, this type of abnormality detection has been carried out as shown in FIG. 1, for example. FIG. 1 shows a part of the user program expressed in the form of a relay ladder diagram, with contacts X1. X2
．． X3. X4 indicates that a fault diagnosis instruction (FAL) is executed next to the input/output data calculation instruction. In other words, contact points x1, x2. X3. As a result of executing the input/output data calculation instruction related to X4, when a logic abnormality is detected by this FAL instruction, contacts XI, X2 . X3. Xi: When an abnormality occurs in the controlled object, the abnormality is reported to the outside.

しかしながら、従来のこのような異常検出の方法では、
外部への通報が制御対象に対応したコード化された数値
データ等の表示出力であるために、単・に異常が発生し
た制御対象が分るだで、どの論理演算の過程で論理異常
が発生したか、つまりどの入出力機器に異常があるのか
、あるいはどのような入力条件でシーケンス異常が発生
したかなど、異常状況を具体的に把握し、その状況に応
じた処１をユーザプログラムで行なうことができないと
いう欠点があった。However, with this conventional abnormality detection method,
Since the notification to the outside is a display output such as coded numerical data corresponding to the controlled object, it is possible to simply identify the controlled object where the abnormality has occurred, and in which logical operation process the logical abnormality occurred. Specifically understand the abnormal situation, such as which input/output device has the abnormality, or what input conditions caused the sequence abnormality to occur, and use the user program to take action according to the situation. The drawback was that it could not be done.

また、異常が発生した場合に外部に出力される異常情報
は、ユーザプログラム−巡実行中で最初に検出された異
常に対するもので、この異常情報はその異常原因が解消
されない限りリセットできないようしである。そのため
、異常が発生した場合にはその状況に係わらず、当該装
置を全面的に停止せざるを得ず、使用者の立場からは必
ずしも適切とは言えないことがしばしばあった。Furthermore, when an error occurs, the error information that is output to the outside is for the first error detected during the user program cycle, and this error information cannot be reset unless the cause of the error is resolved. be. Therefore, when an abnormality occurs, regardless of the situation, the device has to be completely stopped, which is often not always appropriate from the user's perspective.

この発明は、このような従来の問題点に鑑みてなされた
ものであり、その目的とするところは、論理異常を呈し
た入出力データを記憶することにより、異常状況の具体
的な把握と、ユーザ７０グラムで異常状況に応じた処置
ができるようにしたプログラマブル・コントローラを提
供することにある。The present invention has been made in view of these conventional problems, and its purpose is to specifically understand abnormal situations by storing input/output data exhibiting logical abnormalities, It is an object of the present invention to provide a programmable controller which allows a user to take measures according to an abnormal situation using only 70 grams.

以下、この発明の実施例を図面を用いて詳細に説明する
。Embodiments of the present invention will be described in detail below with reference to the drawings.

第１図はこの発明に係るプログラマブル・コントローラ
の概略構成を示すブロック図である。FIG. 1 is a block diagram showing a schematic configuration of a programmable controller according to the present invention.

同図において、このプログラマブル・コントローラは、
ユーザプログラムが格納されるユーザプログラムメモリ
１と、外部入力信号が与えられる入力回路２と、外部出
力信号を送出する出力回路３と、上記入力回路２および
出力回路３に対応した入出力データのバッファメモリと
なる入出カメモリ４と、上記ユーザプログラムメモリ１
の各命令を順次＾速に実行し、上記入出カメモリ４のデ
ータに基づいで演算処理をし、その処理結果で上記入出
カメモリ４の出力データを書換える命令実行手段と、上
記入力回路２の入力データを上記入出カメモリ４の所定
エリアに書込む入力更新手段と、上記入出カメモリ４の
所定エリアの出力データを上記出力回路３にセットする
出力更新手段とを基本的に有している。In the figure, this programmable controller is
A user program memory 1 in which a user program is stored, an input circuit 2 to which an external input signal is applied, an output circuit 3 to send out an external output signal, and a buffer for input/output data corresponding to the input circuit 2 and output circuit 3. Input/output memory 4 serving as memory and the user program memory 1
an instruction execution means for sequentially and quickly executing each instruction, performing arithmetic processing based on the data in the input/output memory 4, and rewriting the output data of the input/output memory 4 with the processing results; and the input circuit 2. The input/output memory 4 basically has an input updating means for writing input data into a predetermined area of the input/output memory 4, and an output updating means for setting output data of the predetermined area of the input/output memory 4 into the output circuit 3. There is.

上記命令実行手段、入力更新手段、出力更新手段は゛い
わゆるマイクロプロセッサで構成されるＣＰＵ（中央処
理ユニット）５によって実現さ−れる。The above-mentioned instruction execution means, input updating means, and output updating means are realized by a CPU (Central Processing Unit) 5 constituted by a so-called microprocessor.

ＣＰＵ５は命令実行手段および入出力更新手段としての
ｔｉ制御動作の他、後述するこの発明に係る各種のＯ８
処理（オペレーティング・システム）を実行するもので
、その際にＲＡＭであるメモリ６がワーキングメモリと
して使用される。In addition to the ti control operation as an instruction execution means and input/output updating means, the CPU 5 performs various O8 functions related to the present invention, which will be described later.
It executes processing (operating system), and at that time, memory 6, which is a RAM, is used as working memory.

また、第２図に示すように、ワーキングメモリ６には、
上記命令実行中において、ユーザプログラムの一部とし
て上記ユーザプログラムメモリ１に任意に設定された異
常検出プログラムの故障診断命令（ＦＡＬ）を実行する
ことにより、任意の入出力データ間の任意の論理演算の
結果でもってセットまたはリセットされ、かつユーザプ
ログラムにて論理演算の入出力データとして任意に使用
できる異常フラグＦＲと、上記異常フラグＦ、Ｒがセッ
トされたとき、ユーザプログラムの一巡実行を途中状態
に停止するため、プログラムカウンタＰＣ（図示せず）
の内容を一時格納するためのプログラムカウンタレジス
タＰＣＲと、上記異常検出プログラムに係る入出力デー
タ（第１図に示した例で言えば、接点ＸＩ、Ｘ２．Ｘ３
．Ｘ４に係る入出力データ）に対する演算命令の先頭ア
ドレスが格納され、上記異常フラグＦＲがセットされた
とき、その先頭アドレスをプログラムカウンタＰＣにセ
ットし、上記入出力データの論理演算を再実行するため
のスタードア下レスレジスタＡＤＳと（すなわち、ユー
ザプログラムメモリ１に格納されているＬＤＸｌなるロ
ード命令のアドレスをこのスタートアドレスレジスタに
設定し・である）、上記入出力データ間の再論理演算の
実行結果をスティタス情報とともに逐一記憶するための
パターンメモリＰＭと、このパターンメモリＰＭに上記
実行結果を記憶する際のスタートアドレスを指定するた
めのパターンメモリアドレスＡＤＭと、　゛上記異常フ
ラグＦＲがセットされたとき、パターンメモリアドレス
ＡＤＭが格納され、パターンメモリＰＭのアドレスを歩
進するパターンメモリアドレスレジスタＦｉＭＲと、上
記パターンメモリＰＭに上記入出力データ間の再論理演
算の実行結果が記憶されていることを示すためのフラグ
ＳＥＴとが設けられている。In addition, as shown in FIG. 2, the working memory 6 has the following information:
During the execution of the above command, by executing the fault diagnosis command (FAL) of the abnormality detection program arbitrarily set in the user program memory 1 as part of the user program, arbitrary logical operations between arbitrary input and output data can be executed. When the abnormality flag FR is set or reset as a result of and can be used arbitrarily as input/output data for logical operations in the user program, and the above abnormality flags F and R are set, one cycle of execution of the user program is stopped in the middle. Program counter PC (not shown)
A program counter register PCR for temporarily storing the contents of
．． In order to store the start address of the operation instruction for the input/output data (related to X4), and when the above-mentioned abnormality flag FR is set, set the start address in the program counter PC and re-execute the logical operation of the above-mentioned input/output data. The start address lower address register ADS (that is, the address of the load instruction LDXl stored in the user program memory 1 is set in this start address register), and the re-logical operation between the above input and output data is executed. A pattern memory PM for storing results one by one along with status information, a pattern memory address ADM for specifying a start address when storing the above execution results in this pattern memory PM, and ゛The above abnormality flag FR is set. At this time, the pattern memory address register FiMR stores the pattern memory address ADM and increments the address of the pattern memory PM, and the execution result of the re-logical operation between the input and output data is stored in the pattern memory PM. A flag SET is provided to indicate this.

なお、この実施例では、説明を簡略化するために、故障
診断命令のオペランドで指定される上記異常ＦＲは１個
とし、またスタートアドレスレジスタＡＤＳやパターン
メモリアドレスＡＤＭには、固定的にそれぞれのアドレ
スが設定されているものとしである。In this embodiment, in order to simplify the explanation, the number of abnormal FRs specified by the operand of the fault diagnosis instruction is one, and the start address register ADS and pattern memory address ADM are fixedly set to each This assumes that the address has been set.

次に、ＣＰＵ５によるこの発明に係るＩ制御動作の概要
を第４図に示すフローチャートに基づいて説明する。Next, an outline of the I control operation according to the present invention by the CPU 5 will be explained based on the flowchart shown in FIG.

最初のステップ１００では、電源の投入を受けて周知の
イニシャル処理が行なわれる。In the first step 100, well-known initial processing is performed upon power-on.

ステップ１０１では、入力回路２に与えられている外部
入力信号を入出カメモリ４の所定エリアに書込む（入力
更新手段の動作）。In step 101, the external input signal applied to the input circuit 2 is written into a predetermined area of the input/output memory 4 (operation of input updating means).

ステップ１０２，１０３，１０４．１０５および１０６
は、ＣＰＵ５がユーザプログラムメモリ１に格納されて
いるユーザプログラムを先頭アドレスからＥＮＤ命令ま
でを高速で実行する（命令実行手段の動作）。Steps 102, 103, 104, 105 and 106
The CPU 5 executes the user program stored in the user program memory 1 from the start address to the END instruction at high speed (operation of instruction execution means).

ステップ１０７は、ＥＮＤ命令の検出（ステップ１０３
）により、それまでの各命令の実行結果に従って入出カ
メモリ４の出力データを書換える出力更新手段の動作で
あり、プログラムカウンタＰＣをイニシャルにすること
で（ステップ１０８）、ユーザプログラムの周知の一巡
実行が完了する。Step 107 detects the END command (step 103
), this is the operation of the output update means that rewrites the output data of the input/output memory 4 according to the execution results of each instruction up to that point, and by initializing the program counter PC (step 108), the well-known round execution of the user program is started. is completed.

ステップ１０４は、上記ユーザプログラムの一巡実行の
途中でユーザプログラムメモリ１から読出された命令が
故障診断命令であるか否かをそのオペコードによって判
断するルーチンで、その結果、故障診断命令である場合
には、ステップ１０９．１１０および１１１の各ルーチ
ンが実行される。すなわら、この故障診断命令以前の各
命令の実行結果、論理異常があれば、演算レジスタにｕ
　Ｉ　１１がセットされるから、この演算レジスタの状
態によって故障診断命令のオペランドで指定した異常フ
ラグＦＲ（この実施例では上述したように１個である〉
をセットまたはリセットする。Step 104 is a routine for determining whether or not the instruction read from the user program memory 1 during one round of execution of the user program is a fault diagnosis instruction based on its operation code. Then, the routines of steps 109, 110 and 111 are executed. In other words, if there is a logic abnormality as a result of execution of each instruction before this fault diagnosis instruction, u is written to the operation register.
Since I11 is set, depending on the state of this operation register, the abnormality flag FR (in this embodiment, there is one as described above) specified by the operand of the fault diagnosis instruction.
set or reset.

ステップ１１２は、パターンメモリＰＭにデータが書込
まれているか否かを判断するルーチンで、その結果Ｎｏ
であれば、まずステップ１１３でプログラムカウンタＰ
Ｃの内容をプログラムカウンタレジスタＰＣＲに一時格
納し、ユーザプログラムの上記−巡実行を途中状態で停
止する。次いで、ステ゛ツブ１１４でプログラムカウン
タＰＣにスタートアドレスレジスタの内容（ＡＤＳ）を
セットする。すなわち、この発明に係る異常検出プログ
ラムの先頭アドレスをセットしたことになる。そして、
ステップ１１５でパターンメモリレジスタＰＭＲにパタ
ーンメモリアドレスＡＤＭをセットするとともに、フラ
グＳＥＴをセットする（ステップ１１６）。Step 112 is a routine for determining whether data has been written in the pattern memory PM.
If so, first in step 113 the program counter P
The contents of C are temporarily stored in the program counter register PCR, and the above-described round execution of the user program is stopped in the middle. Next, in step 114, the contents of the start address register (ADS) are set in the program counter PC. In other words, the start address of the abnormality detection program according to the present invention is set. and,
At step 115, the pattern memory address ADM is set in the pattern memory register PMR, and at the same time, a flag SET is set (step 116).

ステップ１１７，１１８，１１９，１２０，１２１およ
び１２２の各ルーチンは、スタートアドレスＡＤＳで指
定したユーザプログラムメモリ１のアドレスから故障診
断命令が格納されているアドレスまでの各命令をＣＰＬ
Ｊ５が高速で読出し、これを実行するルーチンである。Each routine of steps 117, 118, 119, 120, 121 and 122 executes the CPL to execute each instruction from the address of user program memory 1 specified by the start address ADS to the address where the fault diagnosis instruction is stored.
J5 is a routine that reads and executes this at high speed.

すなわち、第１図で示した例で説、明すると、ＬＤＸｌ
、ＡＮＤＸ２、ＬＤＸ３．０ＲＬＤ、ＡＮＤＸ４おＪ：
ヒＦＡしの各命令が実行され、これ′ら各命令の実行結
果および各接点に係るスティタス情報がパターンメモリ
レジスタＰＭＲで指定したアドレスからパタ−ンメモリ
ＰＭに逐一記憶される。つまり、パターンメモリＰＭに
は、任意の入出力データ間の論理異常およびそのときの
入出力データに係る各回路素子等のスティタス情報が再
現されて記憶される。このとき、一過性の論理異常であ
っても、再環可能となる。That is, to explain using the example shown in FIG.
, ANDX2, LDX3.0RLD, ANDX4 OJ:
Each instruction of HIFA is executed, and the execution results of these instructions and the status information regarding each contact are stored one by one in the pattern memory PM from the address designated by the pattern memory register PMR. In other words, the pattern memory PM reproduces and stores the logic abnormality between arbitrary input/output data and the status information of each circuit element related to the input/output data at that time. At this time, even if there is a temporary logical abnormality, it can be recirculated.

ステップ１１８は、異常診断プログラムの実行が終了し
たか否かを判断するルーチンで、つまり上記接点×４ま
でに係る各論理演算命令の実行が終了したら、ステップ
１２３でプログラムカウンタレジスタＰＣＲに一時格納
した内容をプログラムカウンタＰＣに再びセットし、途
中状態で停止してあったユーザプログラムの実行を再開
する。Step 118 is a routine for determining whether or not the execution of the abnormality diagnosis program has been completed. In other words, when the execution of each logical operation instruction related to the above-mentioned contacts x4 is completed, step 123 is a routine for determining whether or not the execution of the abnormality diagnosis program has been completed. The contents are set in the program counter PC again, and the execution of the user program that was stopped in the middle is restarted.

ステップ１２４は、ユーザプログラムの一巡実行後にお
いて、ユーザプログラムによって適宜に実行されるその
他のＯ８処理で、パターンメモリＰＭの内容を図示しな
い表示装置等に表示出力させる処理および異常フラグＦ
ＲとフラグＳＥＴのリセット処理が含まれている。ステ
ップ１１２の判断結果がＹＥＳであることは、このステ
ップ１２４における上記各処理が未だ行われていないこ
とを意味している。Step 124 is another O8 process that is appropriately executed by the user program after one round of execution of the user program, and includes a process for displaying and outputting the contents of the pattern memory PM on a display device (not shown), and an abnormality flag F.
It includes a reset process for R and flag SET. If the determination result in step 112 is YES, it means that the above-mentioned processes in step 124 have not yet been performed.

なお、念のため付記すれば、上記スタートアドレスＡＤ
ＳやパターンメモリアドレスＡＤＭは、この実施例では
メーカー側で固定的に設定するようにしであるから、使
用者はユーザプログラムを組む際に、これらのアドレス
から異常検出プログラムがスタートするように組まなけ
ればならないことになる。従って、この煩わしさを避け
るとすれば、例えば、当該装置に上記アドレスをユーザ
が任意に設定できるスイッチを設け、ユーザプログラム
を作成し終った時点でこれらスイッチを固定的に設定す
るようにしても良く、また、再実行すべき各命令の先頭
アドレスを検索する適宜な検索手段を設けて、使用者が
任意にユーザプログラムを作成することができるように
してもよい。また、異常フラグＦＲは、この実施例では
一つ設けたのであるが、これを複数段は故障診断命令に
よって任意の異常フラグを指定し、これによってパター
ンメモリに個々の制御対象を記憶するようにしても良い
ことは勿論である。In addition, just to be sure, the above start address AD
In this embodiment, the S and pattern memory address ADM are fixedly set by the manufacturer, so when the user assembles the user program, the user must configure the abnormality detection program to start from these addresses. It will happen. Therefore, in order to avoid this trouble, for example, it is possible to provide the device with switches that allow the user to set the above addresses arbitrarily, and then set these switches fixedly once the user program has been created. Alternatively, an appropriate search means for searching for the start address of each instruction to be re-executed may be provided so that the user can create a user program as desired. In addition, one abnormality flag FR is provided in this embodiment, but any abnormality flag can be specified in multiple stages by a fault diagnosis command, and each control target can be stored in the pattern memory. Of course, it is good to do so.

以上詳細に説明したように、この発明に係るプログラマ
ブル・コントローラは、ユーザプログラムの一部として
ユーザプログラムメモリに任意に設定された異常検出プ
ログラムの゛命令を実行することにより、任意の入出力
データ間の任意の論理演算の結果でもってセットまたは
リセットされ、かつユーザプログラムにて論理演算の入
力データとして任意に使用される異常フラグと、この異
常フラグがセットされたとき、上記異常検出プログラム
に係る入出力データの値を記憶する記憶手段と、この記
憶手段に記憶１された入出力データを表示する表示手段
とを備えたので、どの入出力機器が異常を呈したか、或
いは、どのような入力条件でシーケンス異常が発生した
かなど、異常状況を具体的に把握し、その状況に応じた
適切な処置をユーザプログラムで行なうことができ、か
つ表示装置等で各別の異常状況をモニタできるので従来
のものに比べて各段に使い勝手の良いプログラマブル・
コントローラが提供できる。As described above in detail, the programmable controller according to the present invention can perform data transfer between arbitrary input and output data by executing the instructions of the abnormality detection program arbitrarily set in the user program memory as part of the user program. An abnormality flag that is set or reset as a result of any logical operation in the user program and used as input data for the logical operation in the user program, and when this abnormality flag is set, the input data related to the above abnormality detection program. Since it is equipped with a storage means for storing the value of output data and a display means for displaying the input/output data stored in this storage means, it is possible to easily see which input/output device has exhibited an abnormality or what input conditions. It is possible to specifically understand the abnormal situation, such as whether a sequence abnormality has occurred in the system, and take appropriate measures according to the situation using the user program.In addition, each abnormal situation can be monitored on a display device, etc. Programmable and easy to use compared to other
controller can be provided.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は継電器ラダー図形式で表現したユーザプログラ
ムの一例で、従来の異常検出を説明するための概略図、
第２図はこの発明に係るプログラマブル・コントローラ
の概略構成を示すブロック図、第３図はワーキングメモ
リに設けられるこの発明に係る記憶手段等を示す概略図
、第４図は上記プログラマブル・コントローラの、制御
動作を中心に示すフローチャートである。 １・・・・・・・・・ユーザプログラムメモリ２・・・
・・・・・・入力回路 ３・・・・・・・・・出力回路 ４・・・・・・・・・入出カメモリ ６・・・・・・・・・ワーキングメモリＦＲ・・・・・
・異常フラグ ＦＥＴ・・・フラグ ＡＤＳ・・・スタートアドレスレジスタＰＣＲ・・・プ
ログラムカウンタレジスタＰＭ・・・・・・パターンメ
モリ ＡＤＭ・・・パターンメモリアドレス ＰＭＲ・・・パターンメモリアドレスレジスタ特許出願
人 立石電機株式会社 第１図 第３図Figure 1 is an example of a user program expressed in a relay ladder diagram format, and is a schematic diagram for explaining conventional abnormality detection.
FIG. 2 is a block diagram showing a schematic configuration of a programmable controller according to the present invention, FIG. 3 is a schematic diagram showing a storage means, etc. according to the invention provided in a working memory, and FIG. 4 is a block diagram showing a schematic configuration of a programmable controller according to the present invention. It is a flowchart mainly showing control operations. 1...User program memory 2...
......Input circuit 3...Output circuit 4...Input/output memory 6...Working memory FR...
・Abnormal flag FET...Flag ADS...Start address register PCR...Program counter register PM...Pattern memory ADM...Pattern memory address PMR...Pattern memory address register Patent applicant Tateishi Denki Co., Ltd. Figure 1 Figure 3

Claims (1)

【特許請求の範囲】[Claims] （１）ユーザプログラムが格納されるユーザプログラム
メモリと、外部入力信号が与えられる入力回路と、外部
出力信号を送出する出力回路と、上記入力回路および出
力回路に対応した入出力データのバッファメモリとなる
入出カメモリと、上記ユーザプログラムメモリの各命令
を順次高速に実行し、上記入出カメモリのデータに基づ
いて演算処理をし、その処理結果で上記入出カメモリの
出力データを書換える命令実行手段と、上記入力回路の
入力データを上記入出カメモリの所定エリアに書込む入
力更新手段と、上記入出カメモリの所定エリアのデータ
を上記出力回路にセットする出力更新手段とを有するプ
ログラマブル・コントローラにおいて、−ユーザプログ
ラムの一部としてユーザプログラムメモリに任意に設定
された異常検出プログラムの命令を実行することにより
、任意の入出力データ間の任意の論理演算の結果でもっ
てセットまたはリセットされ、かつユーザプログラムに
て論理演算の入力データとして任意に使用される異常フ
ラグと、この異常フラグがセットされたとき、上記異常
検出７０グラムに係る入出カーデータの値を記憶する記
憶手段と、この記憶手段に記憶された入出力データを表
示する表示手段とを備えたことを特徴とするプログラマ
ブル・コントローラ。(1) A user program memory in which a user program is stored, an input circuit to which an external input signal is applied, an output circuit to send out an external output signal, and a buffer memory for input/output data corresponding to the input circuit and output circuit. an input/output memory, and an instruction execution means for sequentially executing each instruction in the user program memory at high speed, performing arithmetic processing based on the data in the input/output memory, and rewriting the output data in the input/output memory with the processing result. and an input update means for writing input data of the input circuit to a predetermined area of the input/output memory, and an output update means for setting data of the predetermined area of the input/output memory to the output circuit. , - set or reset by the result of any logical operation between any input/output data by executing the instructions of the abnormality detection program arbitrarily set in the user program memory as part of the user program; an abnormality flag arbitrarily used as input data for logical operations in the program; a storage means for storing the value of the input/output car data related to the abnormality detection 70 grams when the abnormality flag is set; A programmable controller comprising display means for displaying stored input/output data.
JP57028571A 1982-02-19 1982-02-24 Programmable controller Granted JPS58144914A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP57028571A JPS58144914A (en) 1982-02-24 1982-02-24 Programmable controller
US06/467,377 US4592053A (en) 1982-02-19 1983-02-17 Programmable controller
DE3305807A DE3305807A1 (en) 1982-02-19 1983-02-19 PROGRAMMABLE CONTROL UNIT

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57028571A JPS58144914A (en) 1982-02-24 1982-02-24 Programmable controller

Publications (2)

Publication Number Publication Date
JPS58144914A true JPS58144914A (en) 1983-08-29
JPH0413728B2 JPH0413728B2 (en) 1992-03-10

Family

ID=12252302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57028571A Granted JPS58144914A (en) 1982-02-19 1982-02-24 Programmable controller

Country Status (1)

Country Link
JP (1) JPS58144914A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55116104A (en) * 1979-02-28 1980-09-06 Mitsubishi Electric Corp Sequential controller

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55116104A (en) * 1979-02-28 1980-09-06 Mitsubishi Electric Corp Sequential controller

Also Published As

Publication number Publication date
JPH0413728B2 (en) 1992-03-10

Similar Documents

Publication Publication Date Title
JP2526688B2 (en) Programmable controller and partial execution method of sequence program
JPH0223882B2 (en)
JP2010102454A (en) Information processing apparatus and information processing program
JPS58144914A (en) Programmable controller
JP2007047426A (en) Video display device and control circuit for display
JP2001202262A (en) Data storing method
JPS5946002B2 (en) Processing method during power outage and power restoration in sequence control equipment
JPS58158747A (en) Programable controller
JP3207333B2 (en) Programmable controller
JPS58144207A (en) Programmable controller
JPS6034132B2 (en) programmable controller
JPH07334214A (en) Programmable controller
JPS6217803A (en) Control system for programmable controller
JPH0411881B2 (en)
JP2000207003A (en) Programmable controller
JP3171615B2 (en) Data transfer retry control method
JP4527419B2 (en) Program trace method and trace processing system
JP2003242046A (en) Information processor, and operational method and program for information processor
JPS58165110A (en) Programmable controller
JPH0887310A (en) Programmable controller
JPS63126007A (en) Programmable controller
JPH01147636A (en) Process retrial system for occurrence of fault
JPS631630B2 (en)
JPS58158715A (en) Programmable controller
JPS595931B2 (en) Address stop method for arithmetic processing system