JPS58137307A

JPS58137307A - パルスカウントｆｍ検波回路

Info

Publication number: JPS58137307A
Application number: JP57018744A
Authority: JP
Inventors: Makoto Furuhata; 降「はた」　誠
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1982-02-10
Filing date: 1982-02-10
Publication date: 1983-08-15
Also published as: IT1161606B; US4504792A; IT8319501A1; HK888A; SG88887G; IT8319501A0; DE3244333A1; GB2114832B; GB2114832A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明は、パルスカウントＦＭ検波回路に関する。

従来のパルスカウントＦＭ検波回路は、ＦＭリミッタで
パルス列にされた周波数変調（ＦＭ）信号を、単安定マ
ルチバイブレータ（以下、モノマルチと称す）で１周期
毎（シングル）又は半周期毎（ダブル）Ｋ一定のパルス
幅になるパルス列に変換（パルス幅変調）シス、これを
ローパスフィルタに通すことＫよつ′ＣＦＭ検波出力を
得ている。

この検波方式では、上記パルス幅変調されたパルス列は
、２値のパルス信号であるので、その高周波成分及びキ
ャリア成分が出力に現られれ易く。

ＦＭ検波出力のＳ／Ｎ比が悪いという欠点がある。

この発明の目的は、Ｓ／Ｎ比の改善を図ることができる
パルスカラン）ＦＭ検波回路を提供することにある。

この発明の他の目的は、応答性の向上をｒｌＪ−ｖたパ
ルスカラン）ＦＭ検波回路を提供するととｋある。

この発明の更に他の目的は、以下の説明及び図面から明
らかになるであろう。

以下、この発明を実施例とともに詳細に説明する。

第１　Ａ５りｌｃは、この発明をダブルカウント方式の
ＦＭ検波回路に適用した場合の一実施例のブロック図が
示されている。

ＬＡは、ＦＭ中間周波増幅出力信号ＦＭＩＦを受けて、
一定振幅のパルス列Ｖ、に波形変換するり之ツタアンプ
である。

ＭＭ、は、上記パルス列ｖ１を受けるモノマルチであり
、特に制限されないが、上記パルス列ｖｓの立ち上りエ
ツジに同期して一定のパルス幅の出力パルス列Ｖ、を形
成する。ＭＭ、は、インバータＩＶ、を通して反転され
た上記パルス列Ｖ、を受けるモノマルチであり、上記同
様にパルス列ｆ１の立ち上り（パルス列Ｖ、の立ち下り
）エツジに同期して上記同様に一定のパルス幅の出力パ
ルス列Ｖ、を形成する。この実施例では、上記篭ノ→ル
チＭＭ、、ＭＭ、　′ｃ−形成される出力パルス列ｖ、
。

■、の各パルス幅は、従来のパルスカウント検波回路と
異なり、パルス列Ｖ、の周波数が中間周波数（無変調時
の周波数）のときのパルス列ｖ１のパルス幅？ＩＣハＰ
１岬しく設定されている。

そして、上記モノマルチＭＭ、、ＭＭ、の出力Ｖ、、Ｖ
、は、抵抗Ｒを通してそれぞれ共通化するととにより、
アナログ加算される。この加算されたパルス信号カロー
パスフィルタＬＰＦに伝えられ、その出力からＦＭ検波
出力ＤＥＴを得るものである。

上記モノマルチＭＭ１．ＭＭ、からの出カッくルｘＶ、
、Ｖ、ｋｔ、入力パルス列ｖｉの半周期毎に出力される
ので、ダブル方式のノ（ルスカウントＦＭ検波動作が行
なわれる。

この実施例回路の動作を、第１Ｂ図のタイミング図に従
って説明する。

パルス列Ｖ、が、同図に示すように、低い周波数から中
間周波数（無変調時の周波数）をへて高い周波数に変調
される場合について説明する。モノマルチＭＭ、の出力
パルス列Ｖ、は、パルス列Ｖ、の立ち上りエツジに同期
した一定のパルス幅のパルス列となる。一方、モノマル
チＭＭ、の出力パルス列Ｖ　、は、パルス列Ｖ、の立ち
下りエツジに同期した一定のパルス幅のパルス列となる
。

上記パルス列Ｖ、、Ｖ、が、それぞれ等しいパルス幅を
有する点は、従来のパルスカラン）ＦＭ検波回路と同様
であるが、そのパルス幅を上述のように大きくしている
点と、両者のアナログ加算を行な５点において、技術思
想上大きく異なっている。

すなわち、上記モノマルチＭＭ、、ＭＭ、からの出力パ
ルス列Ｖ、、Ｖ、は、抵抗Ｒを通して合成（アナログ加
算）されている。したがって、アナログ加算電圧ｖ４は
、同図に示すように、上記パルス列Ｖ、、Ｖ、が共にロ
ウレベル状態のときにロウレベル（０ボルト）になり、
上記パルス列Ｖ、又はｖ３のうちいずれか一方のみがノ
）イレベル状態にあるときに抵抗Ｒで分圧されて中間レ
ベル（Ｖ／２）Ｋなる。そして、上記パルス列■、。

Ｖ、が共にハイレベルのとき、アナログ加算電圧ｖ４は
ハイレベル（Ｖ）になる。

言い換える−と、入力パルス列■１の周波数が中間周波
数より低いときには、上記パルス列ｖ、。

Ｖ、が同時にハイレベルとなることがないから、アナロ
グ加算電圧ｖ４は上記中間レベル（Ｖ／２　）とハイレ
ベル（Ｖ）との間で変化するパルス列となる。

次に、入力パルス列ｖ１の周波数が中間周波に一致する
と、パルス列Ｖ、、Ｖ、が交互に間断なくハイレベルに
なるため、アナログ加算電圧ｖ４は中間レベルＶ／２に
一致する。

そして、入力パルス列ｖ１の周波数が中間周波数より高
くなると、上記パルス列Ｖ、、Ｖ、のハイレベルが重な
り合う部分が生じる。この重なり合う期間上記アナログ
加算−圧ｖ４はハイレベル（Ｖ）Ｋなり、いずれか一方
のパルス列Ｖ！又はＶ、のみがハイレベルのときに中間
レベルＶ／２となる。したがってアナログ加算電圧ｖ４
は上記中間レベル（Ｖ／２　）とハイレベル（Ｖ）との
間で変化するパルス列となる。

以上のことよりアナログ概算電圧Ｖ、は、上記入力パル
ス列Ｖ、の周波数に応じて、パルス幅及びパルスのレベ
ルが共に変化する変調信号になる。

したがって、同一レベルのＦＭ検波出力ＤＥＴを得る場
合、従来のパルスカラン）ＦＭ検波回路に比べ、この実
施例回路では、ローパスフィルｐＬＰＦへの入力パルス
の振幅を１／２に小さくできる。

したがっ【、ローパスフィルタＬＰＦへの入力パルスの
振幅の大きさに応じて発生するローパスフィルタＬＰＦ
の出・力信号中のリップル成分を約１／２に小さくでき
る。

また、第１Ｂ図に示すよつに、無変調時にはローパスフ
ィルタへの入力信号ｖ４のレベルが変化せず中間レベル
Ｖ／２に一致する。したがってキャリア（中間周波）成
分がローパスフィルタＬＰＦの出力に現われない。以上
のことより、極めて低歪の検波出力信号ＤｇＴを得るこ
とかで鎗る。

さらに、アナログ加算電圧ｖ４は、ロウレベル（０ボル
ト）、中間レベル（Ｖ／２　）及びハイレベル（Ｖ）の
間で変化するものであり、しかも、これらが入力パルス
列■、の半周期毎（ダブル）に得られるので応答性の高
いＦ’Ｍ検波出力ＤＥＴを得ることができる。

第２Ａ図および第２Ｂ図には、この発明をシングルカウ
ント方式のＦＭ検波回路に適用した一実施例のブロック
図および動作タイミング図が示されている。

この実施例では、リミッタアンプＬＡを通して形成され
たパルス列■１が、１／２分周回路によっ°て、その周
波数が１／２と低くされている。したがって、分周出力
パルス列ｖ１の周期は、上記人カバルス列Ｖ、０２倍と
なっ【いる。

そして、上記第１Ａ図と同様な構成のモノマルチＭＭ’
、、　Ｍｍｔ及びアナログ加算抵抗Ｒ＃によりパルス幅
及びパルスレベルを変調したアナログ加算電圧ｖ４を得
て、ローパスフィルタＬＰＦＫ伝えている。この実施例
では、上記アナログ加算抵抗Ｖ−をバッファアンプＢＡ
を通してローパスフィルタＬＰＰＫ伝えるようＫなっ【
いる。

また、モノマルチＭＭ、、ＭＭ、の出力パルス列ｖ會＊
　　ｖｓのパルス幅は、パルス列Ｖ、の周波数が中間周
波数のときのパルス列Ｖ／　のパルス幅にｌｔ［等しく
設定されている。

このようＫ　パルス幅を設定することによって、パルス
列Ｖ、の周波数が中間周波数のと＃Ｋ、アナログ加算電
圧Ｖ、が、そのとりうる値（ＯＶ〜１■）の中間レベル
（Ｖ／２））Ｃなるように設定できる。

この実施例では、シングル方式となっているため、応答
性は多少悪くなる反面、モノマルチＭＭ’、。

１１よＭＭ、→応答速度の低いもの、言い換えると低コストの
回路を利用できるという利点がある。

第３Ａ、・３８図には、この発明をダブル方式のＦＭ検
波回路に適用した場合の他の実施例のプルツク図及び動
作タイミング図が示されている。

り電ツタアンプＬＡで形成された入力パルス列■、は、
一方において１／２分周されてモノマルチＭＭ□に入力
される。また、上記分周されたパルス列は、インバータ
ＩＶ、、を通してモノマルチＭＭ□に入力される。これ
らのモノマルチＭＭ、１゜ＭＭ、の出力はワイヤードオ
アによって論理和信号Ｖ、に変換される。

上記人力パルス列Ｖ、は、他方においてインバータＩＶ
、で反転され、１／２分周回路で分周されてモノマルチ
ＭＭ□に入力される。上記分局されたパルス列Ｖ、は、
インバータＩＶ、、を通してモノマルチＭＭｎ＜入力さ
れる。これらのモノマルチＭＭｌ、、ＭＭｎの出力はワ
イヤードオアによって論理和信号ｖ、に変換される。

そして、上記論理和信号Ｖ、、Ｖ、が前記同様に抵抗Ｒ
をそれぞれ通して共通化され、アナログ加算電圧Ｖ、が
形成される。また、アナログ加算電圧■４は、バッファ
アンプＢＡを通してローパスフィルタＬＰＦに伝えられ
、ここでＦＭ検波出力信号ＤＥＴに変換される。

この実施例では、上記モノマルチＭＭ、、ないしＭＭ能
の出力パルス幅は、パルス列■、の周波数が中間周波数
（無変調時の周波数）のときのパルス列Ｖ、のパルス幅
に＃ｔ＃Ｉｔ等しく設定されている。

この実施例では、１組のモノマルチＭＭ□。

ＭＭ、及びＭＭ、、、ＭＭ、の出力は、それぞれ論理和
をとっているので、実質的には第１Ａ図の回路と同様な
動作を行なう。

第４Ａ図には、上記第３Ａ図の実施例を変形して、さら
に低歪率化を図ったパルスカラン）ＦＭ検波回路の一実
施例のブロック図が示されている。

この実施例では、ローパスフィルタＬＰＦの入力側のア
ナログ加算電圧Ｖ、のレベルが、例えばｏｖ、Ｌｖ、　
　監ｖ、　３−ｖ及びｌＶのように５つの４　　　４　
　　４レベルを有するように構成されている。

リミッタアンプＬＡで形成された入力パルス列■１は、
リングカウンタＲＣＫよって１分周された分周出力Ｃ３
ないしＣ４＆ｃ変換される。

これらのｉ分周されたパルス列Ｃ１ないしＣ４は、それ
ぞれ一方のモノマルチＭ　Ｍ　、、ないしＭＮ％。

に入力される。また、上記パルス列Ｃ１ないしＣ１は、
それぞれインバータＩ　Ｖ、１ないしＩＶ１４を通して
反転され、他方のモノマルチＭＭ、、ないしＭＭ、。

ｋ入力される。

上記モノマルチＭＭ１．．ＭＭ！ｌの出力は、ワイヤー
ドオアにより【その論理和信号ＶＵに変換される。他の
組のモノマルチＭＭ１．．ＭＭ、、等についても同様で
ある。

そして、これらの論理和信号ＶｌｌないしＶＳ２は。

それぞれ抵抗Ｒを通して共通化され、アナログ加算電圧
■４が形成される。このアナログ加算電圧Ｖ、は、バッ
ファアンプＢＡを通してローノ（スフィルタＬＰＦに伝
えられ、ここでＦＭ検波出力信号ＤＥＴが形成される。

上記モノマルチＭＭ、、ないしＭ　Ｍ　、、の出力）（
ルス幅は、パルス列■、の周波数が中間周波数のときの
パルス列Ｖ、のパルス幅の略２倍に等しく設定されてい
る。

このようにパルス幅を設定することによって）（ルス列
ｖ１の周波数が中間周波数のときにアナログ加算電圧■
、が、そのとりうる値（ＯＶ〜ＩＶ）の中間レベル（１
／２Ｖ）Ｋなるように設定できる。

この実施例回路の動作をＩＩＥ４Ｂ図のタイミング図に
従って説明する。

パルス列ｖ１が同図に示すように低い周波数から中間周
波数をへて高い周波数に変調される場合について説明す
る。

リングカウンタＲＣの分局出力ＣＩは、特に制限されな
いが、入力パルス列Ｖ、０２周期毎の立ち下りに同期し
てレベルが変化するので、その１周期は、入力パルス列
Ｖ、の周期の４倍の周期となる。

リングカウンタＲＣの他の分周出力ＣＩないしＣ４は、
順次上記入力パルス列■、の半周部分遅れ【変化する。

上記分周出力Ｃ１と、その反転信号を受けるモノマルチ
ＭＭ、ｌ、ＭＭ、、の論理和出力Ｖｌｌは、分局出力Ｃ
３の半周期毎Ｋ、つまり入カッ（ルス列ｖｌの２周期毎
に、その立ち下りエツジに同期した一定のパルス幅を有
するパルス列となる。他の分局出力Ｃ！ないしＣ４ＶＣ
対する論理和出力Ｖ、ないしＶＳ４は、上記パルス列■
１Ｋに対して順次入力パルス列Ｖ、の半周期分遅れたパ
ルス列となる。

パルス列ｖｌの周波数が中間周波数（無変調時の周波数
）のときには、上記パルス列Ｖ□ないしＶＳ２のうちの
２つが順次同時にハイレベルとなるので、アナログ加算
電圧Ｖ、は、そのとりうる値（ＯＶ　〜Ｉ　Ｖ　）ノ中
間し／ヘル（１／２Ｖ　）　Ｋなる。

入力パルス列Ｖ、の周波数が中間周波数より小さくなる
と、まず、上記パルス列ｖｎないしＶＳ２のうちの１つ
がハイレベルになるかあるいは２つが同時にハイレベル
となるので、アナログ加算電圧ｖ４は、上記中間レベル
（Ｖ／２　）と１／４レベル（Ｖ／４　’）との間で変
化するパルス信号となる。

入力パルス列Ｖ、の周波数がさらに小さくなると、上記
パルス列ＶｔｔないしＶＳ４のうちのいずれか２つ以上
が同時にハイレベルとなることがなくなる。その結果ア
ナログ加算電圧Ｖ、は、上記１／４レベル（１／４Ｖ）
とロウレベル（Ｏｖ）との間で変化するパルス信号とな
る。

一方、パルス列Ｖ、の周波数が中間周波数より大きくな
ると、まず、パルス列ｖ１．ないしＶＳ２のうちのいず
れか２つまたは３つが順次同時Ｋ　／Ｓイレペルとなる
ので、アナログ加算電圧ｖ４は、上記中間レベル（Ｖ／
２　）と３／４レベル（３／４Ｖ）との間で変化するパ
ルス信号となる。

パルス列■、の周波数がさらに大きくなると、上記パル
ス列ｖ１．ないしＶＳ２のうちのいずれか３つまたは４
つが順次同時にハイレベルとなるので、アナログ加算電
圧Ｖ、は、上記３／４レベル（３／４Ｖ）とハイレベル
（１ｖ）との間で変化するパルス信号となる。

このようにアナログ加算電圧■４は、パルス列Ｖ、の周
波数に応じてパルスのとりうるレベルが変化する信号に
なるうしたがって同一し、ベルのＦＭ検波出力ＤＥＴを得る場
合、従来のパルスカラン）ＦＭ検波回路に比べこの実施
例回路では、ローパスフィルタＬＰＦへの入力パルスの
振幅を１／４に小さくできる。

したがって、ローパスフィルタへの入力パルスの振幅の
大きさに応じて発生するローパスフィルタＬＰＦの出力
信号中のリップル成分を約１／４に小さくできる。

この発明２は、前記実施例に限定されない。

１組のモノマルチにおいて、一方のモノマルチをポジテ
ィブエツジトリガ型とし、他方のモノマルチをネガティ
ブエツジトリガ型として構成するととによりインバータ
ｘＶｔ、ＩＶｔｔないしｉｖ、４を省略するものとして
もよい。

また、上記第３人図ないし第４Ａ図の論理和回路は一理
ゲー）（ＯＲ）回路を利用するものとしてもよい。

さらに、アナリグ加算回路は、演算増幅回路を用いて、
２Ｖ、４Ｖのように最大レベルを増幅してもよい。この
ようにしても検波出力を受ける後段の増幅器の利得を小
さくできるから、８７Ｎ比は悪化することなく、入力側
での利得を大きくできることより、Ｓ／Ｎ比をよりいっ
そう改善することができる。

上記第４Ａ図の実施例は、さらに分周比を大きくしＣ１
／ＳＶづつ加算出力が変化するようｋしてもよい。

この発明は、ＦＭラジオ受信装置の他、ビデイオテープ
レコーダ、ビデイオディスクプレーヤ等に広く利用でき
るものである。

【図面の簡単な説明】

第１Ａ図、第１Ｂ図は、それぞれこの発明をダブルカウ
ント方式のＦＭ検波回路に適用した場合の一実施例を示
すブロック図およびその動作タイ建ング図、第２Ａ図、
第２Ｂ図はそれぞれこの発明をシングルカウント方式の
ＦＭ検波回路に適用した場合の一実施例を示すブロック
図およびその動作タイミング図、第３Ａ図、第３Ｂ図は
それぞれこの発明をダブルパスカウントＦＭ検波回路に
適用した場合の他の実施例を示すブロック図およびその
動作タイギング図、第４Ａ図、第４Ｂ図はそれぞれ第３
Ａ図、１１３Ｂ図の実施例の変形実施例を示すブロック
図およびその動作タイミング図である。第１Ａ図第１Ｂ図ＦＴ第２Ｂ図第３Ａ図第３Ｂ図第４Ａ図

Claims

【特許請求の範囲】１、周波数変調（ＦＭ）波の立ち上りまたは立ち下りに
応答し、所定のパルス幅をもつ複数の信号を得るための
複数の単安定マルチバイブレータ。上記複数の信号をアナログ加算するためのアナログ加算
回路および上記アナログ加算回路の出力信号を検波する
ためのローパスフィルタとを含み。上記周波数変調波の周波数が無変調時の周波数（中間周
波数）とｆｉ［等しいときに、上記アナログ加算回路の
出力信号レベルが、そのとりうる値の中心値となるよう
に上記所定のパルス幅を設定したことを特徴とするパル
スカラン）ＦＭ検波回路。２、上記複数の信号は、周波数変調波（Ｖ、）の立ち上
りに応答した所定パルス幅のパルスからなる第１のパル
ス列（Ｖ、）と上記周波数変調波の立ち下りに応答した
所定パルス幅のパルスからなる第２のパルス列（Ｖｓ）
とであることを特徴とする特許請求の範囲第１項記載の
パルスカウントＦＭ検波回路。３、上記複数の信号は、周波数変調波（Ｖ、）の２周期
ごとの立ち上りに応答した所定パルス幅のパルスからな
る第１のパルス列（ｖｌ）と上記周波数変調波（Ｖ、）
の他の２周期ごとの立ち上りに応答した所定パルス幅の
パルスからなる第２のパルス列（Ｖ、）とであることを
特徴とする特許請求の範囲第１項記載のパルスカラン）
ＦＭ検波回路。４、上記複数の信号は、周波数変調波（Ｖ、）の２周期
ごとの立ち上りに応答した所定パルス幅のパルスからな
る第１のパルス列（Ｖｚ＊）、上記周波数変調波（■、
）の他の２周期ごとの立ち上りに応答した所定パルス幅
のパルスからなる第２のパルス列（ｖｌ４）−上記周波
数変調波（Ｖ、）の２周期ごとの立ち下りＫＥ答した所
定パルス幅のパルスからなる第３のパルス列（Ｖ□）お
よび上記周波数変調波（Ｖ、）の他の２周期ごとの立ち
下りに応答した所定パルス幅のパルスからなる第４のパ
ルス列（Ｖ□）であることを特徴とする特許請求の範囲
第１項記載のパルスカラン）ＦＭ検波回路。