JPS58131820A - Phase locked loop circuit - Google Patents
Phase locked loop circuitInfo
- Publication number
- JPS58131820A JPS58131820A JP57013559A JP1355982A JPS58131820A JP S58131820 A JPS58131820 A JP S58131820A JP 57013559 A JP57013559 A JP 57013559A JP 1355982 A JP1355982 A JP 1355982A JP S58131820 A JPS58131820 A JP S58131820A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- phase
- vco
- pll
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 16
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 2
- 238000010408 sweeping Methods 0.000 description 2
- 230000035559 beat frequency Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は、位相同期回路（フェーズ・ロック°ループ
；以下Ｐ Ｔ、 Ｌと略す。）、さらに詳しく云えば、
入力信号捕捉を確実に行なえるように改善を図った位相
同期回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention provides a phase-locked circuit (phase-locked loop).
;hereinafter abbreviated as PT and L. ), in more detail,
This invention relates to a phase-locked circuit that has been improved to ensure input signal capture.
周知のごとく、ＰＬＬは入力信号に同期していない状態
では位相比較器の出力電圧はなく、ループはオープン状
態となっている。As is well known, when the PLL is not synchronized with the input signal, there is no output voltage from the phase comparator, and the loop is in an open state.
一般的に、入力信号の周波数と位相は、自走発振状態に
あるｖＣＯのそれらと同期関係にないため一致していな
い。 このため位相比較器の出力には両信号の周波数差
に対応するビート信号出力を発生する。 このビート周
波数が１ループの特性で決定される特定の値以下である
と漸次ＶＣＯは周波数差を縮め同期するが１その範囲外
では周波数の接近°離脱を繰返すのみで平均周波数の減
少はなく同期することができない。 したがって、通
常の系に使用されているＰＬＬの入力信号捕捉には入力
信号の周波数またはｖＣＯの発振周波数を掃引する方法
が採用されている。Generally, the frequency and phase of the input signal do not match those of the vCO in a free-running oscillation state because they are not in a synchronous relationship. Therefore, a beat signal output corresponding to the frequency difference between the two signals is generated at the output of the phase comparator. When this beat frequency is below a certain value determined by the characteristics of one loop, the VCO gradually reduces the frequency difference and synchronizes. However, outside of that range, the frequencies simply approach and depart, but the average frequency does not decrease and synchronizes. Can not do it. Therefore, a method of sweeping the frequency of the input signal or the oscillation frequency of the vCO is adopted to capture the input signal of a PLL used in a normal system.
入力信号周波数を掃引する方法の場合、捕捉が完了する
までｖＣＯの発振周波数を入力信号の中心周波数に対応
した値に一定に保っておく必要がある。In the case of the method of sweeping the input signal frequency, it is necessary to keep the oscillation frequency of the vCO constant at a value corresponding to the center frequency of the input signal until acquisition is completed.
ところが、一般にＰＬＬの応答特性を良くするために、
ループフィルタとして高利得のアクティブフィルタが使
用されているが、この場合そのＤＣオフセット電圧の影
響によりｖＣＯの発振周波数が可変範囲の上限または下
限周波数に固定されてしまい、入力信号を捕捉できなく
なるという欠点を有していた３、
本発明は、上述の点に鑑みなされたもので、その目的は
ＰＬＬの入力信号捕捉過程においてｖＣＯの発振周波数
を一定に保つことができる位相同期回路を提供するとと
にある。However, in general, in order to improve the response characteristics of PLL,
A high-gain active filter is used as a loop filter, but in this case, the oscillation frequency of the vCO is fixed at the upper or lower limit frequency of the variable range due to the influence of its DC offset voltage, making it impossible to capture the input signal. 3. The present invention was made in view of the above points, and its purpose is to provide a phase-locked circuit that can keep the oscillation frequency of the vCO constant during the PLL input signal capture process. be.
前記目的を達成するために、本発明による位相同期回路
は少なくとも位相比較器１直流増幅器を含むフィルタ、
Ｎ１圧制御発振器よりなる位相同期回路において、前記
電圧制御発振器の発振周波数を制御する制御電圧と基準
電圧とを比較する電圧比較器と、前記電圧比較器出力と
前記フィルタ入力間を接続するスイッチング回路より、
前記フィルタの帰還回路を形成し、さらに位相同期回路
の非同期を検出し、前記スイッチング回路をオンさせる
手段を設けることによって１非同期時、前記制御電圧を
基準電圧に一致させるように構成しである。In order to achieve the above object, the phase locked circuit according to the present invention includes a filter including at least a phase comparator 1 and a DC amplifier;
In a phase locked circuit consisting of an N1 pressure controlled oscillator, a voltage comparator that compares a control voltage that controls the oscillation frequency of the voltage controlled oscillator with a reference voltage, and a switching circuit that connects the output of the voltage comparator and the input of the filter. Than,
By forming a feedback circuit for the filter, and further providing a means for detecting non-synchronization of the phase synchronization circuit and turning on the switching circuit, the control voltage is made to match the reference voltage when one non-synchronization occurs.
前記構成によれば、入力信号捕捉過程におけるｖＣＯ発
振周波数を一定にでき、本発明の目的を完全に達成する
ことができる。According to the above configuration, the vCO oscillation frequency during the input signal acquisition process can be kept constant, and the object of the present invention can be completely achieved.
以下、図面を参照して本発明をさらに詳しく説明する。Hereinafter, the present invention will be explained in more detail with reference to the drawings.
第１図は本発明による位相同期回路あ一実施例を示す回
路図である。FIG. 1 is a circuit diagram showing an embodiment of a phase locked circuit according to the present invention.
本発明はｖＣＯの発振周波数を制御する制御電圧と、基
準電圧とを比較する電圧比較器の出力をループフィルタ
の入力へ帰還させることによって、非同期状態にあるＰ
ＬＬの■ＣＯ発振周波数を一定に保つものである。In the present invention, by feeding back the output of the voltage comparator that compares the control voltage that controls the oscillation frequency of vCO and the reference voltage to the input of the loop filter, P
This is to keep the LL CO oscillation frequency constant.
図において、１は入力端子、２．３は位相比較器、４．
５は電圧比較器、６は９０°移相器、７はｖｃｏ、ｓは
ループフィルタを形成するアクティブフィルタ、９はス
イッチング回路、１０ハ出力端子であり、Ｖａ、 Ｖｂ
は基準電圧である。In the figure, 1 is an input terminal, 2.3 is a phase comparator, and 4.
5 is a voltage comparator, 6 is a 90° phase shifter, 7 is VCO, s is an active filter forming a loop filter, 9 is a switching circuit, 10 is an output terminal, Va, Vb
is the reference voltage.
位相比較器２、ＶＣＯ７、アクティブフィルタ８により
ＰＬＬが構成されており、位相比較器３、電圧比較器４
．９０°移相器６によって、ＰＬＬの同期状態を検出し
ている。 Ｐ Ｌ Ｔ、が入力信号に同期していない
とき、スイッチング回路９をＯＮとし、アクティブフィ
ルタ８の入力電圧を制御し、ＶＣＯの発振周波数を一定
に保つように動作する。A PLL is configured by a phase comparator 2, a VCO 7, and an active filter 8.
．． A 90° phase shifter 6 detects the synchronized state of the PLL. When PLT is not synchronized with the input signal, the switching circuit 9 is turned on, the input voltage of the active filter 8 is controlled, and the oscillation frequency of the VCO is kept constant.
第２図は、第１図のさらに詳細なブロック系統図である
。FIG. 2 is a more detailed block diagram of FIG. 1.
図において、第１図と同一符号は同一部分を示しており
、電圧比較器５は差動増幅器Ａ２、抵抗Ｒ３、Ｒ４で構
成されている。 また、アクティブフィルタ８は直流増
幅器Ａ １ ％抵抗Ｒ，，ＴＬ２、コンデンサＣ１によ
り構成され、スイッチング回路は電界効果トランジスタ
Ｑｓで構成されている。In the figure, the same reference numerals as in FIG. 1 indicate the same parts, and the voltage comparator 5 is composed of a differential amplifier A2 and resistors R3 and R4. Further, the active filter 8 is composed of a DC amplifier A 1 % resistor R,, TL2, and a capacitor C1, and the switching circuit is composed of a field effect transistor Qs.
位相比較器２、ＶＣＯ７、アクティブフィルタ８で構成
されるＰ Ｌ Ｌが入力信号に同期していナイ状態では
ＰＬＬは機能的にオープンループ状態となる。When the PLL composed of the phase comparator 2, VCO 7, and active filter 8 is not synchronized with the input signal, the PLL is functionally in an open loop state.
このときの位相比較器３の出力によって電界効果トラン
ジスタがＯＮになるように基準電圧Ｖａおよび電圧比較
器４は設定されている。The reference voltage Va and the voltage comparator 4 are set so that the field effect transistor is turned on by the output of the phase comparator 3 at this time.
基準電圧Ｖｂは所定の７００周波数を決定するもので、
可変範囲内で任意の値に設定することができる。 差動
増幅器Ａ２は制御電圧Ｖｃと基準電圧■ｂの関係がＶｂ
＜ Ｖｃのとき正の電圧、Ｖｂ＞Ｖｃのとき負の電圧
を出力し、その電圧は直流増幅器Ａ１の入力に帰還され
る。 ここで、ＰＬＬがオープン状態のときは、直流増
幅器ＡｌのＤＣオフセットによってＶＣＯ７の制御電圧
ｖｃはその飽和電圧の方向に変化しようとするが１フイ
ルタ８の帰還回路によりＶｂ＝ｖｃとなるように制御さ
れ、その結果、ＶＣＯ７の発振周波数は一定に保たれる
。 ＰＬＬが同期状態になったときはスイッチング回路
９がオフとなり、フィルタ８の入力には電圧比較器５の
出力は帰還されない。The reference voltage Vb determines the predetermined 700 frequencies,
It can be set to any value within the variable range. In the differential amplifier A2, the relationship between the control voltage Vc and the reference voltage ■b is Vb.
When <Vc, a positive voltage is output, and when Vb>Vc, a negative voltage is output, and the voltage is fed back to the input of the DC amplifier A1. Here, when the PLL is in an open state, the control voltage vc of the VCO 7 tends to change in the direction of its saturation voltage due to the DC offset of the DC amplifier Al, but the feedback circuit of the first filter 8 controls it so that Vb=vc. As a result, the oscillation frequency of the VCO 7 is kept constant. When the PLL is in a synchronous state, the switching circuit 9 is turned off, and the output of the voltage comparator 5 is not fed back to the input of the filter 8.
以上詳しく説明したように、本発明はＶＣＯの制御電圧
と基準電圧とを比較してアクティブフィルタのオフセッ
ト電圧を検出し、それを補正する信号をアクティブフィ
ルタの入力へ帰還することによって制御電圧を一定に保
ち） ＶＣＯの発振周波数を一定に保つことができる。As explained in detail above, the present invention detects the offset voltage of the active filter by comparing the control voltage of the VCO and the reference voltage, and feeds back a signal to correct the offset voltage to the input of the active filter, thereby keeping the control voltage constant. ) The oscillation frequency of the VCO can be kept constant.
一般にＶＣＯの発振周波数は周囲温度により大きな変化
を示すが、基準電圧をこれに対応して変化させることに
よって発振周波数を安定化できる。Generally, the oscillation frequency of a VCO shows a large change depending on the ambient temperature, but the oscillation frequency can be stabilized by changing the reference voltage accordingly.
したがって、入力信号の掃引範囲を狭くしても入力信号
の捕捉が可能となり、深宇宙通信等ＰＬＬの等価雑音帯
域幅を狭くする必要がある場合においては、捕捉時間を
短くできる利点がある。 また、正規の入力信号に同
期した状態におけるＶＣＯの制御電圧を記憶し、その′
電圧に等しい基準電圧を発生する回路を付加することに
よって、偶発的な外乱による同期外れに対する再捕捉を
容易にし、ＶＣＯの長期的な変動の補正も可能である１
、Therefore, it is possible to capture the input signal even if the sweep range of the input signal is narrowed, and when it is necessary to narrow the equivalent noise bandwidth of the PLL, such as in deep space communication, there is an advantage that the capture time can be shortened. It also stores the VCO control voltage in synchronization with the regular input signal, and
By adding a circuit that generates a reference voltage equal to the voltage, it is easy to recapture loss of synchronization due to accidental disturbances, and it is also possible to compensate for long-term fluctuations in the VCO1.
,
第１図は本発明による位相同期回路の実施例を示すブロ
ック系統図、第２図は第１図の詳細なブロック系統図で
ある０
１・・・入力端子 ２１計・・位相比較器４、訃
・・電圧比較器 ６・・・９０°移相器７・・・電圧制
御発振器（ＶＣＯ）
８・・・アクティブフィルタ
９・・・スイッチング回路
１０・・・出力端子
特許出願人 日本電気株式会社FIG. 1 is a block diagram showing an embodiment of the phase locked circuit according to the present invention, and FIG. 2 is a detailed block diagram of FIG. ...Voltage comparator 6...90° phase shifter 7...Voltage controlled oscillator (VCO) 8...Active filter 9...Switching circuit 10...Output terminal Patent applicant NEC Corporation
Claims (1)
圧制御発振器よりなる位相同期回路において、前記電圧
制御発振器の発振周波数を制御する制御電圧と基準電圧
とを比較する電圧比較器と、前記電圧比較器出力と前記
フィルタ入力間を接続するスイッチング回路よシ、前記
フィルタの帰還回路を形成し、さらに位相同期回路の非
同期を検出し、前記スイッチング回路をオンさせる手段
を設けることによって、非同期時、前記制御電圧を基準
電圧に一致させるように構成したことを特徴とする位相
同期回路。In a phase synchronized circuit comprising at least a phase comparator, a filter including a DC amplifier, and a voltage controlled oscillator, the voltage comparator compares a control voltage that controls the oscillation frequency of the voltage controlled oscillator with a reference voltage, and the output of the voltage comparator. and the filter input, forming a feedback circuit for the filter, and further providing means for detecting asynchronization of the phase synchronization circuit and turning on the switching circuit. A phase-locked circuit configured to match a reference voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57013559A JPS58131820A (en) | 1982-01-29 | 1982-01-29 | Phase locked loop circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57013559A JPS58131820A (en) | 1982-01-29 | 1982-01-29 | Phase locked loop circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58131820A true JPS58131820A (en) | 1983-08-05 |
| JPH0353813B2 JPH0353813B2 (en) | 1991-08-16 |
Family
ID=11836525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57013559A Granted JPS58131820A (en) | 1982-01-29 | 1982-01-29 | Phase locked loop circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58131820A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6148783A (en) * | 1984-08-16 | 1986-03-10 | Mitsubishi Electric Corp | Laser doppler speedometer |
| JPS61109323A (en) * | 1984-11-02 | 1986-05-27 | Nec Corp | Phase locked oscillator |
| JPS6422113A (en) * | 1987-07-17 | 1989-01-25 | Sony Corp | Pll circuit |
| JPH028234U (en) * | 1988-06-30 | 1990-01-19 | ||
| JPH02105725A (en) * | 1988-10-14 | 1990-04-18 | Sony Corp | Pll circuit |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4968646A (en) * | 1972-11-02 | 1974-07-03 | ||
| JPS52120661A (en) * | 1976-04-02 | 1977-10-11 | Nec Corp | Automatic frequency control unit |
-
1982
- 1982-01-29 JP JP57013559A patent/JPS58131820A/en active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4968646A (en) * | 1972-11-02 | 1974-07-03 | ||
| JPS52120661A (en) * | 1976-04-02 | 1977-10-11 | Nec Corp | Automatic frequency control unit |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6148783A (en) * | 1984-08-16 | 1986-03-10 | Mitsubishi Electric Corp | Laser doppler speedometer |
| JPS61109323A (en) * | 1984-11-02 | 1986-05-27 | Nec Corp | Phase locked oscillator |
| JPH0320165B2 (en) * | 1984-11-02 | 1991-03-18 | Nippon Electric Co | |
| JPS6422113A (en) * | 1987-07-17 | 1989-01-25 | Sony Corp | Pll circuit |
| JPH028234U (en) * | 1988-06-30 | 1990-01-19 | ||
| JPH02105725A (en) * | 1988-10-14 | 1990-04-18 | Sony Corp | Pll circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0353813B2 (en) | 1991-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6466096B1 (en) | Tunable oscillator with leakage compensation | |
| JPS58131820A (en) | Phase locked loop circuit | |
| JP2644890B2 (en) | Phase locked loop | |
| JPH022721A (en) | Phase locked loop oscillation circuit | |
| JP2907639B2 (en) | Phase locked loop | |
| JPH09261042A (en) | Lock system for phase locked loop | |
| JP2001230670A (en) | Pll oscillation circuit | |
| JP2697361B2 (en) | Phase locked oscillator | |
| JPS6356018A (en) | Pull in system by pll | |
| JP2829366B2 (en) | Phase-locked oscillation circuit | |
| JPS5915235B2 (en) | phase synchronizer | |
| KR960000055Y1 (en) | Pll control circuit | |
| JPS59138127A (en) | Phase controlled oscillating circuit | |
| JPS6247378B2 (en) | ||
| JPH07122996A (en) | Voltage controlled oscillation circuit | |
| JP2859037B2 (en) | Double PLL circuit | |
| KR100195086B1 (en) | Synthesizer circuit of phase locked loop frequency | |
| JPS63263920A (en) | Phase synchronizing circuit | |
| JP3564424B2 (en) | PLL circuit | |
| JPH1155115A (en) | External synchronization clock generator | |
| JPH01271997A (en) | Sampling circuit | |
| JPH02113627A (en) | Phase synchronizing oscillator | |
| JPH01238223A (en) | Pll circuit | |
| JPS6350165A (en) | Horizontal defiecting circuit | |
| JPS62176331A (en) | Phase locked loop circuit |