JPS58127416A - プシユプル出力段のアイドリング電流設定回路 - Google Patents
プシユプル出力段のアイドリング電流設定回路Info
- Publication number
- JPS58127416A JPS58127416A JP922582A JP922582A JPS58127416A JP S58127416 A JPS58127416 A JP S58127416A JP 922582 A JP922582 A JP 922582A JP 922582 A JP922582 A JP 922582A JP S58127416 A JPS58127416 A JP S58127416A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- power
- dummy
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はブシュプル出力段のアイドリンク電流設定に関
し、特に8級ブシュブルー路のクロスオーバー歪を少な
くする回路に用いて最適なものである。
し、特に8級ブシュブルー路のクロスオーバー歪を少な
くする回路に用いて最適なものである。
第1図は従来から周知のブシュプル回路である。
このブシュプル回路は、NPN及びPNPトランジスタ
Q2 、 Q3をコンプリメンタリ接続し次前段回路(
1)と、NPN)ランジスタQ5、Qbをブシュプル接
続した終段回路(2)とを備え、終段回路(2+のトラ
ンジスタQ5にPNP)ランジスタQ4をターリントン
接続した早コングリメンタリ形の5EPPI!l!l路
となっている。ドライブトランジスタQ1が、It電流
源3)及びダイオードD+ b D2から成るバイアス
回路(4)を介してダイオードD、及びトランジスタQ
2b Qsの前段回路(1)を駆動し、この前段回路t
itがトランジスタQ4.Q5.Q6の終段(9)略t
21を駆動して、負荷(5)に電力が与えられる。
Q2 、 Q3をコンプリメンタリ接続し次前段回路(
1)と、NPN)ランジスタQ5、Qbをブシュプル接
続した終段回路(2)とを備え、終段回路(2+のトラ
ンジスタQ5にPNP)ランジスタQ4をターリントン
接続した早コングリメンタリ形の5EPPI!l!l路
となっている。ドライブトランジスタQ1が、It電流
源3)及びダイオードD+ b D2から成るバイアス
回路(4)を介してダイオードD、及びトランジスタQ
2b Qsの前段回路(1)を駆動し、この前段回路t
itがトランジスタQ4.Q5.Q6の終段(9)略t
21を駆動して、負荷(5)に電力が与えられる。
バイアス回M (4)の電流源(3)は、終段トランジ
スタQs、 Qbのスイッチング歪を少なくする友めに
終段口M (21にアイドリング1L流を与えている。
スタQs、 Qbのスイッチング歪を少なくする友めに
終段口M (21にアイドリング1L流を与えている。
すなわち、11流源(3)の出力電流をiとすると、カ
レントミラー構成lこよってダイオードD1及びD2を
流れる電流とほぼ同じa流iが無信号時に夕“イオード
Dss ) yンジスタQ2.Qsを夫々流れる。従っ
て。
レントミラー構成lこよってダイオードD1及びD2を
流れる電流とほぼ同じa流iが無信号時に夕“イオード
Dss ) yンジスタQ2.Qsを夫々流れる。従っ
て。
終段トランジスタQ6にはトランジスタQsからベース
電流iが供給され、また終段トランジスタQ5には、カ
レントミラー構成のダイオードDhトランジスタQ4か
ら同じベース電流iが供給される。この結果、トランジ
スタQ5、Q6にB ht@xl (hte ’直流増
巾率)に相当する、例えは、211Ai![のアイドリ
ング電流が常時流されて勝る。
電流iが供給され、また終段トランジスタQ5には、カ
レントミラー構成のダイオードDhトランジスタQ4か
ら同じベース電流iが供給される。この結果、トランジ
スタQ5、Q6にB ht@xl (hte ’直流増
巾率)に相当する、例えは、211Ai![のアイドリ
ング電流が常時流されて勝る。
ところが、パワートランジスタQs、 Q6の直流増巾
率hfeは、良く知られているように製造工程で大きく
ばらつき、例えはl’te=100〜300のように変
動する。従ってアイドリンク電流もhfeに応じてはら
つくから、所定のアイドリンク電流を確保するには%
hfeの最小値を基準lこして電流源(3)の出力電流
値iを定める必要があυ、hf・かはらつきの平均値以
上の素子の場合には、むだなアイドリングが流れてしま
う。
率hfeは、良く知られているように製造工程で大きく
ばらつき、例えはl’te=100〜300のように変
動する。従ってアイドリンク電流もhfeに応じてはら
つくから、所定のアイドリンク電流を確保するには%
hfeの最小値を基準lこして電流源(3)の出力電流
値iを定める必要があυ、hf・かはらつきの平均値以
上の素子の場合には、むだなアイドリングが流れてしま
う。
本発明はこの問題にかんがみ、直流増巾率のはらつきに
対応したベース電流をパワートランジスタに流してアイ
ドリング11Lft、を一定にすることを目的とする。
対応したベース電流をパワートランジスタに流してアイ
ドリング11Lft、を一定にすることを目的とする。
以下本発明の実施例を図面に基いて説明する。
ts2図は本発明によるブシュプル回路におけるアイド
リンク電流設定回路の原理的回路図であって、このアイ
ドリンク電流設定回路は第1図のバイアス回路(4)に
おける11流源として用いゆれる。
リンク電流設定回路の原理的回路図であって、このアイ
ドリンク電流設定回路は第1図のバイアス回路(4)に
おける11流源として用いゆれる。
第2図のトランジスタQyB第1図のブシュプル回路と
同一の半導体ICチップ上に形成されたダミートランジ
スタであって、第1図のパワートランジスタQstたは
Q6と同一かまた探i/n (n : 整数ンのエミッ
タ面積を有している。同一チップ上に作られているから
パワートランジスタQs(tたはQ6 )及びダミート
ランジスタQ7の製造上のはらつきによるhfeの変化
比*は同一であるとみなせる。
同一の半導体ICチップ上に形成されたダミートランジ
スタであって、第1図のパワートランジスタQstたは
Q6と同一かまた探i/n (n : 整数ンのエミッ
タ面積を有している。同一チップ上に作られているから
パワートランジスタQs(tたはQ6 )及びダミート
ランジスタQ7の製造上のはらつきによるhfeの変化
比*は同一であるとみなせる。
ダミートランジスタQ7のエミッタには電流源(6)が
嶺続され、一定it流Iが流される。トランジスタQ7
のペースlこはダイオードD4及びトランジスタQ8か
ら成るカレントミラー回路(7)が接続され、ト電流が
トランジスタQ8のコレクタ電流として流れる。このコ
レクタtfLは111図の電流源(3)の出力電流とし
て用いられ、既述のようにパワートランジスタQs−Q
6のベース電流として流し込まれる。
嶺続され、一定it流Iが流される。トランジスタQ7
のペースlこはダイオードD4及びトランジスタQ8か
ら成るカレントミラー回路(7)が接続され、ト電流が
トランジスタQ8のコレクタ電流として流れる。このコ
レクタtfLは111図の電流源(3)の出力電流とし
て用いられ、既述のようにパワートランジスタQs−Q
6のベース電流として流し込まれる。
ダミートランジスタQ7とパワートランジスタQ5また
はQ6とのhfeに、製造上のばらつき番こ関して同じ
比率で変化するから1例えは、ダミートランジスF Q
7のhfeが低下し次場合、そのベース電流tBが増加
し、パワートランジスタQs、Q6に流れ込むベース電
流も増加する。この結果、パワートランジスタQs、Q
6のh(aが低下していても、そのベース電流の増加に
よってアイドリンク電流は一定になる。
はQ6とのhfeに、製造上のばらつき番こ関して同じ
比率で変化するから1例えは、ダミートランジスF Q
7のhfeが低下し次場合、そのベース電流tBが増加
し、パワートランジスタQs、Q6に流れ込むベース電
流も増加する。この結果、パワートランジスタQs、Q
6のh(aが低下していても、そのベース電流の増加に
よってアイドリンク電流は一定になる。
第2図のダミートランジスタQ7のエミッタIkl損が
パワートランジスタQs 、 Q6と同じであれば、電
流源(6)の出力電流Iは、目標とするアイドリンクt
tlftと同じ1Kに設定する。またダミートランジス
タQ7のエミッタ面積がパワートランジスタQ5%Q6
のエミッタ面積の1/nであれは、電流源(6)の出力
Iはアイドリンク電流の1/nであってよい。またwJ
2図のアイドリングIILft設定回路の出力iBをパ
ワートランジスタQs、Q6のベースに伝える経路中で
電流レベルの変換を行りこともで!!、この場合には、
xfL変換比に応じてダミートランジスタQ7のエミッ
タ電流を設定し、目標アイドリング電流が生ずるように
する。
パワートランジスタQs 、 Q6と同じであれば、電
流源(6)の出力電流Iは、目標とするアイドリンクt
tlftと同じ1Kに設定する。またダミートランジス
タQ7のエミッタ面積がパワートランジスタQ5%Q6
のエミッタ面積の1/nであれは、電流源(6)の出力
Iはアイドリンク電流の1/nであってよい。またwJ
2図のアイドリングIILft設定回路の出力iBをパ
ワートランジスタQs、Q6のベースに伝える経路中で
電流レベルの変換を行りこともで!!、この場合には、
xfL変換比に応じてダミートランジスタQ7のエミッ
タ電流を設定し、目標アイドリング電流が生ずるように
する。
第6図は本発明を適用し九ブシュプル回路の一例を示す
回路図である。なお第6図の回路で%第1図及び第2図
に対応する各部分には同じ符号が付されている。
回路図である。なお第6図の回路で%第1図及び第2図
に対応する各部分には同じ符号が付されている。
第6図で、ICチップ上に形成されるトランジスタのエ
ミッタ面積の最小単位を1としたとき。
ミッタ面積の最小単位を1としたとき。
パワートランジスタQ5%Q6のエミッタ面積は約20
0とされ、またそのアイドリング電流を設定するための
ダミートランジスタQ7のエミッタ面積は約50 (1
/4 )に定められている。ダミートランジスタQ7の
エミッタに扛、@2図で説明したように、電流源(6)
が接続され、一定電fiIが流されを通ってダイオード
D4を流れ、このダイオードD4とカレントミラー接続
され九トランジスタQaに上記ベース電流iBに比例し
たコレクタ電流が流れる。
0とされ、またそのアイドリング電流を設定するための
ダミートランジスタQ7のエミッタ面積は約50 (1
/4 )に定められている。ダミートランジスタQ7の
エミッタに扛、@2図で説明したように、電流源(6)
が接続され、一定電fiIが流されを通ってダイオード
D4を流れ、このダイオードD4とカレントミラー接続
され九トランジスタQaに上記ベース電流iBに比例し
たコレクタ電流が流れる。
例えば、ダイオードD4を構成するトランジスタ(ベー
ス・コレクタ間を短絡し友もの)Iこ対してトランジス
タQ8のエミッタ面積の比率が2であれば、21Bのコ
レクタ電iがQ8を流れる。
ス・コレクタ間を短絡し友もの)Iこ対してトランジス
タQ8のエミッタ面積の比率が2であれば、21Bのコ
レクタ電iがQ8を流れる。
トランジスタQ6の出力電流2ii+は、トランジスタ
Q9を通って次段のカレン) ミラー回路に与えられる
。なお、トランジスタQ9は、トランジスタQ8のエミ
ッタ書コレクタ間の電圧を一定にしてb Qaのコレク
タ電流が電源電圧の変動等lこよって影響されるのを防
止している。すなわち、トランジスタQ9のエミッタ・
ベース間電圧とダイオードD5の順方向電圧と祉はぼ等
しiから、トランジスタQBのコレクタ電圧は、ダイオ
ードD4のカソードとthは同一になる。このためトラ
ンジスタQ8のエミッタ・ベース間電圧はダイオードD
4の順方向電圧lこよって規定され、常時はぼ一定に保
次れる。
Q9を通って次段のカレン) ミラー回路に与えられる
。なお、トランジスタQ9は、トランジスタQ8のエミ
ッタ書コレクタ間の電圧を一定にしてb Qaのコレク
タ電流が電源電圧の変動等lこよって影響されるのを防
止している。すなわち、トランジスタQ9のエミッタ・
ベース間電圧とダイオードD5の順方向電圧と祉はぼ等
しiから、トランジスタQBのコレクタ電圧は、ダイオ
ードD4のカソードとthは同一になる。このためトラ
ンジスタQ8のエミッタ・ベース間電圧はダイオードD
4の順方向電圧lこよって規定され、常時はぼ一定に保
次れる。
トランジスタQ8及びQ9にはトランジスタQsoか縦
続接続され、ダミートランジスタQ7のベース電流jB
の2倍に相当する電流2imがQlo ’)流れる。
続接続され、ダミートランジスタQ7のベース電流jB
の2倍に相当する電流2imがQlo ’)流れる。
なおトランジスタQ1oのペースeコレクタ間に償続さ
れ次トランジスタQ11は、Qloのコレクタ・エミッ
タ間の電圧を一定にするために設けられている。トラン
ジスタQ1oのベース・エミッタ電圧は、トランジスタ
見12のベース・エミッタ電圧として与えられる。トラ
ンジスタQ+2のエミッタ面積の比率は6に設定逼れて
いるのでh 6 x 2 ’a−12’mなるコレクタ
電流がトランジスタQ12を流れる。
れ次トランジスタQ11は、Qloのコレクタ・エミッ
タ間の電圧を一定にするために設けられている。トラン
ジスタQ1oのベース・エミッタ電圧は、トランジスタ
見12のベース・エミッタ電圧として与えられる。トラ
ンジスタQ+2のエミッタ面積の比率は6に設定逼れて
いるのでh 6 x 2 ’a−12’mなるコレクタ
電流がトランジスタQ12を流れる。
この電流は、ダイオードD61トランジスタQCsから
成るカレントミラー回路番こ与えられる。ダイオードD
6を成すトランジスタとトランジスタQ13 トのエミ
ッタ面積は1:1に定められているので。
成るカレントミラー回路番こ与えられる。ダイオードD
6を成すトランジスタとトランジスタQ13 トのエミ
ッタ面積は1:1に定められているので。
上記電流12 ii+がトランジスタQ15のコレクタ
を流としてダイオードD1 * i)2に流れる。
を流としてダイオードD1 * i)2に流れる。
ダイオードD1,1)2と前段回路(1)のトランジス
タQ2 、 Qsとの面積比H1:3jこ選定されてい
るので。
タQ2 、 Qsとの面積比H1:3jこ選定されてい
るので。
T−12in=4inがトランジスタQ2.Q!lのコ
レクタ電流トなる。トランジスタQ5のコレクタ電fl
L4iprhパワートランジスタQ6のベース電流とし
て与えられ、を次トランジスタQ2のコレクタ゛IIL
流411は、面積比が1:1のダイオードD5及びトラ
ンジスタQ4のカレントミラー回路を介してパワートラ
ンジスタQ5のベース電流として与えられる。
レクタ電流トなる。トランジスタQ5のコレクタ電fl
L4iprhパワートランジスタQ6のベース電流とし
て与えられ、を次トランジスタQ2のコレクタ゛IIL
流411は、面積比が1:1のダイオードD5及びトラ
ンジスタQ4のカレントミラー回路を介してパワートラ
ンジスタQ5のベース電流として与えられる。
ダミートランジスタQ7のベース電流jBは、既述の如
く電流源(6)の電流Iと、Q7の直流増巾率hie■ で定ま凱”” 1 十hte であるから、ダミート
ランジスタQ7とパワートランジスタQs、Q6とが同
じfifeを有しでいれは、パワートランジスタQs
、 Q6には4Hのコレクタ電流(アイドリンク′に流
)が売場れる。パワートランジスタとダミートランジス
タのhfe II’S同じ様にはらつくから、アイドリ
ングit流4Iはhisのばらつきによる影響は受けず
、常に一定となる。
く電流源(6)の電流Iと、Q7の直流増巾率hie■ で定ま凱”” 1 十hte であるから、ダミート
ランジスタQ7とパワートランジスタQs、Q6とが同
じfifeを有しでいれは、パワートランジスタQs
、 Q6には4Hのコレクタ電流(アイドリンク′に流
)が売場れる。パワートランジスタとダミートランジス
タのhfe II’S同じ様にはらつくから、アイドリ
ングit流4Iはhisのばらつきによる影響は受けず
、常に一定となる。
1次パワートランジスタQs 、 (J6とダミートラ
ンジスタQ7とのエミツタ面積比を4:11こし%また
夫々のエミッタ電流比を4:1に設定したから、各トラ
ンジスタのエミッタ領域の単位thi槓当りの電流か互
番こ等しくなる。従って周囲温度の変化によってパワー
トランジスタの動作点か移動しても、ダミートランジス
タの動作点はこれに追従して移動するから、特別な温度
補償手段を設けなくても、アイドリンク電流を一定に保
つことができる。またダミートランジスタに流す電流を
パワートランジスタとの面積比に応じて/J%さくする
ことができるから、むだ電流を極力少なくすることがで
きる。
ンジスタQ7とのエミツタ面積比を4:11こし%また
夫々のエミッタ電流比を4:1に設定したから、各トラ
ンジスタのエミッタ領域の単位thi槓当りの電流か互
番こ等しくなる。従って周囲温度の変化によってパワー
トランジスタの動作点か移動しても、ダミートランジス
タの動作点はこれに追従して移動するから、特別な温度
補償手段を設けなくても、アイドリンク電流を一定に保
つことができる。またダミートランジスタに流す電流を
パワートランジスタとの面積比に応じて/J%さくする
ことができるから、むだ電流を極力少なくすることがで
きる。
なおパワートランジスタとダミートランジスタとのエミ
ツタ面積比とエミッタ電流比とを一致させなくても、h
f@の製造上のはらつきに対してアイドリンク電流をほ
ぼ固定する効果は侍られる。例えは、パワートランジス
タとダミートランジスタとのエミツタ面積比を4=1に
し、且つ夫々のエミッタ電流の比を1=1にしてもよい
。
ツタ面積比とエミッタ電流比とを一致させなくても、h
f@の製造上のはらつきに対してアイドリンク電流をほ
ぼ固定する効果は侍られる。例えは、パワートランジス
タとダミートランジスタとのエミツタ面積比を4=1に
し、且つ夫々のエミッタ電流の比を1=1にしてもよい
。
次に第4図は第2図に示した本発明のアイドリンク電流
設定回路の変形例である。この変形ガで株、電流源(6
)の1を流Iを、トランジスタQCs及びダ1オードi
)8から成るカレントミラー回路(8)を介してダミー
トランジスタQ7に流している。ダミートランジスタQ
7のベース電流jBは、タイオードD4、トランジスタ
Q16−Qsから成るカレントミラー回路(7)を介し
てパワートランジスタQs、Q6にfiL込まれるよう
lこ構成されでiる。
設定回路の変形例である。この変形ガで株、電流源(6
)の1を流Iを、トランジスタQCs及びダ1オードi
)8から成るカレントミラー回路(8)を介してダミー
トランジスタQ7に流している。ダミートランジスタQ
7のベース電流jBは、タイオードD4、トランジスタ
Q16−Qsから成るカレントミラー回路(7)を介し
てパワートランジスタQs、Q6にfiL込まれるよう
lこ構成されでiる。
上述の如く1本発明によれは、パワートランジスタと同
じ半導体基板上に作られ次ダミートランジスタの制御入
力端子を検出して、検出電流に関連した電流をパワート
ランジスタの制御入力に与えるようにした。そしてダミ
ートランジスタにほぼ一定のwL流を流して、パワート
ランジスタに上記夕゛ミートランジスタの電流lこ関連
したアイドリング電流が流れるようにした。従って、パ
ワートランジスタの直流増巾率がばらついても、ダミー
トランジスタの直流増巾率が同じよう番こけらつくので
、アイドリング電流を一定に保つことかで1!、パワー
トランジスタの動作点を安定に保つことができる。また
、従来のように直流増巾率のばらつきを考慮した最小@
流増中率でアイドリング電流を設定する必賛がなく、パ
ワートランジスタのアイドリング電流を必要最小限の値
に設定できるから、むだなアイドリング電流を少なくす
ることができる。
じ半導体基板上に作られ次ダミートランジスタの制御入
力端子を検出して、検出電流に関連した電流をパワート
ランジスタの制御入力に与えるようにした。そしてダミ
ートランジスタにほぼ一定のwL流を流して、パワート
ランジスタに上記夕゛ミートランジスタの電流lこ関連
したアイドリング電流が流れるようにした。従って、パ
ワートランジスタの直流増巾率がばらついても、ダミー
トランジスタの直流増巾率が同じよう番こけらつくので
、アイドリング電流を一定に保つことかで1!、パワー
トランジスタの動作点を安定に保つことができる。また
、従来のように直流増巾率のばらつきを考慮した最小@
流増中率でアイドリング電流を設定する必賛がなく、パ
ワートランジスタのアイドリング電流を必要最小限の値
に設定できるから、むだなアイドリング電流を少なくす
ることができる。
第1図は従来から周知のブシュプル回路の回路図、第2
図に本発明のブシュプル回路に用いられるアイドリンク
電流設定回路の原理曲回#5図、第3図は本発明番こよ
るブシュプル回路の一例を示す回路図、第4図は第2図
のアイドリンク電流設定回路の変形例を示す回路図であ
る。 なお図面に用いられている符号において。 (2)・・・・・・・・・・・・終段(ロ)絡(6)・
・・・・・・・・・・・電流源(7)・・・・・・・・
・・・・カレントミラー回路である。 代理人 上屋 勝 l 常 包 芳 男 l 杉浦俊賞 (自発)手続補正書 昭和57年、10月12日 特許庁長官殿 1、事件の表示 昭和57年特許願第9225 号 6、補正1こより増加する発明の数 (1)、明細書路4頁4〜5行目の「バイアス回路(4
)」を「バイアス回路(3)」に訂正する。 (2)、同第8頁16行目の「面積比に1=3」を[面
積比は3:IJ#c訂正する。 (3)%第1図及び第6図を別紙のとおりに訂正する。 −以上一
図に本発明のブシュプル回路に用いられるアイドリンク
電流設定回路の原理曲回#5図、第3図は本発明番こよ
るブシュプル回路の一例を示す回路図、第4図は第2図
のアイドリンク電流設定回路の変形例を示す回路図であ
る。 なお図面に用いられている符号において。 (2)・・・・・・・・・・・・終段(ロ)絡(6)・
・・・・・・・・・・・電流源(7)・・・・・・・・
・・・・カレントミラー回路である。 代理人 上屋 勝 l 常 包 芳 男 l 杉浦俊賞 (自発)手続補正書 昭和57年、10月12日 特許庁長官殿 1、事件の表示 昭和57年特許願第9225 号 6、補正1こより増加する発明の数 (1)、明細書路4頁4〜5行目の「バイアス回路(4
)」を「バイアス回路(3)」に訂正する。 (2)、同第8頁16行目の「面積比に1=3」を[面
積比は3:IJ#c訂正する。 (3)%第1図及び第6図を別紙のとおりに訂正する。 −以上一
Claims (1)
- 【特許請求の範囲】 負荷をブシュグル駆動するための出力段パワートランジ
スタと、上記パワートランジスタと同じ牛導体基板上に
作られたダミートランジスタと。 上記ダミートランジスタにほぼ一定の電流を流す電流源
と、上記ダミートランジスタの制御入力電流を検出し、
検出電流に関連した電流を上記パワートランジスタの制
御入力に供給する制御回路とを夫々具備し、上記電流源
の出力に関連したアイドリング用tIL流が上記パワー
トランジスタに流41゜るように@成したブシュグル出
力段のアイドリング電流設定回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP922582A JPS58127416A (ja) | 1982-01-23 | 1982-01-23 | プシユプル出力段のアイドリング電流設定回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP922582A JPS58127416A (ja) | 1982-01-23 | 1982-01-23 | プシユプル出力段のアイドリング電流設定回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58127416A true JPS58127416A (ja) | 1983-07-29 |
Family
ID=11714471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP922582A Pending JPS58127416A (ja) | 1982-01-23 | 1982-01-23 | プシユプル出力段のアイドリング電流設定回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58127416A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6451316U (ja) * | 1987-09-24 | 1989-03-30 |
-
1982
- 1982-01-23 JP JP922582A patent/JPS58127416A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6451316U (ja) * | 1987-09-24 | 1989-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4349778A (en) | Band-gap voltage reference having an improved current mirror circuit | |
JPS6014512A (ja) | 低電圧ic電流源 | |
US4122403A (en) | Temperature stabilized common emitter amplifier | |
US4675593A (en) | Voltage power source circuit with constant voltage output | |
US4644257A (en) | Band gap circuit | |
US6566852B2 (en) | Voltage generator, output circuit for error detector, and current generator | |
US7411455B2 (en) | High output current buffer | |
JPS58127416A (ja) | プシユプル出力段のアイドリング電流設定回路 | |
JP3461276B2 (ja) | 電流供給回路およびバイアス電圧回路 | |
JPS589460A (ja) | トランジスタブリツジ整流回路 | |
JPH08237046A (ja) | 増幅器回路とその方法 | |
JP4966054B2 (ja) | 差動増幅回路 | |
US4498041A (en) | Constant current source circuit | |
US5461343A (en) | Current mirror circuit | |
US6175226B1 (en) | Differential amplifier with common-mode regulating circuit | |
JPH0669140B2 (ja) | レベルシフト回路 | |
US5939907A (en) | Low power, high speed driving circuit for driving switching elements | |
US4374356A (en) | Constant voltage circuit | |
US20030201828A1 (en) | Operational amplifier | |
JPH0413692Y2 (ja) | ||
JP3243947B2 (ja) | 演算増幅器 | |
JP2547896B2 (ja) | 電流反転回路 | |
JPH01288911A (ja) | BiCMOS基準電圧発生器 | |
JPS6333726B2 (ja) | ||
JPS5866131A (ja) | 電源直流電圧の変動に無関係な出力直流電圧発生用回路装置 |