JPS58123214A - 制御回路 - Google Patents
制御回路Info
- Publication number
- JPS58123214A JPS58123214A JP705382A JP705382A JPS58123214A JP S58123214 A JPS58123214 A JP S58123214A JP 705382 A JP705382 A JP 705382A JP 705382 A JP705382 A JP 705382A JP S58123214 A JPS58123214 A JP S58123214A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- transistors
- ratio
- currents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は制御回路に関するものである、第1図は従来か
ら使用されている制御回路の一例である。第1図に於て
、1は基準電圧印加端子、2は制御信号入力端子、3は
回路電源端子、4゜5は定電流源、6は出力端子、Q+
、 Q2 、 Q3 、 Q4は共にnpn形トラン
ジスタ、Dl、 D2は共にpn接合形ダイオード、R
1−R6はそれぞれ回路抵抗を示す。
ら使用されている制御回路の一例である。第1図に於て
、1は基準電圧印加端子、2は制御信号入力端子、3は
回路電源端子、4゜5は定電流源、6は出力端子、Q+
、 Q2 、 Q3 、 Q4は共にnpn形トラン
ジスタ、Dl、 D2は共にpn接合形ダイオード、R
1−R6はそれぞれ回路抵抗を示す。
第1図において、前記トランジスタQ+、Q2よりなる
第1の差動対の夫々のベース電流がコレクタ電流に比し
て充分小であると仮定すると、抵抗R1に流れる電流は
トランジスタQ1のコレクタ電流工1におおむね等しい
。同様に抵抗R2に流れる電流はトランジスタQ2のコ
レクタ電流工2におおむね等しいから、トランジスタQ
+、Q2のペース電位を夫々V+ 、 V2とすると、 kT I+ q Is+ の関係が得られる。こ\で、kはボルツマン定数、qは
電子の電荷量で、それぞれ定数である。Tは絶対温度、
Is+ 、 IS2は夫々トランジスタQ1.Q2の逆
方向飽和電流で、トランジスタQ+、Q2の特性をそろ
えることによりI5+ = IS2とすることが出来る
。コレクタ電流I+、I2は、 I+ + I2 = Io+
・・・・・・(2)の関係があるから、式(1)、 (
2)から工1 (−)) ・・・・・・(3)工2 1 (−¥−))、、 ・・・・・・(4)の関係が
得られる。
第1の差動対の夫々のベース電流がコレクタ電流に比し
て充分小であると仮定すると、抵抗R1に流れる電流は
トランジスタQ1のコレクタ電流工1におおむね等しい
。同様に抵抗R2に流れる電流はトランジスタQ2のコ
レクタ電流工2におおむね等しいから、トランジスタQ
+、Q2のペース電位を夫々V+ 、 V2とすると、 kT I+ q Is+ の関係が得られる。こ\で、kはボルツマン定数、qは
電子の電荷量で、それぞれ定数である。Tは絶対温度、
Is+ 、 IS2は夫々トランジスタQ1.Q2の逆
方向飽和電流で、トランジスタQ+、Q2の特性をそろ
えることによりI5+ = IS2とすることが出来る
。コレクタ電流I+、I2は、 I+ + I2 = Io+
・・・・・・(2)の関係があるから、式(1)、 (
2)から工1 (−)) ・・・・・・(3)工2 1 (−¥−))、、 ・・・・・・(4)の関係が
得られる。
次にトランジスタQ+ 、 Q2 、 Q5. Q4の
各コレクタ152フ 電流I+、 12. 工5. I4の関係を求める。ト
ランジスタQ3 、 Q4の夫々のベース電流が夫々の
コレクタ電流に比し充分小であると仮定すると、が得ら
れる。こ\でVn+ 、 V112は、夫々ダイオード
D+ 、 D2 (D陽極、負極間電位差、VBns
、 VBII4は夫々トランジスタQ5.Q4のベース
・エミッタ間電位差、11.I2は夫々トランジスタQ
l 、 Q2のコレクタ電流であり、且つ夫々ダイオー
ド−Dl、D2を流れる電流である。I3.I4は夫々
トランジスタQs 、 Q4のコレクタ電流である。工
3は又負荷抵抗、、:、翳。
各コレクタ152フ 電流I+、 12. 工5. I4の関係を求める。ト
ランジスタQ3 、 Q4の夫々のベース電流が夫々の
コレクタ電流に比し充分小であると仮定すると、が得ら
れる。こ\でVn+ 、 V112は、夫々ダイオード
D+ 、 D2 (D陽極、負極間電位差、VBns
、 VBII4は夫々トランジスタQ5.Q4のベース
・エミッタ間電位差、11.I2は夫々トランジスタQ
l 、 Q2のコレクタ電流であり、且つ夫々ダイオー
ド−Dl、D2を流れる電流である。I3.I4は夫々
トランジスタQs 、 Q4のコレクタ電流である。工
3は又負荷抵抗、、:、翳。
R6を流れる電流である。、In1. ID2は夫々ダ
イオ ・−ドの逆方向飽和電流及びIn3.
’Is4は夫々トランジスタQs 、 Qaのコレク
タ開放時のエミッタ逆電流6 /−1 である。!Dt 、 l112 、 Iss 、 Is
aはダイオードIh 、 D2及びトランジスタQs、
Qaの特性をそろえることによりIn+ = In2
= Ims == 1114と見なすことができる。
イオ ・−ドの逆方向飽和電流及びIn3.
’Is4は夫々トランジスタQs 、 Qaのコレク
タ開放時のエミッタ逆電流6 /−1 である。!Dt 、 l112 、 Iss 、 Is
aはダイオードIh 、 D2及びトランジスタQs、
Qaの特性をそろえることによりIn+ = In2
= Ims == 1114と見なすことができる。
更に第1図より明らかな何く、ダイオードの陽極−負極
間電圧及びトランジスタQ3.Q4のベース・エミッタ
間電圧は Vn+ + Vsxs = VD2−4− VBx4・
−・−・・(9)の関係にあり、この(9)式と前記(
5)、 (6)、(7)、(8)の各式とより の関係が得られる。
間電圧及びトランジスタQ3.Q4のベース・エミッタ
間電圧は Vn+ + Vsxs = VD2−4− VBx4・
−・−・・(9)の関係にあり、この(9)式と前記(
5)、 (6)、(7)、(8)の各式とより の関係が得られる。
つぎに上記の式(1o)に前記式(3)t (4)を代
入して、電流IT + 12. Xs、 Xaと電圧V
+ 、 V2 (D関係を求めると、 制御信号が無信号のとき、すなわちトランジスりQlの
ベース電位v1とトランジスタQ2のベース電位v2が
等しいとき、前記式(1o) 、式(11)より の関係が得られる。
入して、電流IT + 12. Xs、 Xaと電圧V
+ 、 V2 (D関係を求めると、 制御信号が無信号のとき、すなわちトランジスりQlの
ベース電位v1とトランジスタQ2のベース電位v2が
等しいとき、前記式(1o) 、式(11)より の関係が得られる。
制御信号が無信号の時点で電流工3−と電流工4の比を
違えたい場合、すなわち入カー号I・・を抑圧あるいは
増巾して出力信号を制御したい場合は、前記式(12)
よりIolは一定、q、 kは定数であるから、ある
温度に於ては抵抗R1,R2の値を適当に選ぶことによ
って(1)はある一定の値を得ることができる。すなわ
ち、前記式(12)をある仮定のもとで、簡略化して、 が成立するようにすれば、間代(12)は%式% (16) となる。すなわちベース電位V1:V2のとき、前記式
(1s) 、 (14)の条件が成、立すれば、電流
Xs、Xaを違えたい場合は、抵抗−R+ 、 R2の
比が電流Xs、Iaの比に等しくなるよう抵抗Ih 、
R2を設定すればよい。
違えたい場合、すなわち入カー号I・・を抑圧あるいは
増巾して出力信号を制御したい場合は、前記式(12)
よりIolは一定、q、 kは定数であるから、ある
温度に於ては抵抗R1,R2の値を適当に選ぶことによ
って(1)はある一定の値を得ることができる。すなわ
ち、前記式(12)をある仮定のもとで、簡略化して、 が成立するようにすれば、間代(12)は%式% (16) となる。すなわちベース電位V1:V2のとき、前記式
(1s) 、 (14)の条件が成、立すれば、電流
Xs、Xaを違えたい場合は、抵抗−R+ 、 R2の
比が電流Xs、Iaの比に等しくなるよう抵抗Ih 、
R2を設定すればよい。
制御感度をあまり高くしなくてよい場合は、R+ 、
R2を大きく設定できるので前記式(13)。
R2を大きく設定できるので前記式(13)。
(14)の関係を満足させられるが、制御信号感度を高
くしだい場合はR1,R2を小さく設定しなければなら
ないから前記式(13) 、(14)の関係が成立しな
くなる。すなわち、式(12)に於てT c冒An (/I4)の項が無視できなくなる。低消費
電力を目指す回路に於てはIo+を小さく設定しなけれ
ばならないので、−、、−zn (/工、)はその分大
きくなり、式(16)のかわりに式(12)を適用する
必要があり、制御信号が無信号のとき、電流Xs、、
Iaの比、すなわち(イI;)は温度依存性をもつとい
う欠点が、ある。
くしだい場合はR1,R2を小さく設定しなければなら
ないから前記式(13) 、(14)の関係が成立しな
くなる。すなわち、式(12)に於てT c冒An (/I4)の項が無視できなくなる。低消費
電力を目指す回路に於てはIo+を小さく設定しなけれ
ばならないので、−、、−zn (/工、)はその分大
きくなり、式(16)のかわりに式(12)を適用する
必要があり、制御信号が無信号のとき、電流Xs、、
Iaの比、すなわち(イI;)は温度依存性をもつとい
う欠点が、ある。
例えば、Io+ =0・1mム、R1−1・1KQ、R
2−2゜Ωに設定すると、T=25℃、無信号V+ −
V2 = 0のとき工4とI3の電流比I’7r’s二
〇・376 となるが、温度が60℃上昇して+76℃
になると I4と工3の比は約0・366倍となり約2
・7%違ってくる。
2−2゜Ωに設定すると、T=25℃、無信号V+ −
V2 = 0のとき工4とI3の電流比I’7r’s二
〇・376 となるが、温度が60℃上昇して+76℃
になると I4と工3の比は約0・366倍となり約2
・7%違ってくる。
本発明は上述の゛問題点を解消するもので、入力信号を
制御した出力信号を得ようとする場合、すなわち電流I
3. 、I4の値を違えたい場合、制御信号が無信号の
ときに、出力信号が温度依存性をもたない制御回路を提
供するものである。
制御した出力信号を得ようとする場合、すなわち電流I
3. 、I4の値を違えたい場合、制御信号が無信号の
ときに、出力信号が温度依存性をもたない制御回路を提
供するものである。
以下、本発明を実施例によって詳しく説明する。
第2図に本発明の一実施例を示す。第2図に於て、Q5
1Q6は夫々npn )ランジスタで、それ以外はR+
、 R2がないことを除けば、第1図と同一構成とな
っている。Q2 、 Q5 、 Qbのnpn)ランジ
スタはエミッタ共通、ベース共通、コレクタ共通の結線
になっている。トランジスタQ2.Q5.Q6は特性を
そろえることにより各トランジスタのエミッタ電流は等
しくすることができ、電流工2をQ’2 、 Q5 、
Qbの各トランジスタに等分に分配すると、とが出来
る。本実施例ではQ2. Qs 、 Qbの各トランジ
スタがオンのとき、その各エミッタ電流は工01の3分
の1づつに等分される。トランジスタQ+。
1Q6は夫々npn )ランジスタで、それ以外はR+
、 R2がないことを除けば、第1図と同一構成とな
っている。Q2 、 Q5 、 Qbのnpn)ランジ
スタはエミッタ共通、ベース共通、コレクタ共通の結線
になっている。トランジスタQ2.Q5.Q6は特性を
そろえることにより各トランジスタのエミッタ電流は等
しくすることができ、電流工2をQ’2 、 Q5 、
Qbの各トランジスタに等分に分配すると、とが出来
る。本実施例ではQ2. Qs 、 Qbの各トランジ
スタがオンのとき、その各エミッタ電流は工01の3分
の1づつに等分される。トランジスタQ+。
Q2 、 Q5 、 Qbのベース電流が各コレクタ電
流に比して充分小さいと仮定すると、トランジスタQ2
゜Qs、Qbの各エミッタ電流は定電流源Io+03分
の1づつに等分されたものとなる。
流に比して充分小さいと仮定すると、トランジスタQ2
゜Qs、Qbの各エミッタ電流は定電流源Io+03分
の1づつに等分されたものとなる。
従って、トランジスタQ1のコレクタ電流工1及びトラ
ンジスタQ2.Q5.Q6の各コレクタ電流の合成値I
2は、前記第1式に於て、R1= R2= O1工2の
代りに(I73)を代入することにより次式(17)の
ように得られる。
ンジスタQ2.Q5.Q6の各コレクタ電流の合成値I
2は、前記第1式に於て、R1= R2= O1工2の
代りに(I73)を代入することにより次式(17)の
ように得られる。
トランジスタQ1. Q2 、 Q5 、 Qbの特性
をそろえることにより、Is+ = Ia2とできるの
で前記式(17)は次のように表わすことができる。
をそろえることにより、Is+ = Ia2とできるの
で前記式(17)は次のように表わすことができる。
一方、Qs1 Q4よりなる第2の差動対における電流
I5.I4と電位差(Vl−V2)の関係を求める1゜ と第1図の場合と同様に式(1o)が適用できるから となる。
I5.I4と電位差(Vl−V2)の関係を求める1゜ と第1図の場合と同様に式(1o)が適用できるから となる。
すなわち、前記第2の差動対の各トランジスタのコレク
タ電流Is、Xaの電流比は(Vl −V2)で制御で
きることかわかる。よって、第2図の回路構成では、制
御信号が無信号のときVl−V2 =Oであり且つ−は
零でないから、前記式(19)は%式% (20) の定数となる。式(12)でいう1ヨの項が零となり、
電流工3と電流工4の比は温度依存性を持だない一定値
とすることが出来る。
タ電流Is、Xaの電流比は(Vl −V2)で制御で
きることかわかる。よって、第2図の回路構成では、制
御信号が無信号のときVl−V2 =Oであり且つ−は
零でないから、前記式(19)は%式% (20) の定数となる。式(12)でいう1ヨの項が零となり、
電流工3と電流工4の比は温度依存性を持だない一定値
とすることが出来る。
第2図の実施例では、トランジスタQ2に トランジス
タQ5と同Q6を各々並列接暖したが、その代りにトラ
ンジスタQ+、Qzの対に於て、トランジスタQ1.Q
2のエミッタ実効面積をに2mの比に設計することによ
って電流11. 12の比従って電流I’+ IsO
比を1omにすることが出来る。
タQ5と同Q6を各々並列接暖したが、その代りにトラ
ンジスタQ+、Qzの対に於て、トランジスタQ1.Q
2のエミッタ実効面積をに2mの比に設計することによ
って電流11. 12の比従って電流I’+ IsO
比を1omにすることが出来る。
エミッタ実効面積が1:mなら逆方向飽和電流Is+
、 IS2を略々1:llになるから、式(11)式と
書きかえられる。上記式(21)を整理すると、次式の
ように表わすことができる。
、 IS2を略々1:llになるから、式(11)式と
書きかえられる。上記式(21)を整理すると、次式の
ように表わすことができる。
q I2
第1図の場合と同様に電流X5. I4と電位差(V
l−V2)の関係を求めると式(1o)が適用できるか
ら となる。電流I3. I4の電流比は(Vl−V2)
で制御できることがわかる。制御信号が無信号のとき、
)V+ −V2 = Oであり、且つ−は零でないから
、 (23)は ゛ 4 m の定数となる。・すなわち、電流Is、 I4の比は
温度依存性をもたない。一定値とすることが出来る。
l−V2)の関係を求めると式(1o)が適用できるか
ら となる。電流I3. I4の電流比は(Vl−V2)
で制御できることがわかる。制御信号が無信号のとき、
)V+ −V2 = Oであり、且つ−は零でないから
、 (23)は ゛ 4 m の定数となる。・すなわち、電流Is、 I4の比は
温度依存性をもたない。一定値とすることが出来る。
なお、第2図の実施例の場合、mは整数であるがエミッ
タ実効面積比を1+mにする場合のmは正の実数の任意
値にすることができる。
タ実効面積比を1+mにする場合のmは正の実数の任意
値にすることができる。
以上に詳しくのべたように、本発明は、制御信号の電圧
波形を電流変換する第1のトランジスタ差動対とこれら
両トランジお夕の各コレクタに電流波形を電圧変換する
変換器を有するとともに、同変換器の信号を入力とする
第2のトランジスタ差動対をそなえて、前記第1のトラ
ンジスタ差動対のコレクタ電流比と前記第2のトランジ
スタ差動対のコレクタ電流比を同一にする回路であって
、前記第1のトランジスタ差動対の一方のトランジスタ
の電流容量を他方のそれのm倍(mは正の定数)のもの
で構成したことを特徴とする制御回路である。本発明に
よれば、上記制御信号が無信号のときにも、出カー号側
には、温度依存性がほとんどみられないをいう格別有用
な制御回路が実現 1できる。また、この回路構
成は、半導体集積回路化に好適である。
波形を電流変換する第1のトランジスタ差動対とこれら
両トランジお夕の各コレクタに電流波形を電圧変換する
変換器を有するとともに、同変換器の信号を入力とする
第2のトランジスタ差動対をそなえて、前記第1のトラ
ンジスタ差動対のコレクタ電流比と前記第2のトランジ
スタ差動対のコレクタ電流比を同一にする回路であって
、前記第1のトランジスタ差動対の一方のトランジスタ
の電流容量を他方のそれのm倍(mは正の定数)のもの
で構成したことを特徴とする制御回路である。本発明に
よれば、上記制御信号が無信号のときにも、出カー号側
には、温度依存性がほとんどみられないをいう格別有用
な制御回路が実現 1できる。また、この回路構
成は、半導体集積回路化に好適である。
3
なお、本発明の上述実施例では、トランジスタQ1.
Q2 、 Q5 、 Q6としてnpn形トランジスタ
を使用したが、この代りにpnp形トランジスタを使用
出来ることは勿論であり、トランジスタQs、Qaにつ
いても実施例はnpn形トランジスタを使用したがp1
1p形トランジスタを使用でき、更にはトランジスタQ
’* Q2+ Q51 Q6はnpn形トランジスタで
、トランジスタQ3.Q4はpnp形トランジスタの組
合せも可能である。あるいはトランジスタQ1. Q2
、 Q5 、 Q6はpnp形トランジスタでトラン
ジスタQs、 Q4はnpn形トランジスタの組合せ
可能である。いずれの組合せの場合でもダイオードIh
、 ])2はトランジスタQs、Qaのエミッタベー
ス順方向特性に合わせればよい。また上述した本発明の
実施例では、電流工3.I4の電流比を1=3の場合、
すなわちトランジスタQ2.Qs、Q6の3ケのトラン
ジスタを並列接続した場合についてであるが、並列接続
のトランジスタを整数mヶにすることによって電流I3
.I4の電流比を1!lに出来ることは勿論である。ま
た、上述本発明4 の実施例では、トランジスタQ2. Q5. Q6
のベース電圧を基準電圧に準じた値に固定している
が、トランジスタQ1のベース電圧と差動的に変化させ
ることができるのは勿論である。
Q2 、 Q5 、 Q6としてnpn形トランジスタ
を使用したが、この代りにpnp形トランジスタを使用
出来ることは勿論であり、トランジスタQs、Qaにつ
いても実施例はnpn形トランジスタを使用したがp1
1p形トランジスタを使用でき、更にはトランジスタQ
’* Q2+ Q51 Q6はnpn形トランジスタで
、トランジスタQ3.Q4はpnp形トランジスタの組
合せも可能である。あるいはトランジスタQ1. Q2
、 Q5 、 Q6はpnp形トランジスタでトラン
ジスタQs、 Q4はnpn形トランジスタの組合せ
可能である。いずれの組合せの場合でもダイオードIh
、 ])2はトランジスタQs、Qaのエミッタベー
ス順方向特性に合わせればよい。また上述した本発明の
実施例では、電流工3.I4の電流比を1=3の場合、
すなわちトランジスタQ2.Qs、Q6の3ケのトラン
ジスタを並列接続した場合についてであるが、並列接続
のトランジスタを整数mヶにすることによって電流I3
.I4の電流比を1!lに出来ることは勿論である。ま
た、上述本発明4 の実施例では、トランジスタQ2. Q5. Q6
のベース電圧を基準電圧に準じた値に固定している
が、トランジスタQ1のベース電圧と差動的に変化させ
ることができるのは勿論である。
第1図は従来の制御回路例を示す回路図、第2図は本発
明の制御回路の一実施例の回路図である。 1・・・・・・基準電圧印加端子、2・・・・・・制御
信号入力端子、3・・・・・・回路電源端子、4,6・
・・・・・定電流源、6・・・・・・出力端子、Q1〜
Q6・・・・・・トランジスタ、Ih 、 D2・・・
・・・ダイオード、R+〜R6・・・・・・回路抵抗。
明の制御回路の一実施例の回路図である。 1・・・・・・基準電圧印加端子、2・・・・・・制御
信号入力端子、3・・・・・・回路電源端子、4,6・
・・・・・定電流源、6・・・・・・出力端子、Q1〜
Q6・・・・・・トランジスタ、Ih 、 D2・・・
・・・ダイオード、R+〜R6・・・・・・回路抵抗。
Claims (3)
- (1)制御信号の電圧波形を電流変換する第1のトラン
ジスタ差動対とこれらトランジスタの各コレクターに電
流波形を電圧変換する変換器を有するとともに同変換器
の信号を入力とする第2のトランジスタ差動対をそなえ
て前記第1のトジスタ対のコレクタ電流比を同一にする
とともに前記第1゛のトランジスタ差動対の一方のトラ
ンジスタの電流容量を他方のそれのm、(mは正の実数
)倍のもので構成したことを特徴とする制御回路。 - (2)第1のトランジスタ差動対の両トランジスタのエ
ミツタ面積比を1:lにすることを特徴とする特許請求
の範囲第1項に記載の制御回路。 - (3)第1のトランジスタ差動対の両トランジスタが一
方の1個に対して、他方を1側盤列接続に構成したこと
を特徴とする特許請求の範囲第1項に記載の制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP705382A JPS58123214A (ja) | 1982-01-19 | 1982-01-19 | 制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP705382A JPS58123214A (ja) | 1982-01-19 | 1982-01-19 | 制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58123214A true JPS58123214A (ja) | 1983-07-22 |
Family
ID=11655314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP705382A Pending JPS58123214A (ja) | 1982-01-19 | 1982-01-19 | 制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58123214A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5057788A (en) * | 1989-10-06 | 1991-10-15 | Alps Electric Co., Ltd. | 2-stage differential amplifier connected in cascade |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5424601U (ja) * | 1977-07-22 | 1979-02-17 |
-
1982
- 1982-01-19 JP JP705382A patent/JPS58123214A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5424601U (ja) * | 1977-07-22 | 1979-02-17 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5057788A (en) * | 1989-10-06 | 1991-10-15 | Alps Electric Co., Ltd. | 2-stage differential amplifier connected in cascade |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0770935B2 (ja) | 差動電流増幅回路 | |
US4928073A (en) | DC amplifier | |
JPS58123214A (ja) | 制御回路 | |
JPS6154286B2 (ja) | ||
US4529946A (en) | Differential amplifier circuit | |
JPS5941321B2 (ja) | 電圧比較回路 | |
JPH0462608B2 (ja) | ||
JPH0434567Y2 (ja) | ||
JPH0328581Y2 (ja) | ||
JPS645369Y2 (ja) | ||
JPH0476714A (ja) | 定電圧発生回路 | |
JP2573279B2 (ja) | 電流変換回路 | |
JPH11177353A (ja) | 電圧電流変換回路 | |
JPS62117403A (ja) | カレントミラ−回路 | |
JPH0449288B2 (ja) | ||
JPH0477329B2 (ja) | ||
JPS58194412A (ja) | 制御回路 | |
JPS6028035B2 (ja) | 引算回路 | |
JPH04215315A (ja) | レベルシフト回路 | |
JPS6328130A (ja) | 3値論理回路 | |
JPS58115910A (ja) | 制御回路 | |
JPS6040737B2 (ja) | トランジスタ回路 | |
JPH0342535A (ja) | 温度センサ回路 | |
JPH0358603A (ja) | 利得制御回路 | |
JPH06152271A (ja) | バッファ回路 |