JPS5810795B2 - バブルドメイン記憶システム - Google Patents
バブルドメイン記憶システムInfo
- Publication number
- JPS5810795B2 JPS5810795B2 JP53084110A JP8411078A JPS5810795B2 JP S5810795 B2 JPS5810795 B2 JP S5810795B2 JP 53084110 A JP53084110 A JP 53084110A JP 8411078 A JP8411078 A JP 8411078A JP S5810795 B2 JPS5810795 B2 JP S5810795B2
- Authority
- JP
- Japan
- Prior art keywords
- loop
- bubble
- major
- data
- minor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
- G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
- G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
- G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
- G11C19/0875—Organisation of a plurality of magnetic shift registers
Description
【発明の詳細な説明】
不発明はメジャーマイナーループ型バブルドメイン記憶
システム1こ関し、吏(こ具体的に言えば、パワー・オ
ン・オフ・オン・シーケンスを受ける状況においてもデ
ータ持久性を示す記憶装置fこ関する。
システム1こ関し、吏(こ具体的に言えば、パワー・オ
ン・オフ・オン・シーケンスを受ける状況においてもデ
ータ持久性を示す記憶装置fこ関する。
米国特許第3618054号、第3838407号、及
び第3999172号(こは、異なったメジャーマイナ
ーループ型メモリが開示されている。
び第3999172号(こは、異なったメジャーマイナ
ーループ型メモリが開示されている。
典型的な例では、メジャーループ及びマイナーループの
両方とも、磁性ガーネット材料の薄膜上におけるTIバ
ー又はCバー形のパーマロイ・パターンの配列(こよっ
て定めらnる。
両方とも、磁性ガーネット材料の薄膜上におけるTIバ
ー又はCバー形のパーマロイ・パターンの配列(こよっ
て定めらnる。
バブルドメイン(以下、単にバブルと略称する)は、磁
性薄膜の平面内で回転する磁界tこよってループ中を動
かされる。
性薄膜の平面内で回転する磁界tこよってループ中を動
かされる。
一般に、メジャーループは複数のマイナーループを横昏
こ配置するために細長くなっている。
こ配置するために細長くなっている。
メジャーループは米国特許第3618054号のメモリ
(こおいては閉じられている。
(こおいては閉じられている。
閉じらnたメジャーループの場合、バブルは両方向性転
送スイッチ若しくはゲートの働きによってマイナールー
プからメジャーループへ又はその逆のメジャーループか
らマイナーループへ転送される。
送スイッチ若しくはゲートの働きによってマイナールー
プからメジャーループへ又はその逆のメジャーループか
らマイナーループへ転送される。
又、メジャーループは米国特許第3838407号及び
第3999172号に示さnている様に開放型であって
もよい。
第3999172号に示さnている様に開放型であって
もよい。
開放型メジャーループの場合、バブルは一方向性転送ス
イッチの働きによってメジャーループの書込みチャネル
からマイナーループの一端へ転送され、更に別の一方向
性転送スイッチの働きによってマイナーループの他端か
らメジャーループの読取りチャネルへ転送される。
イッチの働きによってメジャーループの書込みチャネル
からマイナーループの一端へ転送され、更に別の一方向
性転送スイッチの働きによってマイナーループの他端か
らメジャーループの読取りチャネルへ転送される。
マイナーループに記憶されているデータは、個々のルー
プに1つずつ配分された複数のビットによって構成され
る所望のデータ・ブロックが転送点に到達するまで循環
している。
プに1つずつ配分された複数のビットによって構成され
る所望のデータ・ブロックが転送点に到達するまで循環
している。
転送指令が生ずると、データ・ブロックはメジャールー
プの読取りチャネルへ転送されて検出器によって読取ら
れる。
プの読取りチャネルへ転送されて検出器によって読取ら
れる。
読取られたデータ・ブロック又は代りの新しいデータ・
ブロックがバブルの発生を制御するために用いられ、発
生したバブルはメジャーループの書込みチャネルに沿っ
て書込み転送スイッチのところへ進められる。
ブロックがバブルの発生を制御するために用いられ、発
生したバブルはメジャーループの書込みチャネルに沿っ
て書込み転送スイッチのところへ進められる。
マイナーループからメジャーループへデータ・ブロック
の転送によってマイナーループ中に生ずる空所が、その
後メジャーループからマイナーループへ戻されるデータ
・ブロックを丁度受は入れる位置にくるように、メジャ
ーループとマイナーループの相対的な長さの関係が定め
られている。
の転送によってマイナーループ中に生ずる空所が、その
後メジャーループからマイナーループへ戻されるデータ
・ブロックを丁度受は入れる位置にくるように、メジャ
ーループとマイナーループの相対的な長さの関係が定め
られている。
この様にして、マイナーループ中のデータは読取りのた
めに検出器まで送られ、その後マイナーループへ戻され
る。
めに検出器まで送られ、その後マイナーループへ戻され
る。
即ち、読取り転送動作に続く所定数の回転磁界サイクル
の後に書込み転送動作が行われる。
の後に書込み転送動作が行われる。
そのサイクル数は任意のマイナーループの読取り転送ス
イッチから同じマイナーループの対応する書込み転送ス
イッチまでのメジャーループに沿った伝播路の長さに対
応している。
イッチから同じマイナーループの対応する書込み転送ス
イッチまでのメジャーループに沿った伝播路の長さに対
応している。
この様な特徴は種々のメジャーマイナーループ構成に共
通している。
通している。
データ持久性、即ちパワー・オフ時にもデータとしての
バブルを保持する特性は、バブル記憶技術が他の競合す
る記憶技術、例えば電荷結合素子を用いるものなどより
も優れている点である。
バブルを保持する特性は、バブル記憶技術が他の競合す
る記憶技術、例えば電荷結合素子を用いるものなどより
も優れている点である。
メジャーマイナーループ型バブル・メモリの場合、パワ
ー・オフ時にもデータが失われることはない。
ー・オフ時にもデータが失われることはない。
但し、パワー・オフ時にはメモリ内のデータが失われる
ことはないけれど、メモリ内のデータの相対的な位置関
係は変わってしまう。
ことはないけれど、メモリ内のデータの相対的な位置関
係は変わってしまう。
例えば、読取り動作においてデータがメジャーループに
ある状態においてパワー・オフになると、データをマイ
ナーループへ再び書込むために書込み転送スイッチを付
勢すべきタイミングに関する情報が失われてしまうので
ある。
ある状態においてパワー・オフになると、データをマイ
ナーループへ再び書込むために書込み転送スイッチを付
勢すべきタイミングに関する情報が失われてしまうので
ある。
換言すれば、メモリのユーザーは、メジャーループにお
けるデータ・ブロックがいつマイナーループへ転送され
るための位置にくるかを知ることが出来ないのである。
けるデータ・ブロックがいつマイナーループへ転送され
るための位置にくるかを知ることが出来ないのである。
この様なタイミングに関する情報はバブル・メモリの読
取り/書込みステータスとして言及される。
取り/書込みステータスとして言及される。
通常、コノ情報ハ計数器によって保持されている。
コストと効率との兼合いによって、通常その計数器は電
圧源fこよって付勢される非持久性計数器である。
圧源fこよって付勢される非持久性計数器である。
従って、この電圧源が故障したり、切離されたりすると
きには、該計数器における情報は失わnてしまうのであ
る。
きには、該計数器における情報は失わnてしまうのであ
る。
この様な問題を解決することを意図した1つの技術は、
メジャーループ内のデータが払われてしまうまで、即ち
データがマイナーループへ戻されてしまうまで電力を維
持するものであった。
メジャーループ内のデータが払われてしまうまで、即ち
データがマイナーループへ戻されてしまうまで電力を維
持するものであった。
この技術は電力系内に非常に大容量のコンデンサや鉄共
振回路を設けることを必要としているのでコスト高にな
るという難点がある。
振回路を設けることを必要としているのでコスト高にな
るという難点がある。
コンピュータ0デザイン(Computer Desi
gn)1976年4月号の第99頁乃至第107頁にお
けるHoffmanその他による記事は、バブル・メモ
リがパワー・オン・オフ・オン・シーケンスを受ける状
況においてバブル・ステータスを保持する別の技術を示
している。
gn)1976年4月号の第99頁乃至第107頁にお
けるHoffmanその他による記事は、バブル・メモ
リがパワー・オン・オフ・オン・シーケンスを受ける状
況においてバブル・ステータスを保持する別の技術を示
している。
この技術は電源が切断された後にもバブル・ステータス
を保持するために、持久性を有する別個のコア・メモリ
を用いるものである。
を保持するために、持久性を有する別個のコア・メモリ
を用いるものである。
これは2種類の記憶技術を必要とし非常にコスト高にな
っている。
っている。
不発明の目的は改良されたバブル記憶システムを提供す
ることである。
ることである。
不発明の他の目的は改良されたメジャーマイナーループ
型バブル記憶システムを提供することである。
型バブル記憶システムを提供することである。
不発明の他の目的は持久性メジャーマイナーループ型バ
ブル記憶システムを提供することである。
ブル記憶システムを提供することである。
不発明の他の目的はパワー・オン・オフ・オン・シーケ
ンスを受ける状況においてもデータの持久性を示すメジ
ャーマイナーループ型バブル記憶システムを提供するこ
とである。
ンスを受ける状況においてもデータの持久性を示すメジ
ャーマイナーループ型バブル記憶システムを提供するこ
とである。
不発明(こよるメジャーマイナーループ型バブル記憶シ
ステムはメジャーループ中のデータ・ブロックがマイナ
ーループへ転送されるための位置督こある時点を示すた
めfこメジャーマイナーループ構成に関連したバブル・
シフトレジスタを有スる。
ステムはメジャーループ中のデータ・ブロックがマイナ
ーループへ転送されるための位置督こある時点を示すた
めfこメジャーマイナーループ構成に関連したバブル・
シフトレジスタを有スる。
シフトレジスタ書込み手段とシフトレジスタ検出手段と
の間の長さは成るマイナーループに関する読取りスイッ
チ手段から同じマイナーループに関する書込みスイッチ
手段までのメジャーループに沿った伝播遅延に対応して
いる。
の間の長さは成るマイナーループに関する読取りスイッ
チ手段から同じマイナーループに関する書込みスイッチ
手段までのメジャーループに沿った伝播遅延に対応して
いる。
データ・ブロックがマイナーループからメジャーループ
の読取りチャネルへ転送されるときには、シフトレジス
タ1こもバブルが導入される様になっている。
の読取りチャネルへ転送されるときには、シフトレジス
タ1こもバブルが導入される様になっている。
シフトレジスタにおけるバブルは、データ・ブロックが
データ検出手段のところを通る様にメジャーループ中で
伝播する間にシフトレジスタ中を移動する。
データ検出手段のところを通る様にメジャーループ中で
伝播する間にシフトレジスタ中を移動する。
そして、データ・ブロックが書込み転送スイッチ位置に
達するとき、即ちデータ・ブロックを構成している各ビ
ットが元あったマイナーループへ戻されるための位置に
達するとき、シフト・レジスタ中のバブルは丁度シフト
レジスタ検出手段のところに到達する。
達するとき、即ちデータ・ブロックを構成している各ビ
ットが元あったマイナーループへ戻されるための位置に
達するとき、シフト・レジスタ中のバブルは丁度シフト
レジスタ検出手段のところに到達する。
シフトレジスタ検出手段がこのバブルを検出することに
応じて生ずる信号に従って、メジャーループにおけるデ
ータ・ブロックはマイナーループへ転送される。
応じて生ずる信号に従って、メジャーループにおけるデ
ータ・ブロックはマイナーループへ転送される。
これまでに述べてきた様に、本発明はパワー・オン・オ
フ・オン・シーケンスを受ける際にもデータの持久性を
有するメジャーマイナーループ型バブル記憶システムを
意図している。
フ・オン・シーケンスを受ける際にもデータの持久性を
有するメジャーマイナーループ型バブル記憶システムを
意図している。
パワー・オン・オフ・オン・シーケンスとは、現サイク
ルの終りにバブルの伝播を止め、面内回転磁界を消滅さ
せ、その後再び面内回転磁界を印加してバブルの伝播を
再開させることを意味している。
ルの終りにバブルの伝播を止め、面内回転磁界を消滅さ
せ、その後再び面内回転磁界を印加してバブルの伝播を
再開させることを意味している。
第1図は本発明によるメジャーマイナーループ型バブル
記憶システムを示している。
記憶システムを示している。
記憶システムは磁性ガーネット材料等の適当な磁性材料
の薄膜12を含む。
の薄膜12を含む。
記憶システムのメモリ10のメジャーループは、書込み
チャネル14及び読取りチャネル16によって構成され
ている。
チャネル14及び読取りチャネル16によって構成され
ている。
書込みチャネル14の一方の端にはバブル発生器18が
接続されており、他方の端にはバフル消去器20が接続
されている。
接続されており、他方の端にはバフル消去器20が接続
されている。
書込みチャネル1酊こは書込み転送スイッチ22A。
22B、22C,22Dを含む複数の書込み転送スイッ
チが設けら孔ている。
チが設けら孔ている。
書込み転送スイッチ22A、22B、22C,22Dは
書込チャネル14にあるデータをそれぞれマイナールー
プ24A。
書込チャネル14にあるデータをそれぞれマイナールー
プ24A。
24B、24C,24Dへ転送する働きをする。
データは当該技術分野において周知の態様でマイナール
ープに記憶される。
ープに記憶される。
マイナーループ24A乃至24Dの他方の端には、マイ
ナーループからメジャーループの読取りチャネル16へ
データを転送するための読取り転送スイッチ26A、2
6B。
ナーループからメジャーループの読取りチャネル16へ
データを転送するための読取り転送スイッチ26A、2
6B。
26C,26Dが設けられている。
データとしてのバブルは読取りチャネル16内で下方へ
移動し、データの読取りのためのバブル検出器28に到
達する。
移動し、データの読取りのためのバブル検出器28に到
達する。
その後バブルは消去器30によって吸収されてしまう。
各データ・ビットがバブル検出器28によって読取られ
るとき、バブル発生器18にそれと同じビット又は新し
いビットをメジャーループの書込みチャネル14fこ送
り込む様に動作する。
るとき、バブル発生器18にそれと同じビット又は新し
いビットをメジャーループの書込みチャネル14fこ送
り込む様に動作する。
複製さnたデータ・ブロック若しくは新しいデータ・ブ
ロックは書込みチャネル14中を伝播して書込み転送ス
イッチ22A乃至22Dを介してマイナーループ24A
乃至24Dへ転送される。
ロックは書込みチャネル14中を伝播して書込み転送ス
イッチ22A乃至22Dを介してマイナーループ24A
乃至24Dへ転送される。
メジャーマイナーループ構成からのデータめ読取り動作
は書込み動作の前に行われなけnばならないことが明ら
かである。
は書込み動作の前に行われなけnばならないことが明ら
かである。
これは既にマイナーループにあるバブルと入来バブルと
が混合してはならないということに基づいている。
が混合してはならないということに基づいている。
先ずデータを読取ることによって、そのデータのあった
位置を空き状態にすることが必要なのである。
位置を空き状態にすることが必要なのである。
本発明に従って、マイナーループ24A乃至24Dの読
取り転送スイッチ26A乃至26Dにはシフトレジスタ
32が関連している。
取り転送スイッチ26A乃至26Dにはシフトレジスタ
32が関連している。
シフトレジスタ32の出力は書込みチャネル14中のデ
ーターブロックがマイナーループ24A乃至24Dへの
転送のためのスイッチ22A乃至22Dのところ1こあ
る時点を示すために用いら孔る。
ーターブロックがマイナーループ24A乃至24Dへの
転送のためのスイッチ22A乃至22Dのところ1こあ
る時点を示すために用いら孔る。
シフトレジスタ32は、一連のバブルを生ずるバブル発
生器34、シフトレジスタとしての実質的な記憶領域l
こバブルを送り込むためのシフトレジスタ書込みスイッ
チ36、バブル検出器38、バブルを消すバブル消去器
40及び44を有する。
生器34、シフトレジスタとしての実質的な記憶領域l
こバブルを送り込むためのシフトレジスタ書込みスイッ
チ36、バブル検出器38、バブルを消すバブル消去器
40及び44を有する。
電気的コネクタ44と46との間の導体42はシフトレ
ジスタ書込みスイッチ36及びマイナーループ読取り転
送スイッチ26A乃至26Dを通っている。
ジスタ書込みスイッチ36及びマイナーループ読取り転
送スイッチ26A乃至26Dを通っている。
導体42が読取り転送スイッチ26A乃至26Dを付勢
する毎にスイッチ36を介してシフトレジスタ32の記
憶領域内へバブルが送り込まnる。
する毎にスイッチ36を介してシフトレジスタ32の記
憶領域内へバブルが送り込まnる。
バフル検出器38がシフトレジスタ32の出力側でバブ
ルを検出する毎船こ、書込み転送スイッチ22A乃至2
2Dが付勢され、こnlこまってバブルはマイナールー
プ24A乃至24Dへ転送される。
ルを検出する毎船こ、書込み転送スイッチ22A乃至2
2Dが付勢され、こnlこまってバブルはマイナールー
プ24A乃至24Dへ転送される。
シフトレジスタ32は読取り転送ラインの付勢時と書込
み転送ラインの付勢時との間に所定数のサイクルに相当
する遅延を生じさせる働きをする。
み転送ラインの付勢時との間に所定数のサイクルに相当
する遅延を生じさせる働きをする。
スイッチ36から検出器38までのシフトレジスタ32
の実質的な長さは、任意のマイナーループの読取り転送
スイッチ(例えばマイナーループ24Aのスイッチ26
A)からメジャーループ読取りチャネル16及びメジャ
ーループ書込みチャネル14を通って同じマイナールー
プの書込み転送スイッチ(例えばスイッチ22A)まで
の伝播路の長さと同じである。
の実質的な長さは、任意のマイナーループの読取り転送
スイッチ(例えばマイナーループ24Aのスイッチ26
A)からメジャーループ読取りチャネル16及びメジャ
ーループ書込みチャネル14を通って同じマイナールー
プの書込み転送スイッチ(例えばスイッチ22A)まで
の伝播路の長さと同じである。
バイアス磁界発生器50はバブルを所望のサイズtこ維
持するための磁界を生ずるのに対して、回転磁界発生器
46はバブルを前述の様なループ若しくは伝播路におい
て同時に進めるための面内回転磁界を生ずるために用い
らnている。
持するための磁界を生ずるのに対して、回転磁界発生器
46はバブルを前述の様なループ若しくは伝播路におい
て同時に進めるための面内回転磁界を生ずるために用い
らnている。
制御回路48はこの種技術分野においてよく知らnてい
る様に磁界発生器、バブル発生器、バブル検出器、及び
バブル消去器を制御する。
る様に磁界発生器、バブル発生器、バブル検出器、及び
バブル消去器を制御する。
薄膜12はメモリ10とシフトレジスタ32の両方を形
成するための単一チップであることが望ましい。
成するための単一チップであることが望ましい。
但し、シフトレジスタ32を別のチップに形成しても何
らさしつかえないことはもちろんである。
らさしつかえないことはもちろんである。
又、シフトレジスタ32を1つのメモリ10に関連して
使用する例だけを示したが、複数のメモリに関連して1
つのシフトレジスタを使用することも可能である。
使用する例だけを示したが、複数のメモリに関連して1
つのシフトレジスタを使用することも可能である。
更に具体的な例を示すことにする。
例えば、メジャーマイナーループ・バブル・メモリ10
は128個のマイナーループを含む。
は128個のマイナーループを含む。
そして、スイッチ26を含む各マイナーループは512
データ・ビットに対応する長さを有する。
データ・ビットに対応する長さを有する。
読取り転送スイッチ26(例えば26℃)から読取りチ
ャネル16に沿った検出器28までの長さとバブル発生
器18から書込みチャネル14に沿った対応する書込み
転送スイッチ22までの長さとの和は255データ・ビ
ット(こ対応する。
ャネル16に沿った検出器28までの長さとバブル発生
器18から書込みチャネル14に沿った対応する書込み
転送スイッチ22までの長さとの和は255データ・ビ
ット(こ対応する。
スイッチ36から検出器38までのシフトレジスタ32
の実質的な長さは255データ・ビット(こ対応してい
る。
の実質的な長さは255データ・ビット(こ対応してい
る。
複数のマイナーループから読取りチャネル16へデータ
・ビットが取り出される毎に、スイッチ36を介してシ
フトレジスタ32へ1つのバブルが送り込まわる。
・ビットが取り出される毎に、スイッチ36を介してシ
フトレジスタ32へ1つのバブルが送り込まわる。
検出器28がバブルを検出する毎fこ、対応するデータ
・ビットとしてのバブルが書込みチャネル14に送り込
まれる。
・ビットとしてのバブルが書込みチャネル14に送り込
まれる。
マイナーループから読取り転送スイッチ26を介して読
取りチャネル16fこ取り出されたデータ・ビット醗こ
対応するデータ・ビットが書込みチャネル14において
書込み転送スイッチ22のところfこ到達するとき曇こ
は、シフトレジスタ32の出力端にある検出器38がバ
ブルを検出する。
取りチャネル16fこ取り出されたデータ・ビット醗こ
対応するデータ・ビットが書込みチャネル14において
書込み転送スイッチ22のところfこ到達するとき曇こ
は、シフトレジスタ32の出力端にある検出器38がバ
ブルを検出する。
これ(こ応じて、書込みチャネル14醗こおける一群の
データ・ビットは書込みチャネル14から書込み転送ス
イッチ22を介して複数のマイナーループへ並列的に転
送される。
データ・ビットは書込みチャネル14から書込み転送ス
イッチ22を介して複数のマイナーループへ並列的に転
送される。
メモリ10がパワー・オン・オフ・オン・シーケンスを
受けても、シフトレジスタ32fこおけるデータが失わ
nることはない。
受けても、シフトレジスタ32fこおけるデータが失わ
nることはない。
従って、バブルを検出する検出器38は、メジャールー
プの書込みチャネル14fこおいてデータが丁度マイナ
ーループへ転送されるのfこ適した位置にきた時点を正
確1こ示すことができる。
プの書込みチャネル14fこおいてデータが丁度マイナ
ーループへ転送されるのfこ適した位置にきた時点を正
確1こ示すことができる。
メモリ10が休止状態の後に最初にパワー・オンになる
とき昏こは、前の動作−こ関与したデータが読取りチャ
ネル16に残っている可能性がある。
とき昏こは、前の動作−こ関与したデータが読取りチャ
ネル16に残っている可能性がある。
このデータはマイナーノー−プから新しいデータを読取
る様に読取り転送ゲートを付勢する前に読取りチャネル
16から排除されなければならない。
る様に読取り転送ゲートを付勢する前に読取りチャネル
16から排除されなければならない。
従って、動作開始シーケンスの最初のステップでは、ス
イッチ26Aからスイッチ26Dまでの読取りチ17ネ
ル16+こ沿う伝播路tこおける伝播遅延(こ対応する
回数だけメモリ10を読取りチャネル16内のビット(
もしあるならば)を検出器28の方へ伝播させることが
必要である。
イッチ26Aからスイッチ26Dまでの読取りチ17ネ
ル16+こ沿う伝播路tこおける伝播遅延(こ対応する
回数だけメモリ10を読取りチャネル16内のビット(
もしあるならば)を検出器28の方へ伝播させることが
必要である。
読取りチャネル16に関するこの様な初期クリヤ・ステ
ップに続いて、シフトレジスタ32の出力を用いて書込
み転送ラインを制御することによって、最初読取りチャ
ネル16にあったデータはマイナーループtこおける適
正な位置へ戻さnることになる。
ップに続いて、シフトレジスタ32の出力を用いて書込
み転送ラインを制御することによって、最初読取りチャ
ネル16にあったデータはマイナーループtこおける適
正な位置へ戻さnることになる。
以上、本発明の1つの実施例について説明したが、こn
fこ限らず種々の変更が可能であることはもちろんであ
る。
fこ限らず種々の変更が可能であることはもちろんであ
る。
添付図は本発明によるメジャーマイナーループ・バブル
記憶システムの概略図である。 14・・・書込みチャネル(メジャーループ)、1’6
・・・読取りチャネル(メジャーループ)、18及び3
4・・・バブル発生器、20,30.40及び44・・
・バブル消去器、22A乃至22D・・・書込み転送ス
イッチ、24A乃至24D・・・マイナーループ、26
A乃至26D・・・読取り転送スイッチ、28及び38
・・・バブル検出器、36・・・シフトレジスタ書込み
スイッチ、46・・・回転磁界発生器、48・・・制御
回路、50・・・バイアス磁界発生器。
記憶システムの概略図である。 14・・・書込みチャネル(メジャーループ)、1’6
・・・読取りチャネル(メジャーループ)、18及び3
4・・・バブル発生器、20,30.40及び44・・
・バブル消去器、22A乃至22D・・・書込み転送ス
イッチ、24A乃至24D・・・マイナーループ、26
A乃至26D・・・読取り転送スイッチ、28及び38
・・・バブル検出器、36・・・シフトレジスタ書込み
スイッチ、46・・・回転磁界発生器、48・・・制御
回路、50・・・バイアス磁界発生器。
Claims (1)
- 1 バブルドメインによるデータの記憶及び移送を行う
ためのメジャーマイナーループ構成を有しパワー・オン
・オフ・オン・シーケンスを受ける状況においてもデー
タ持久性を示すバブルドメイン記憶システムにおいて、
マイナーループからメジャーループにデータ・ブロック
が転送されてマイナーループ中に生ずる空所がその後所
定数の回転磁界サイクルをうけた後メジャーループから
マイナーループに戻されるデータ・ブロックを丁度受は
入れる位置に来るようにメジャーループの長さとマイナ
ーループの長さの関係を定めると共に上記マイナールー
プからメジャーループへのデータ・ブロックの転送に同
期してバブル発生器からバブルを受けとり上記所定数の
回転磁界サイクルヲウけてバブルをシフトさせることに
より出力側に設けられたバブル検出器に出力信号を発生
させるバブルドメイン・シフト・レジスタを設け、上記
出力信号に応答して上記メジャーループからマイナール
ープヘデータ・ブロックを戻すよう転送させることを特
徴とするバブルドメイン記憶システム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/826,492 US4168535A (en) | 1977-08-22 | 1977-08-22 | Non-volatile bubble domain memory system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5435641A JPS5435641A (en) | 1979-03-15 |
JPS5810795B2 true JPS5810795B2 (ja) | 1983-02-28 |
Family
ID=25246680
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP53084110A Expired JPS5810795B2 (ja) | 1977-08-22 | 1978-07-12 | バブルドメイン記憶システム |
Country Status (7)
Country | Link |
---|---|
US (1) | US4168535A (ja) |
JP (1) | JPS5810795B2 (ja) |
CA (1) | CA1121052A (ja) |
DE (1) | DE2835871A1 (ja) |
FR (1) | FR2401487A1 (ja) |
GB (1) | GB1594666A (ja) |
IT (1) | IT1110488B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH033392U (ja) * | 1989-05-31 | 1991-01-14 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4190900A (en) * | 1978-03-27 | 1980-02-26 | International Business Machines Corporation | Major/minor loop bubble memory with timing loop |
US4270186A (en) * | 1979-05-31 | 1981-05-26 | Sperry Corporation | Multiple generator block replicate bubble memory device |
JPS5629881A (en) * | 1979-08-15 | 1981-03-25 | Hitachi Ltd | Magnetic bubble memory unit |
US4575798A (en) * | 1983-06-03 | 1986-03-11 | International Business Machines Corporation | External sorting using key value distribution and range formation |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4942246A (ja) * | 1972-05-08 | 1974-04-20 | ||
US3838407A (en) * | 1973-12-28 | 1974-09-24 | Texas Instruments Inc | Bubble memory organization with two port major/minor loop transfer |
JPS503541A (ja) * | 1973-05-14 | 1975-01-14 | ||
JPS5031766A (ja) * | 1973-07-23 | 1975-03-28 | ||
JPS5063850A (ja) * | 1973-10-03 | 1975-05-30 | ||
JPS5075744A (ja) * | 1973-11-07 | 1975-06-21 | ||
US3999172A (en) * | 1974-11-29 | 1976-12-21 | Texas Instruments Incorporated | Magnetic domain memory |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3812480A (en) * | 1972-11-15 | 1974-05-21 | Bell Telephone Labor Inc | Code translator employing sequential memories |
US4027283A (en) * | 1975-09-22 | 1977-05-31 | International Business Machines Corporation | Resynchronizable bubble memory |
US4159412A (en) * | 1977-02-11 | 1979-06-26 | Texas Instruments Incorporated | Magnetic bubble memory chip synchronization and redundancy |
US4090251A (en) * | 1977-06-09 | 1978-05-16 | Texas Instruments Incorporated | Bubble memory redundancy storage |
-
1977
- 1977-08-22 US US05/826,492 patent/US4168535A/en not_active Expired - Lifetime
-
1978
- 1978-05-16 CA CA000303410A patent/CA1121052A/en not_active Expired
- 1978-05-24 GB GB22115/78A patent/GB1594666A/en not_active Expired
- 1978-06-29 FR FR7820118A patent/FR2401487A1/fr active Granted
- 1978-07-12 JP JP53084110A patent/JPS5810795B2/ja not_active Expired
- 1978-07-26 IT IT26102/78A patent/IT1110488B/it active
- 1978-08-16 DE DE19782835871 patent/DE2835871A1/de not_active Withdrawn
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4942246A (ja) * | 1972-05-08 | 1974-04-20 | ||
JPS503541A (ja) * | 1973-05-14 | 1975-01-14 | ||
JPS5031766A (ja) * | 1973-07-23 | 1975-03-28 | ||
JPS5063850A (ja) * | 1973-10-03 | 1975-05-30 | ||
JPS5075744A (ja) * | 1973-11-07 | 1975-06-21 | ||
US3838407A (en) * | 1973-12-28 | 1974-09-24 | Texas Instruments Inc | Bubble memory organization with two port major/minor loop transfer |
US3999172A (en) * | 1974-11-29 | 1976-12-21 | Texas Instruments Incorporated | Magnetic domain memory |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH033392U (ja) * | 1989-05-31 | 1991-01-14 |
Also Published As
Publication number | Publication date |
---|---|
JPS5435641A (en) | 1979-03-15 |
IT7826102A0 (it) | 1978-07-26 |
IT1110488B (it) | 1985-12-23 |
GB1594666A (en) | 1981-08-05 |
DE2835871A1 (de) | 1979-03-08 |
CA1121052A (en) | 1982-03-30 |
FR2401487A1 (fr) | 1979-03-23 |
FR2401487B1 (ja) | 1980-06-13 |
US4168535A (en) | 1979-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4070651A (en) | Magnetic domain minor loop redundancy system | |
US4159412A (en) | Magnetic bubble memory chip synchronization and redundancy | |
JP2918007B2 (ja) | 並列型時間スイッチ | |
JPS5810795B2 (ja) | バブルドメイン記憶システム | |
US4075611A (en) | Consecutive bit access of magnetic bubble domain memory devices | |
US4032905A (en) | Bubble domain circuit organization | |
US4237544A (en) | Magnetic memory organization | |
US3991411A (en) | Single decoder bubble domain chip organization | |
US4458334A (en) | Redundancy map storage for bubble memories | |
JPS5858753B2 (ja) | メジヤ/マイナ・ル−プ・バブル・メモリ・システム | |
US4301516A (en) | Bubble memory storage unit | |
US4190900A (en) | Major/minor loop bubble memory with timing loop | |
US4321693A (en) | Magnetic bubble memory chip with dedicated redundancy data section provided thereon | |
USRE30732E (en) | Consecutive bit access of magnetic bubble domain memory devices | |
WO1980002888A1 (en) | Magnetic bubble domain organization using double period input/output devices | |
JPS5927031B2 (ja) | 磁気バブル記憶装置 | |
US4218761A (en) | Magnetic bubble domain decoder organization | |
US4024517A (en) | Continuous data stream FIFO magnetic bubble domain shift register | |
SU678535A1 (ru) | Запоминающее устройство | |
US4156937A (en) | Noncirculating register for bubble memory systems | |
US4128894A (en) | Bubble domain circuit organization | |
US4519049A (en) | Magnetic bubble memory having auxiliary storage loops | |
US4085452A (en) | Magnetic domain memory employing all-bubble logic elements | |
SU1001177A1 (ru) | Устройство дл переадресации информации | |
SU1510013A1 (ru) | Запоминающее устройство с автономным контролем |