JPS58106637A - 複数レジスタマシンにおける最大値／最小値決定方式 - Google Patents
複数レジスタマシンにおける最大値／最小値決定方式Info
- Publication number
- JPS58106637A JPS58106637A JP20568481A JP20568481A JPS58106637A JP S58106637 A JPS58106637 A JP S58106637A JP 20568481 A JP20568481 A JP 20568481A JP 20568481 A JP20568481 A JP 20568481A JP S58106637 A JPS58106637 A JP S58106637A
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- registers
- comparison
- data
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/02—Comparing digital values
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Executing Machine-Instructions (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はデータの最大値または最小値を求める場合に好
適する複数レジスタマシンにおける最大値／最小値決定
方式に関する。
適する複数レジスタマシンにおける最大値／最小値決定
方式に関する。
計算機における演算のなか士、データの最大値または最
小値を求める演算の割合は非常に多い、Ｒ知のように２
個のデータのなかの最大値または最小値はこれら両デー
タを比較器で比較することによって求められる。ところ
で従来のノイマン型の計算機では、上記比較演算を始め
とする各種演算処理はシリアルに行なわれている。した
がってｎ個のデータのなかで最大値または最小値を求め
る次めＫは、Ｄ−１個の比較演算命令を用いてｎ−１回
の比較演算をシリアルに行なわなければならず、演算速
度が低下する欠点があった。
小値を求める演算の割合は非常に多い、Ｒ知のように２
個のデータのなかの最大値または最小値はこれら両デー
タを比較器で比較することによって求められる。ところ
で従来のノイマン型の計算機では、上記比較演算を始め
とする各種演算処理はシリアルに行なわれている。した
がってｎ個のデータのなかで最大値または最小値を求め
る次めＫは、Ｄ−１個の比較演算命令を用いてｎ−１回
の比較演算をシリアルに行なわなければならず、演算速
度が低下する欠点があった。
本発明は上記事情に鑑みてなされたものでその目的は、
演算処理装置に実装されている複数個の汎用レジスタま
たはアレイグロセ、す内の複数個のレジスタを並行動作
させ、これらレジスタの各保持内容についてトーナメン
ト方式の比較を行なうことによって、ｎ個のデータのな
かで最大値または最小値を求める場合にｍ回（ただしｍ
は２１Ｔ′−’ （ｎ≦２１すなわちｋ１１２ ｎ６ｍ
＜ｋｉｔ、ｎ＋１を満足する整数である）の比較演算で
済み、演算速度が著しく向上する複数レジスタマシンに
おける最大値／最小値決定方式を提供すること罠ある。
演算処理装置に実装されている複数個の汎用レジスタま
たはアレイグロセ、す内の複数個のレジスタを並行動作
させ、これらレジスタの各保持内容についてトーナメン
ト方式の比較を行なうことによって、ｎ個のデータのな
かで最大値または最小値を求める場合にｍ回（ただしｍ
は２１Ｔ′−’ （ｎ≦２１すなわちｋ１１２ ｎ６ｍ
＜ｋｉｔ、ｎ＋１を満足する整数である）の比較演算で
済み、演算速度が著しく向上する複数レジスタマシンに
おける最大値／最小値決定方式を提供すること罠ある。
以下、本発明の一実施例を図面を参照して説明する。第
１図は本発明を説明するための演算処理装置の概念的な
要部構成図である０図中１は内部パス、ｊ＠ ｅ ２
＠ ＊ ”’２１．２に＋１．＝−２ｎ １１２ｏけ
内部パス１に接続される汎用レジスタである。３ｏ 、
・・・３１ 、・・・３１はそれぞれレジスタ２０＋’
ｌｓ・・・２ｉ ＃ ｊ？ｉ＋１．・・・ ２ｎｊ、２
ｎの各保持データの最大値（また祉最小値）求めるため
の比較器である。４ｏ 、・・・４１．・・・４にはこ
れら比較器３・ 、・・・３１．・・・３ｔのたとえば
隣り合う２個の比較器ごとに仮想的に設けられ、その比
較結果同士の間の最大値（最小値）を求めるための仮想
の比較器である。以下、同様にして比較器４ｏ 、・・
・４Ｎ 、・・・４にの上位に位置する仮想の比較器、
これら仮想の比較器の更に上位に位置する仮想の比較４
（いずれも図示せず）、・・・の如く仮想の比較器群が
設けられている。５＃ｉレジスタ２０〜２ｎをＡ、８２
つのプロ、りに分けた場合に、各プロ、りＡ、Ｂにおけ
る最大値（最小値）同士の間の最大値（最小値）を求め
るための仮想の比較器である。
１図は本発明を説明するための演算処理装置の概念的な
要部構成図である０図中１は内部パス、ｊ＠ ｅ ２
＠ ＊ ”’２１．２に＋１．＝−２ｎ １１２ｏけ
内部パス１に接続される汎用レジスタである。３ｏ 、
・・・３１ 、・・・３１はそれぞれレジスタ２０＋’
ｌｓ・・・２ｉ ＃ ｊ？ｉ＋１．・・・ ２ｎｊ、２
ｎの各保持データの最大値（また祉最小値）求めるため
の比較器である。４ｏ 、・・・４１．・・・４にはこ
れら比較器３・ 、・・・３１．・・・３ｔのたとえば
隣り合う２個の比較器ごとに仮想的に設けられ、その比
較結果同士の間の最大値（最小値）を求めるための仮想
の比較器である。以下、同様にして比較器４ｏ 、・・
・４Ｎ 、・・・４にの上位に位置する仮想の比較器、
これら仮想の比較器の更に上位に位置する仮想の比較４
（いずれも図示せず）、・・・の如く仮想の比較器群が
設けられている。５＃ｉレジスタ２０〜２ｎをＡ、８２
つのプロ、りに分けた場合に、各プロ、りＡ、Ｂにおけ
る最大値（最小値）同士の間の最大値（最小値）を求め
るための仮想の比較器である。
Ｒｃは比較器６の比較結果を示すもので、最大値（最小
値）とこの最大値データが保持されるレジスタの識別子
（レジスタ番号）から成っている。この第１図の構成は
、複数のレジスタ２・〜２ｎの保持ｒ−夕を比較器３゜
〜３ｔ、４．〜’ｋ ｅ・・・６を用いてトーナメント
方式の比較を行なうことにより最大値（最小値）を求め
ることを示すものである。ここで比１／／Ｒａ３゜〜３
ｔによる比較動作（１回目の比較）、比較器４・〜４ｋ
による比較動作（２回目の比較）、・・・はそれぞれ同
時に行なわれる。また、比較器４゜〜４ｋｅ・・・ ５
は上述し次ように仮想の比較器であり、比較器３０〜３
ｔの一部か削り当てられ、２回目以降の比較が行なわれ
る。このような構成においてｎ個のレジスタ２６〜２ｎ
の保持データのなかで最大値（＃小ａ）を求める場合、
比較器３・〜３１の比較処理回数は最も少ないもので１
回（比較器４・〜４ｋに該当しない比較器の比較処理回
数）であり、最も多いものでｍ回（ただしｍは２ｍ’（
１５２ｍすなわち一りｎ≦ｍ （１ｗ２ｎ ＋ １ を
満足する整数である）である。
値）とこの最大値データが保持されるレジスタの識別子
（レジスタ番号）から成っている。この第１図の構成は
、複数のレジスタ２・〜２ｎの保持ｒ−夕を比較器３゜
〜３ｔ、４．〜’ｋ ｅ・・・６を用いてトーナメント
方式の比較を行なうことにより最大値（最小値）を求め
ることを示すものである。ここで比１／／Ｒａ３゜〜３
ｔによる比較動作（１回目の比較）、比較器４・〜４ｋ
による比較動作（２回目の比較）、・・・はそれぞれ同
時に行なわれる。また、比較器４゜〜４ｋｅ・・・ ５
は上述し次ように仮想の比較器であり、比較器３０〜３
ｔの一部か削り当てられ、２回目以降の比較が行なわれ
る。このような構成においてｎ個のレジスタ２６〜２ｎ
の保持データのなかで最大値（＃小ａ）を求める場合、
比較器３・〜３１の比較処理回数は最も少ないもので１
回（比較器４・〜４ｋに該当しない比較器の比較処理回
数）であり、最も多いものでｍ回（ただしｍは２ｍ’（
１５２ｍすなわち一りｎ≦ｍ （１ｗ２ｎ ＋ １ を
満足する整数である）である。
すなわち、レジスタ２・〜２ｎの保持データをトーナメ
ント方式で比較することによりｍ回の比較演算だけでｎ
個のデータのなかで最大値（１／に小値）を求めること
ができる。
ント方式で比較することによりｍ回の比較演算だけでｎ
個のデータのなかで最大値（１／に小値）を求めること
ができる。
第２図は本発明が適用される演算処理装置の一実施例を
示す要部構成図である０図中、１１は内部パス、１２・
〜１２ｍは内部ノ９ス１ノに接続される汎用レジスタで
ある。これらレジスタＪ２ｏ〜１２ｓには比較すべきデ
ータが保持されるようになっている。１３・ 、Ｊ３１
はマルチブレフサ（以下、ＭＰＸと称する）である。
示す要部構成図である０図中、１１は内部パス、１２・
〜１２ｍは内部ノ９ス１ノに接続される汎用レジスタで
ある。これらレジスタＪ２ｏ〜１２ｓには比較すべきデ
ータが保持されるようになっている。１３・ 、Ｊ３１
はマルチブレフサ（以下、ＭＰＸと称する）である。
ＭＰＸ Ｊ ３・はレジスタ１２・の出力または後述す
る切換器１５のリターン出力ＲＥＴのいずれ７５−一方
を制御信号ＣＮＴ Ｊに応じて選択する。 ＭＰＸ１３
１はレジスタ１２寡の出力または後述する比較器１４１
の出力のいずれか一方を制御信号ＣＮＴ ｌに応じて選
択する。
る切換器１５のリターン出力ＲＥＴのいずれ７５−一方
を制御信号ＣＮＴ Ｊに応じて選択する。 ＭＰＸ１３
１はレジスタ１２寡の出力または後述する比較器１４１
の出力のいずれか一方を制御信号ＣＮＴ ｌに応じて選
択する。
１４・ 、１４１は比較器である。比較器１４゜は制御
信号ＣＮＴ ２に応じてＭＰＸ Ｉ Ｊ・ 、ＩＪＢの
各出力を比較し、たとえば最大値およびこの最大値デー
タが保持されているレジスタ識別子（レジスタ番号）を
出力する。また、比較器１４１は制御信号ＣＮＴ Ｊに
応じてレジスタ１２ｇ＋１２１の各出力を比較し、たと
えば最大値およびこの最大値データが保持されているレ
ジスタ識別子を出力する。１５は比較器ｉ４６の出力を
制御信号ＣＮＴ ｌに応じて最終結果Ｒｃｆたはリター
ン出力ＲＥＴとして切り換える出力先切換器（以下、単
に切換器と称する）、１６Ｆｉゲートである。ゲートノ
ロは制御信号ＣＮＴ １に応じて開閉され、開状態にお
いて制御信号ＣＮＴ ２を制御信号ＣＮＴ ｊとして出
力する。
信号ＣＮＴ ２に応じてＭＰＸ Ｉ Ｊ・ 、ＩＪＢの
各出力を比較し、たとえば最大値およびこの最大値デー
タが保持されているレジスタ識別子（レジスタ番号）を
出力する。また、比較器１４１は制御信号ＣＮＴ Ｊに
応じてレジスタ１２ｇ＋１２１の各出力を比較し、たと
えば最大値およびこの最大値データが保持されているレ
ジスタ識別子を出力する。１５は比較器ｉ４６の出力を
制御信号ＣＮＴ ｌに応じて最終結果Ｒｃｆたはリター
ン出力ＲＥＴとして切り換える出力先切換器（以下、単
に切換器と称する）、１６Ｆｉゲートである。ゲートノ
ロは制御信号ＣＮＴ １に応じて開閉され、開状態にお
いて制御信号ＣＮＴ ２を制御信号ＣＮＴ ｊとして出
力する。
１１は装置全体のタイミング制御を行なうタイミング制
御部、１８Ｆｉト一ナメント方式の比較処理の進行を制
御する進行制御部、ＪｓＦｉ比は図示せぬマイクｏ７”
ログラム制御部によってＬ／ジスｐＪＪ・〜Ｊ３・の保
持データのうチ最大のもの（符号を逆にすると最小値と
同値であるので、最大と限っても一般性は失われない）
を決定するための比較演算命令の実行要求が受は付けら
れ、このマイクログロダラム制御部ニよってタイミング
制御部１７が動がされることによって起動される。しか
して進行制御部ノ８は制御信号ＣＮＴ ＪによってＭＰ
Ｘ Ｉ Ｊ・ 、１３Ｋ、切換器１８．およびｆ−）１
６を制御し、比較器制御部１９は制御信号ＣＮＴ Ｊに
よりて比較器１４・ 、Ｊ４１を制御する。
御部、１８Ｆｉト一ナメント方式の比較処理の進行を制
御する進行制御部、ＪｓＦｉ比は図示せぬマイクｏ７”
ログラム制御部によってＬ／ジスｐＪＪ・〜Ｊ３・の保
持データのうチ最大のもの（符号を逆にすると最小値と
同値であるので、最大と限っても一般性は失われない）
を決定するための比較演算命令の実行要求が受は付けら
れ、このマイクログロダラム制御部ニよってタイミング
制御部１７が動がされることによって起動される。しか
して進行制御部ノ８は制御信号ＣＮＴ ＪによってＭＰ
Ｘ Ｉ Ｊ・ 、１３Ｋ、切換器１８．およびｆ−）１
６を制御し、比較器制御部１９は制御信号ＣＮＴ Ｊに
よりて比較器１４・ 、Ｊ４１を制御する。
次に本発明一実施例の動作を説明する。たとえば今、４
（すなわちｎ＝４）個のレジスタ１２−〜Ｊ２１にｒ−
タρぶ保持されている状態で、図示せぬマイクログログ
ラム制御部にて最大値を決定するための比較演算命令の
実行要求が受は付けられたものとする。この結果、タイ
ミング制御部１７が動かされ、進行制御部１１および比
較器制御部１９が起動畜れる。まず進行制御部１ａから
論ｊｌ＠ｌ”の制御信号ＣＮＴ １が出力される０ＭＰ
Ｘ Ｊ Ｊ・ 、Ｊ３１はこの信号ＣＮＴ Ｊに応じて
レジスタ１２・ 、１２１の各保持データを比較器１４
働に選択出力する。一方、比較器制御部１＃から、所定
期間、論理１１１の制御信号ＣＮＴ ｘが出力される。
（すなわちｎ＝４）個のレジスタ１２−〜Ｊ２１にｒ−
タρぶ保持されている状態で、図示せぬマイクログログ
ラム制御部にて最大値を決定するための比較演算命令の
実行要求が受は付けられたものとする。この結果、タイ
ミング制御部１７が動かされ、進行制御部１１および比
較器制御部１９が起動畜れる。まず進行制御部１ａから
論ｊｌ＠ｌ”の制御信号ＣＮＴ １が出力される０ＭＰ
Ｘ Ｊ Ｊ・ 、Ｊ３１はこの信号ＣＮＴ Ｊに応じて
レジスタ１２・ 、１２１の各保持データを比較器１４
働に選択出力する。一方、比較器制御部１＃から、所定
期間、論理１１１の制御信号ＣＮＴ ｘが出力される。
ゲート１６は上記論理＠ｌ”の制御信号ＣＮＴ Ｊによ
って開状態となり、８Ｍ”ｘ’の制御信号ＣＮＴ Ｊを
そのまま制御信号ＣＮＴ Ｊとして比較器１４１に出力
する。
って開状態となり、８Ｍ”ｘ’の制御信号ＣＮＴ Ｊを
そのまま制御信号ＣＮＴ Ｊとして比較器１４１に出力
する。
この結果、比較器１４１は論理＠１＃の制御信号ＣＮＴ
Ｊによりて動作状態となり、比較＠Ｊ４・を論理＠１
ｍの制御信号ＣＮＴ ２によりて比較器１４！と同時に
動作状態となる。しかして、比較器１４・はＭＰＸ Ｊ
Ｊ・ 、１３１の各選択出力すなわちレジスタ１２・
、１２１の各保持ｒ −タを読み込み、比較を行なう
、同じく比較器１４１は比較器１４・の動作と並行して
レジスタ１１．，１２．０各保持データを読み込み、比
較を行なう、これにより比較器ノ４・ 、１４１は最大
値データおよびこの最大値データが保持されているレジ
スタ識別子をそれぞれ出力し、１回目の比較が終了する
。
Ｊによりて動作状態となり、比較＠Ｊ４・を論理＠１
ｍの制御信号ＣＮＴ ２によりて比較器１４！と同時に
動作状態となる。しかして、比較器１４・はＭＰＸ Ｊ
Ｊ・ 、１３１の各選択出力すなわちレジスタ１２・
、１２１の各保持ｒ −タを読み込み、比較を行なう
、同じく比較器１４１は比較器１４・の動作と並行して
レジスタ１１．，１２．０各保持データを読み込み、比
較を行なう、これにより比較器ノ４・ 、１４１は最大
値データおよびこの最大値データが保持されているレジ
スタ識別子をそれぞれ出力し、１回目の比較が終了する
。
切換器Ｊ６は制御信号ＣＮＴ Ｊの論理状態に応じて比
較器１４りの比較結果の出力光を切り換えている。この
場合、ＣＮＴＪｍ＠ｌ”であるため、切換器ノ５は比較
器１４０の比較結果をリターン出力ＲＥＴとしてＭＰＸ
Ｉ Ｊ・に切り換え出力している。このような状態で
、進行制御部１８は制御信号ＣＮＴ １を論理＠Ｏｍに
する。この結果、ＷｉＰＸ Ｊ Ｊ ＠ ｅ Ｊ Ｊ
ｔは、それぞれ切換器１６によって切り換え出力され
ていたリターン出力ＲＥＴ 、比較器１４１の比較結果
を比較器Ｊ４・に選択出力する０次に比較器制御部ｌ＃
から、再び論理＠ｌ”の制御信号ＣＮＴ Ｊが所定期間
出力される。ｆ−）７１は上記論理＠０１の制御信号Ｃ
ＮＴ １によりて閉状態となっており、論理″ａ１２の
制御信号ＣＮＴ Ｊの通過を糸上する。このため、制御
信号ＣＮＴ ｐは論理′″ｌ＃とならず、比較器１４１
は動作状態にならない、これに対し、比較器１４・は論
理＠１ｍの制御信号ＣＮＴ Ｊ Ｋよって動作状態とな
り、ＭＰＸ Ｉ Ｊ・ 、１３１の各選択出力すなわち
リターン出力ＲＥＴおよび比較器１４．０比較結果を読
み込み、１回目の比較で得られた各最大値データの比較
を行なう、これにより、比較器１４・はレジスタ１２６
〜Ｊ ２３の各保持データのうちの最大値データおよび
この最大値データが保持されているレジスタ識別子を出
力し、２回目（最終回）の比較が終了する。切換器１ｊ
は制御信号ＣＮＴ Ｊの論理状態に応じて比較器１４・
の比較結果の出力光を切り換えている。この場合、前述
したようにＣＮＴ Ｊ＝″″Ｏｍとなりているため、切
換器１６Ｆｉ比較器１４・の比較結果を最終結果Ｒｃと
して切り換え出力する。
較器１４りの比較結果の出力光を切り換えている。この
場合、ＣＮＴＪｍ＠ｌ”であるため、切換器ノ５は比較
器１４０の比較結果をリターン出力ＲＥＴとしてＭＰＸ
Ｉ Ｊ・に切り換え出力している。このような状態で
、進行制御部１８は制御信号ＣＮＴ １を論理＠Ｏｍに
する。この結果、ＷｉＰＸ Ｊ Ｊ ＠ ｅ Ｊ Ｊ
ｔは、それぞれ切換器１６によって切り換え出力され
ていたリターン出力ＲＥＴ 、比較器１４１の比較結果
を比較器Ｊ４・に選択出力する０次に比較器制御部ｌ＃
から、再び論理＠ｌ”の制御信号ＣＮＴ Ｊが所定期間
出力される。ｆ−）７１は上記論理＠０１の制御信号Ｃ
ＮＴ １によりて閉状態となっており、論理″ａ１２の
制御信号ＣＮＴ Ｊの通過を糸上する。このため、制御
信号ＣＮＴ ｐは論理′″ｌ＃とならず、比較器１４１
は動作状態にならない、これに対し、比較器１４・は論
理＠１ｍの制御信号ＣＮＴ Ｊ Ｋよって動作状態とな
り、ＭＰＸ Ｉ Ｊ・ 、１３１の各選択出力すなわち
リターン出力ＲＥＴおよび比較器１４．０比較結果を読
み込み、１回目の比較で得られた各最大値データの比較
を行なう、これにより、比較器１４・はレジスタ１２６
〜Ｊ ２３の各保持データのうちの最大値データおよび
この最大値データが保持されているレジスタ識別子を出
力し、２回目（最終回）の比較が終了する。切換器１ｊ
は制御信号ＣＮＴ Ｊの論理状態に応じて比較器１４・
の比較結果の出力光を切り換えている。この場合、前述
したようにＣＮＴ Ｊ＝″″Ｏｍとなりているため、切
換器１６Ｆｉ比較器１４・の比較結果を最終結果Ｒｃと
して切り換え出力する。
このように本実施例によれば４個のレジスタ１２・〜１
２暮を並行動作させ、これらレジスタの各保持内容につ
いてトーナメント方式の比較を行なうことかできるので
、比較演算が２回で済む、これに対し、従来の方式では
３回の比較演算が必要であり、したがって本実施例によ
れば、従来例にくらべて演算速度・がほぼ１．５倍とな
る。
２暮を並行動作させ、これらレジスタの各保持内容につ
いてトーナメント方式の比較を行なうことかできるので
、比較演算が２回で済む、これに対し、従来の方式では
３回の比較演算が必要であり、したがって本実施例によ
れば、従来例にくらべて演算速度・がほぼ１．５倍とな
る。
なお、前記実施例における制御信号ＣＮＴ Ｊ 。
ＣＮＴ ２は、マイクログロセ、すから直接出力される
ものであってもよい、また、内部パスＪ１を介してレジ
スタ１２・〜１２．に比較データを読み込む場合、１デ
ータずつ願に（直列的に）読み込んでもよく、全データ
を同時に（並列的に）読み込んでもよい、この並列読み
込みは内部パス１ノを必要データ数に見合う幅に広げ、
これを１７″−夕単位で、メモリ構成する各メモリセル
に接続することによって実現される。こうすること罠よ
り、メモリ上の一定の領域を比較器の数だけ並列に演算
することも可能となる。
ものであってもよい、また、内部パスＪ１を介してレジ
スタ１２・〜１２．に比較データを読み込む場合、１デ
ータずつ願に（直列的に）読み込んでもよく、全データ
を同時に（並列的に）読み込んでもよい、この並列読み
込みは内部パス１ノを必要データ数に見合う幅に広げ、
これを１７″−夕単位で、メモリ構成する各メモリセル
に接続することによって実現される。こうすること罠よ
り、メモリ上の一定の領域を比較器の数だけ並列に演算
することも可能となる。
また、繭記実施例では、本発明を演算処理装置に適用し
た場合について説明したが、アレイグロセ、すに対して
も同様に適用実施できる。この場合、一層の効果が期待
できる。
た場合について説明したが、アレイグロセ、すに対して
も同様に適用実施できる。この場合、一層の効果が期待
できる。
場合、すなわち４個のデータのなかで最大像（最小値で
も同じ）を求める場合について説明したが、ｎ個の場合
についても同様に適用できるものである。この場合、比
較演算回数はｍ回トナル、 ＊りＬ、ｍＦｉ２ｒｎ−’
（ｎ ≦２ｎ′ｔナワチ―２ｎ≦ｍ （＠２ｍ ＋
１を満足する整数である。明らかなように、ｎが２のべ
き乗で表わせる場合にはｍ ” ＠２ｎとなる。これを
レジスタ数（および比較器数）との関連で示したのが下
記表であり、参考のために従来例における比較演算回数
が併記されている。
も同じ）を求める場合について説明したが、ｎ個の場合
についても同様に適用できるものである。この場合、比
較演算回数はｍ回トナル、 ＊りＬ、ｍＦｉ２ｒｎ−’
（ｎ ≦２ｎ′ｔナワチ―２ｎ≦ｍ （＠２ｍ ＋
１を満足する整数である。明らかなように、ｎが２のべ
き乗で表わせる場合にはｍ ” ＠２ｎとなる。これを
レジスタ数（および比較器数）との関連で示したのが下
記表であり、参考のために従来例における比較演算回数
が併記されている。
表
この表から明らかなように、本発明によればレジスタ数
が多くなるほどすなわち比較データ数が多くなるほど従
来とくらべて比較演算回数が少なくなる。この比較演算
回数は処理時間に＃１ぼ比例しており、たとえばレジろ
タ数１６個の場合、処理時間は約１／４に％ レジスタ
数３２個の場合、処理時間は約１／６に短縮される。と
ころで、命令の先取り制御を行なっていない演算処理装
置では、実効番地の計算のために装置が待ちに入ること
が多い、このような装置の場合、比較演算処理のために
レジスタ数（比較データ数）−１個の命令数を必要とす
る従来方式では、待ち時間が著しく多くなる。したがっ
て、このような装置に１個の命令数で済む本発明を適用
した場合、処理時間の短縮率がより一層向上する。
が多くなるほどすなわち比較データ数が多くなるほど従
来とくらべて比較演算回数が少なくなる。この比較演算
回数は処理時間に＃１ぼ比例しており、たとえばレジろ
タ数１６個の場合、処理時間は約１／４に％ レジスタ
数３２個の場合、処理時間は約１／６に短縮される。と
ころで、命令の先取り制御を行なっていない演算処理装
置では、実効番地の計算のために装置が待ちに入ること
が多い、このような装置の場合、比較演算処理のために
レジスタ数（比較データ数）−１個の命令数を必要とす
る従来方式では、待ち時間が著しく多くなる。したがっ
て、このような装置に１個の命令数で済む本発明を適用
した場合、処理時間の短縮率がより一層向上する。
以上詳述したように本発明の複数レジスタマシンにおけ
る最大値／最小値決定方式によれば比較演算処理速度が
著しく向上する。
る最大値／最小値決定方式によれば比較演算処理速度が
著しく向上する。
第１図は本発明を説明するための要部構成の概念図、第
２図は本発明の一実施例を示すグロ、り図である。 ２０〜’１１＋７！ｅ〜１２．・・・汎用レジスタ、３
０ 〜３１ 、 ４６ 〜４ ｋ 、
５ 、 ノ ４．．１４゜・・・比較器、
１３．．１３Ｋ・・・マルチブレフサ（ＭＰＸ） 、７
ｓ・・・出力先切換器、１７・・・タイミング制御部
、１８・・・進行制御部、１９・・・比較器制御部。
２図は本発明の一実施例を示すグロ、り図である。 ２０〜’１１＋７！ｅ〜１２．・・・汎用レジスタ、３
０ 〜３１ 、 ４６ 〜４ ｋ 、
５ 、 ノ ４．．１４゜・・・比較器、
１３．．１３Ｋ・・・マルチブレフサ（ＭＰＸ） 、７
ｓ・・・出力先切換器、１７・・・タイミング制御部
、１８・・・進行制御部、１９・・・比較器制御部。
Claims (1)
- 演算処理装置に設けられている複数の汎用レジスタまた
はアレイグロセ、すに設けられているａ数のレジスタを
並行動作させ、これらレジスタの各保持内容をそれぞれ
独立に並行して比較器群に取り出す手段と、これら比較
器群を用いてトーナメント方式の比較を行なう手段とを
具備し、上記比較器群のあらかじめ足められた一比較器
より最大値または最小値を示す最終結果を出力すること
を特徴とする複数レジスタマシンにおける最大値／＃小
値決定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20568481A JPS58106637A (ja) | 1981-12-19 | 1981-12-19 | 複数レジスタマシンにおける最大値／最小値決定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20568481A JPS58106637A (ja) | 1981-12-19 | 1981-12-19 | 複数レジスタマシンにおける最大値／最小値決定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58106637A true JPS58106637A (ja) | 1983-06-25 |
Family
ID=16510980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20568481A Pending JPS58106637A (ja) | 1981-12-19 | 1981-12-19 | 複数レジスタマシンにおける最大値／最小値決定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58106637A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0864968A1 (en) * | 1997-03-14 | 1998-09-16 | Nokia Mobile Phones Ltd. | Denormalization circuit |
| JP2011510373A (ja) * | 2008-01-15 | 2011-03-31 | オーエムエックス テクノロジー エービー | 分散型ランク付け及びメッセージのマッチング |
-
1981
- 1981-12-19 JP JP20568481A patent/JPS58106637A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0864968A1 (en) * | 1997-03-14 | 1998-09-16 | Nokia Mobile Phones Ltd. | Denormalization circuit |
| JP2011510373A (ja) * | 2008-01-15 | 2011-03-31 | オーエムエックス テクノロジー エービー | 分散型ランク付け及びメッセージのマッチング |
| US9613378B2 (en) | 2008-01-15 | 2017-04-04 | Nasdaq Technology Ab | Distributed ranking and matching of messages |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210149820A1 (en) | Two address translations from a single table look-aside buffer read | |
| US10996955B2 (en) | Method for performing random read access to a block of data using parallel LUT read instruction in vector processors | |
| US3537074A (en) | Parallel operating array computer | |
| US10606598B2 (en) | Dual data streams sharing dual level two cache access ports to maximize bandwidth utilization | |
| JPH0374434B2 (ja) | ||
| JPH0719244B2 (ja) | アレイ・プロセツサ | |
| JPH04245540A (ja) | 条件付き分岐を有するプログラムの効率的実行をするためのコンピュータシステム | |
| JPS6363945B2 (ja) | ||
| US5704052A (en) | Bit processing unit for performing complex logical operations within a single clock cycle | |
| US5274777A (en) | Digital data processor executing a conditional instruction within a single machine cycle | |
| US6026486A (en) | General purpose processor having a variable bitwidth | |
| JPS58106637A (ja) | 複数レジスタマシンにおける最大値／最小値決定方式 | |
| JPH02162422A (ja) | 優先ブランチ機構を備えたデータ処理システム | |
| JPS6265133A (ja) | 命令先取り装置 | |
| JP3737573B2 (ja) | Ｖｌｉｗプロセッサ | |
| JPH07110769A (ja) | Ｖｌｉｗ型計算機 | |
| JP2793357B2 (ja) | 並列演算装置 | |
| JPH05108345A (ja) | 分岐命令処理装置 | |
| JPS60108973A (ja) | 配列要素の最小値および最小要素の要素番号を求める方法 | |
| JPS6153754B2 (ja) | ||
| JPH01147723A (ja) | 情報処理装置のパイプライン処理方式 | |
| JPS6116334A (ja) | デ−タ処理装置 | |
| JPH06332701A (ja) | 情報処理装置 | |
| JP3594212B2 (ja) | 連想メモリ | |
| Craig et al. | PIPE: A High Performance VLSI Processor Implementation |