JPH1187932A - 多層配線板の製造方法 - Google Patents
多層配線板の製造方法Info
- Publication number
- JPH1187932A JPH1187932A JP23735397A JP23735397A JPH1187932A JP H1187932 A JPH1187932 A JP H1187932A JP 23735397 A JP23735397 A JP 23735397A JP 23735397 A JP23735397 A JP 23735397A JP H1187932 A JPH1187932 A JP H1187932A
- Authority
- JP
- Japan
- Prior art keywords
- positioning
- laminated
- thickness direction
- wiring board
- pin insertion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
コストに実現できる製造方法の提供。 【解決手段】 被積層用素体7,7′,8の回路パター
ン非形成領域面の複数か所に金属を含む位置決め用突起
7c,8cを形成する。前記位置決め用突起7c,8cをX線透
過によって検出し、位置決め用突起5c,8cの設けられた
領域に厚さ方向へ貫通するピン挿入孔7a,8aを穿設す
る.その後、前記ピン挿入孔7a,8aを穿設した被積層用
素体7,7′,8を積層し、厚さ方向へ貫通するピン挿
入孔7a,8aに位置決め用ピンを挿入して位置決めし、こ
の積層・位置決めした被積層用素体7,7′,8を厚さ
方向に加圧して積層一体化することを特徴とする。
Description
法に関する。
として、絶縁体層と回路パターン層とを交互に積層した
構成の多層配線板が広く実用に供されている。そして、
この種の多層配線板においては、回路の高密度化や高機
能化の要求に対応して、回路パターン層の多層化、回路
パターン層間のビア接続やスルホール接続が行われてい
る。
ような工程で製造されている。たとえば両面銅張り積層
板を用意し、回路パターン層間接続用の孔明けを行った
後、形成した接続用の孔内壁面を含めて全面に化学メッ
キを施してから、さらに電気メッキ処理で穴内壁面の金
属層を厚くして信頼性を高める。次いで、両面の銅層
を、たとえばフォトエッチング処理して所要の回路パタ
ーニングを行ってから、回路パターン非形成領域(通常
外周縁部)の複数か所に、位置決め用(ガイドホール)
の孔明けを行う。
体層(たとえばプリプレグ層)を介して銅箔を積層・配
置するか、あるいは回路パターニングした被積層用素板
(被積層用素体)を位置合わせ・配置(積み重ね)す
る。そして、孔明け加工、メッキ処理による層間の電気
的な接続および銅箔(銅箔を積層・配置して一体化した
場合)のパターニングの工程を繰り返し、所要のビア接
続などを有する多層印刷配線板を製造している。
て、たとえばビア接続形成部に導電性バンプを配置して
おき、この導電性バンプ配置面に、絶縁性樹脂シートを
介して被積層用素体を積み重ね、この積層体を加熱・加
圧一体化する製造方法が開発されている。すなわち、前
記積層体を加熱・加圧して一体化する過程で、絶縁性樹
脂シートに対して導電性バンプの先端側を貫挿させ、そ
の貫挿させた導電性バンプの先端部を、対向する回路パ
ターンなどに対接・一体化させ、回路パターン層間の接
続を行う方式が知られている。
も、被積層用素板(被積層用素体)に積み重ねる銅箔、
もしくは被積層用素体の位置決めが、重要なポイントと
なる。つまり、回路パターン層間の接続や選択的な切り
欠き加工などを施すうえで、被積層用素体相互の位置関
係が、高精度に確保されている必要がある。そして、こ
のような被積層用素体などの積み重ね・位置決めに当た
っては、一般的に、ピン積層方法が採られている。
所定位置に予め穿設してある位置合わせ用の孔(ガイド
ホール)を、ステンレス鋼板製(通常 8mm厚程度)の積
層用金型に植立したピンに挿通させて、積み重ね・位置
決めした状態で、鏡板を介して積層用金型板で挟み加熱
・圧着(加圧)する手段である。
簡便な多層配線板の製造法において採られている位置決
め手段の場合、次のような不都合がある。すなわち、多
層配線板の簡便な製造法においては、先ず、被積層用素
体や銅箔などに、たとえばNCマシン加工で、積層用ガイ
ド孔を穿設する。そして、前記積層用ガイド孔を位置決
め孔としてカメラで認識し、この孔を基準とした位置決
めのもとに、たとえば導電性ペーストの印刷・乾燥硬化
によって導電性バンプを形成する。
イド孔を位置決め用のピンに挿入し、積層体の位置決め
を行った後、加圧・加熱して一体化した後、パターニン
グすることによって多層配線板を製造する。なお、導電
性バンプの代りに、たとえばメッキ法によって、所定位
置に金属突起を選択的に形成する手段を採ることもでき
る。
実施態様を模式的に示す断面図であり、まず、図4 (a)
に図示するごとく、予め、積層用ガイド孔1a,2a,3aを
穿設した被積層用素体1,2,3を積層・配置する。こ
こで、被積層用素体1は、両面に所定の回路パターン1b
を有するコア基板であり、また、2,3は、銅箔2b,3
b、この銅箔2b,3bの一主面に形設された導電性バンプ2
c,3c、および銅箔2b,3bの一主面に形設され、かつ導
電性バンプ2c,3cの先端部が貫挿した絶縁性樹脂層2d,
3dを有する被積層用素体である。
は、それらの穿設加工における孔内壁部でのバリ発生、
孔内壁部の変形などがあるとカメラの誤った認識が起こ
り、結果的に、導電性バンプ2c,3cバンブの形設位置の
ズレなどが生じる(図4 (a)において被積層用素体3を
参照)。このような位置ズレの発生は、これら被積層用
素体1,2,3を積層・配置し、積層用ガイド孔1a,2
a,3aに、位置合わせ用ピン(図示省略)を挿入した場
合、導電性バンプ3cの位置のズレを伴ったまま、加圧・
加熱一体化されることになる。
ア基板1の回路パターン1bに対して、被積層用素体3の
導電性バンプ3cは位置ズレした状態で、回路パターン層
間の電気的な接続を行う導電性バンプ3cの先端部が対接
することになる。こうした導電性バンプ3cによる接続の
位置ズレ発生の問題は、回路パターン(配線)を微細化
もしくは高密度化した多層配線板において、接続不良の
発生を招来し易く、信頼性における懸念が大きいので、
実用性が損なわれる恐れがある。
ので、高品質の多層配線板を歩留まりよく、かつ低コス
トに実現できる製造方法の提供を目的とする。
層用素体の回路パターン非形成領域面の複数か所に金属
を含む位置決め用突起を形成する工程と、前記位置決め
用突起をX線透過によって検出し、位置決め用突起の設
けられた領域に厚さ方向へ貫通するピン挿入孔を穿設す
る工程と、前記ピン挿入孔を穿設した被積層用素体を積
層し、厚さ方向へ貫通するピン挿入孔に位置決め用ピン
を挿入して位置決めする工程と、前記積層・位置決めし
た被積層用素体を厚さ方向に加圧して積層一体化する工
程とを有することを特徴とする多層配線板の製造方法で
ある。
ターン非形成領域面の複数か所に金属を含む位置決め用
突起を形成する工程と、前記位置決め用突起を設けた被
積層用素体を重ね、かつ位置決め用突起をX線透過によ
って重ね方向に検出し、重ね方向の位置合わせをする工
程と、前記重ね位置合わせした位置決め用突起の設けら
れた領域に厚さ方向へ貫通するピン挿入孔を穿設する工
程と、前記穿設したピン挿入孔に位置決め用ピンを挿入
し、被積層用素体を厚さ方向に加圧して積層一体化する
工程とを有することを特徴とする多層配線板の製造方法
である。
ターン非形成領域面の複数か所に金属を含む位置決め用
突起を形成する工程と、前記位置決め用突起を設けた被
積層用素体をプリプレグ層を介して重ね、かつ位置決め
用突起をX線の投射により重ね方向に検出し、重ね方向
の位置合わせをする工程と、前記重ね位置合わせした位
置決め用突起の設けられた領域に厚さ方向へ貫通するピ
ン挿入孔を穿設する工程と、前記穿設したピン挿入孔に
位置決め用ピンを挿入し、被積層用素体を厚さ方向に加
圧して積層一体化する工程とを有することを特徴とする
多層配線板の製造方法である。
3いずれか一記載の多層配線板の製造方法において、位
置決め用突起を導電性ペーストで形成することを特徴と
する。 請求項1ないし請求項4の発明において、被積
層用素体としては、たとえば銅箔張り絶縁基板の銅箔を
回路パターニングした段階、層間接続用の導電性バンプ
などが絶縁体層を貫挿した銅箔張り素材、あるいは外層
に回路パターニングしたプリプレグ型絶縁体層などが挙
げられる。
からして少なくとも2か所に設置する必要があり、その
設置箇所は、回路パターン非形成領域面、たとえば外形
加工線の外側面である。勿論、外形加工線の内側面でも
回路パターンの密度が粗の領域にも設けることもできる
が、検出誤差を回避するためには、外形加工線の近傍な
いし外側面が好ましい。
し(基準位置の決め易さ)などの点から、円錐状など望
ましいが、たとえば円柱状、角柱状、楕円柱状など他の
形状でもよく、その形状も特に限定されないし、さら
に、1か所に複数個の突起を形成・配置することによ
り、検出の誤差を低減できる。そして、これら位置決め
用突起は、たとえば銀などの導電性金属粉末を分散含有
する導電性ペーストの印刷・乾燥で形成・配置すること
が簡便であるが、たとえばメッキ法などによる金属柱の
形成などであってもよい。
回路パターンは、一般的に、銅やアルミニウムなどの導
電性の金属製であり、これらの金属箔をフォトエッチン
グ処理してパターン化したものであるが、たとえば導電
性ペーストをスクリーン印刷して形成したものでもよ
い。
配置する絶縁体層、たとえばプリプレグ層は、厳密な意
味でのプリプレグでなく、たとえばポリカーボネート樹
脂、ポリスルホン樹脂、熱可塑性ポリイミド樹脂、4フ
ッ化ポリエチレン樹脂、6フッ化ポリプロピレン樹脂、
ポリエーテルエーテルケトン樹脂などの加熱溶融性シー
ト類、あるいは未硬化状のエポキシ樹脂、ビスマレイミ
ドトリアジン樹脂、ポリイミド樹脂、フェノール樹脂、
ポリエステル樹脂、メラミン樹脂、ブタジェンゴム、ブ
チルゴム、天然ゴム、ネオプレンゴム、シリコーンゴム
などの生ゴムのシート類など、加熱によって溶融して接
着性を呈するものが挙げられる。
が絶縁性無機物や有機物系の充填物を含有してもよく、
さらにガラスクロスやマット、有機合成繊維布やマッ
ト、あるいは紙などの補強材と組み合わせて成るシート
であってもよい。
ねた被積層用素体の位置決め用突起を、積層方向に検出
する位置検出手段はX線透過装置であり、また、位置決
め用孔の穿設位置検出後、被積層用素体、あるいは積層
体に厚さ方向へ貫通するピン挿入孔の穿設は、たとえば
NCマシンなどで行われる。
配置しておいた位置決め用突起をX線透過方式で検出
し、被積層用素体の位置決め用孔の穿設位置を決め、そ
の後に、位置決め用孔の穿設加工が施される。すなわ
ち、積層一体化する被積層用素体は、いわゆる被接触方
式で、位置決め用孔の設置箇所が高精度に検出されるた
め、位置決め用孔を利用した積層・位置合わせでの位置
ズレ発生が容易に解消・回避される。したがって、確実
に、かつ信頼性の高い層間接続部を備えた多層配線板が
歩留まりよく得られる。
び図3を参照して実施形態例を説明する。
態様を模式的に示す断面図である。先ず、厚さ18μm の
電解銅箔4の一主面に、ステンレス鋼板製のスクリーン
版を用いて、銀粉末系導電性ペーストの印刷、乾燥硬化
の操作を繰り返して、図1 (a)に示すごとく、層間接続
用の導電性バンプ5a、位置合わせガイド用の導電性バン
プ5b、および位置決め用の導電性バンプ5cをそれぞれ形
設する。ここで、位置合わせ・位置決め用の導電性バン
プ5b,5cの群は、少なくとも2か所に形設・配置され
る。
導電性バンプ5b、および位置決め用の導電性バンプ5c
が、図2に要部を平面的に示すごとく、銅箔4面に導電
性バンプ5bと5cとの高さ、底面径を異ならせて配置・形
設されている。
なわち各種の導電性バンプ5a,5b,5cを形設した面に、
たとえば厚さ 140〜 160μm 程度のセミキュアー型の合
成樹脂シート6を積層配置し、この積層体を加圧して、
図1 (b)に示すごとく、導電性バンプ5a,5bの先端部
が、合成樹脂シート6を貫挿・露出した導電性バンプ5
a,5b,5c埋め込み型の第1の被積層用素体7を製造す
る。ここで、導電性バンプ5cが型崩れを起こさないのに
対して、導電性バンプ5bの先端部は潰されているため、
前記導電性バンプ5cとの検出の誤り起こす恐れが大幅に
解消される。
位置合せ用孔を穿設する領域、すなわち位置決め用の導
電性バンプ5b,5cを形設した領域にX線を投射し、X線
の透過によって導電性バンプ5cを検出する。そして、検
出された位置決め用の導電性バンプ5cにより位置決め・
位置認識を行って、図1 (c)に示すごとく、この位置決
め用の導電性バンプ5c位置に、たとえばNCマシンによっ
てピン挿入用の孔7aを穿設する。
入用の孔8aを穿設した両面配線型のコア基板8を用意
し、このコア基板8の両主面側に、図1 (d)に示すごと
く、前記ピン挿入用の孔7aを穿設した被積層用素体7,
7を積層配置する。この積層配置の状態で、ピン挿入用
の孔7a,8aに、ステンレス鋼板製(通常 8mm厚程度)の
積層用金型に植立したピンに挿通させ、位置決めした状
態で、鏡板を介して積層用金型板で挟み加熱・圧着(加
圧)することにより、図1 (e)に示すごとく、高精度に
位置合せされた両面銅箔張り配線素板9を製造する。
について、通常のエッチングレジストインク(商品名,
PSR−4000H ,太陽インキKK製)を用い、スクリーン印
刷で所定の回路パターンとなるように銅箔4,4面をマ
スクし、塩化第2銅で銅をエッチングする。その後、前
記レジストマスク剥離して、両面配線され、かつビア接
続部9aを有する多層配線板化し、さらに、ピン挿入用の
孔7a,8aを穿設した領域の内側を外形加工線として外形
加工することにより多層配線板を製造した。
ックを行ったところ、全ての接続部に問題(異常)な
く、信頼性の高い多層配線板であることが確認された。
面図である。
に、ステンレス鋼板製のスクリーン版を用いて、銀粉末
系導電性ペーストの印刷、乾燥硬化の操作を繰り返し、
前記図1 (a)に示した場合に準じて、層間接続用の導電
性バンプ5a、少なくとも2か所に位置決め用の導電性バ
ンプ5cをそれぞれ形設した被積層用素体7′とする。な
お、位置決め用の導電性バンプ5cは、層間接続用の導電
性バンプ5aよりも小形に形設しておくことにより、位置
決め検出の誤が用意に回避され、さらに、1か所の位置
決め用の導電性バンプ5c数を複数個にしておくと、位置
決め検出の精度が向上する。
線型のコア基板8を用意し、このコア基板8の一主面側
に、スクリーン印刷法によって、銀粉末系導電性ペース
トの印刷、乾燥硬化の操作を繰り返し、所要の回路パタ
ーン面に層間接続用の導電性バンプ8bを、また、非回路
パターン形成領域に少なくとも2か所に位置決め用の導
電性バンプ8cをそれぞれ形設して、コア基板8′とす
る。
厚さ 140〜 160μm 程度のセミキュアー型の合成樹脂シ
ート6をそれぞれ用意する。
間接続用の導電性バンプ5aよりも小形に形設しておくこ
とにより、位置決め検出の誤が用意に回避され、さら
に、1か所の位置決め用の導電性バンプ5c数を複数個に
しておくと、位置決め検出の精度が向上する。
7′、コア基板8′および電解銅箔4′を、図3に示す
ような順序で積層配置し、前記一決め用突起5c,8ct@
設けられている領域をX線投射する。そして、位置決め
用突起5c,8cをX線透過によって重ね方向に検出し、重
ね方向の位置合わせを行った後、前記位置決め用突起5
c,8cの設けられた領域に,NCマシン加工によって厚さ
方向へ貫通するピン挿入孔を穿設する。
レス鋼板製(通常 8mm厚程度)の積層用金型に植立した
ピンに挿通させ、位置決めした状態で、鏡板を介して積
層用金型板で挟み加熱・圧着(加圧)することにより、
高精度に位置合せされた両面銅箔張り配線素板を製造す
る。その後、両面の銅箔4,4′について、フォトエッ
チング処理を施し、回路パターニングを行ってから、外
形加工して多層配線板を得た。
ックを行ったところ、全ての接続部に問題(異常)な
く、信頼性の高い多層配線板であることが確認された。
のでなく、発明の趣旨を逸脱しない範囲でいろいろの変
形を採ることができる。たとえば、位置決め用突起や層
間接続部などは、導電性ペーストとして銀ペーストの代
りに、たとえば銅ペーストなどを用いることもできる
し、また、被積層用素材の積層・組み合わせも例示の構
成に限定されない。
め、非回路部に形設した位置決め用突起をX線透過方式
で検出し、被積層用素体の位置決め用孔の穿設位置を決
め穿設加工が施される。すなわち、積層一体化する被積
層用素体は、位置決め用孔が高精度に設定されるため、
この位置決め用孔を利用した積層・位置合わせでの位置
ズレ発生が容易に解消・回避される。そして、層間接続
用の導体部の形成を、位置決め用突起の形設と並行的に
行えることによる低コスト化や、良好な歩留まり性と相
俟って、信頼性の高い多層配線板を提供できる。
例に係る多層配線板の製造方法の実施態様を工程順に模
式的に示す断面図。
を示す平面図。
決めする状態を模式的に示す断面図。
実施態様を工程順に模式的に示す断面図。
Claims (4)
- 【請求項1】 被積層用素体の回路パターン非形成領域
面の複数か所に金属を含む位置決め用突起を形成する工
程と、 前記位置決め用突起をX線透過によって検出し、位置決
め用突起の設けられた領域に厚さ方向へ貫通するピン挿
入孔を穿設する工程と、 前記ピン挿入孔を穿設した被積層用素体を積層し、厚さ
方向へ貫通するピン挿入孔に位置決め用ピンを挿入して
位置決めする工程と、 前記積層・位置決めした被積層用素体を厚さ方向に加圧
して積層一体化する工程とを有することを特徴とする多
層配線板の製造方法。 - 【請求項2】 被積層用素体の回路パターン非形成領域
面の複数か所に金属を含む位置決め用突起を形成する工
程と、 前記位置決め用突起を設けた被積層用素体を重ね、かつ
位置決め用突起をX線透過によって重ね方向に検出し、
重ね方向の位置合わせをする工程と、 前記重ね位置合わせした位置決め用突起の設けられた領
域に厚さ方向へ貫通するピン挿入孔を穿設する工程と、 前記穿設したピン挿入孔に位置決め用ピンを挿入し、被
積層用素体を厚さ方向に加圧して積層一体化する工程と
を有することを特徴とする多層配線板の製造方法。 - 【請求項3】 被積層用素体の回路パターン非形成領域
面の複数か所に金属を含む位置決め用突起を形成する工
程と、 前記位置決め用突起を設けた被積層用素体をプリプレグ
層を介して重ね、かつ位置決め用突起をX線の投射によ
り重ね方向に検出し、重ね方向の位置合わせをする工程
と、 前記重ね位置合わせした位置決め用突起の設けられた領
域に厚さ方向へ貫通するピン挿入孔を穿設する工程と、 前記穿設したピン挿入孔に位置決め用ピンを挿入し、被
積層用素体を厚さ方向に加圧して積層一体化する工程と
を有することを特徴とする多層配線板の製造方法。 - 【請求項4】 位置決め用突起を導電性ペーストで形成
することを特徴とする請求項1ないし請求項3いずれか
一記載の多層配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23735397A JP3938983B2 (ja) | 1997-09-02 | 1997-09-02 | 多層配線板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23735397A JP3938983B2 (ja) | 1997-09-02 | 1997-09-02 | 多層配線板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1187932A true JPH1187932A (ja) | 1999-03-30 |
JP3938983B2 JP3938983B2 (ja) | 2007-06-27 |
Family
ID=17014145
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23735397A Expired - Lifetime JP3938983B2 (ja) | 1997-09-02 | 1997-09-02 | 多層配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3938983B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005223056A (ja) * | 2004-02-04 | 2005-08-18 | Fujikura Ltd | プリント配線板およびその製造方法 |
JP2006165131A (ja) * | 2004-12-03 | 2006-06-22 | Sony Chem Corp | 多層配線基板の製造方法 |
US7096578B2 (en) | 1999-10-12 | 2006-08-29 | Tessera Interconnect Materials, Inc. | Manufacturing method for wiring circuit substrate |
KR100729939B1 (ko) | 2006-05-09 | 2007-06-19 | 삼성전기주식회사 | 다층 인쇄회로기판 제조방법 |
JP2008098656A (ja) * | 2001-03-28 | 2008-04-24 | Tessera Interconnect Materials Inc | 層間接続部材 |
JP2008205014A (ja) * | 2007-02-16 | 2008-09-04 | Fujitsu Ltd | 配線基板の製造方法 |
WO2008111309A1 (ja) * | 2007-03-14 | 2008-09-18 | Panasonic Corporation | 認識マークおよび回路基板の製造方法 |
US7622329B2 (en) | 2005-11-29 | 2009-11-24 | Samsung Electro-Mechanics Co., Ltd. | Method for fabricating core substrate using paste bumps |
US9365947B2 (en) | 2013-10-04 | 2016-06-14 | Invensas Corporation | Method for preparing low cost substrates |
-
1997
- 1997-09-02 JP JP23735397A patent/JP3938983B2/ja not_active Expired - Lifetime
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7546681B2 (en) | 1999-10-12 | 2009-06-16 | Tessera Interconnect Materials, Inc. | Manufacturing method for wiring circuit substrate |
CN100377625C (zh) * | 1999-10-12 | 2008-03-26 | 德塞拉互连材料股份有限公司 | 布线电路衬底及其制造方法 |
US7096578B2 (en) | 1999-10-12 | 2006-08-29 | Tessera Interconnect Materials, Inc. | Manufacturing method for wiring circuit substrate |
US7721422B2 (en) | 1999-10-12 | 2010-05-25 | Tessera Interconnect Materials, Inc. | Methods of making microelectronic assemblies |
JP4586058B2 (ja) * | 2001-03-28 | 2010-11-24 | テセラ・インターコネクト・マテリアルズ,インコーポレイテッド | 層間接続部材 |
JP2008098656A (ja) * | 2001-03-28 | 2008-04-24 | Tessera Interconnect Materials Inc | 層間接続部材 |
JP2005223056A (ja) * | 2004-02-04 | 2005-08-18 | Fujikura Ltd | プリント配線板およびその製造方法 |
JP4621432B2 (ja) * | 2004-02-04 | 2011-01-26 | 株式会社フジクラ | プリント配線板およびその製造方法 |
JP2006165131A (ja) * | 2004-12-03 | 2006-06-22 | Sony Chem Corp | 多層配線基板の製造方法 |
US7622329B2 (en) | 2005-11-29 | 2009-11-24 | Samsung Electro-Mechanics Co., Ltd. | Method for fabricating core substrate using paste bumps |
US7859106B2 (en) | 2005-11-29 | 2010-12-28 | Samsung Electro-Mechanics Co., Ltd. | Multilayer printed circuit board using paste bumps |
KR100729939B1 (ko) | 2006-05-09 | 2007-06-19 | 삼성전기주식회사 | 다층 인쇄회로기판 제조방법 |
JP2008205014A (ja) * | 2007-02-16 | 2008-09-04 | Fujitsu Ltd | 配線基板の製造方法 |
WO2008111309A1 (ja) * | 2007-03-14 | 2008-09-18 | Panasonic Corporation | 認識マークおよび回路基板の製造方法 |
US9365947B2 (en) | 2013-10-04 | 2016-06-14 | Invensas Corporation | Method for preparing low cost substrates |
US10283484B2 (en) | 2013-10-04 | 2019-05-07 | Invensas Corporation | Low cost substrates |
Also Published As
Publication number | Publication date |
---|---|
JP3938983B2 (ja) | 2007-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4574288B2 (ja) | リジッド−フレキシブル基板の製造方法 | |
US8737085B2 (en) | Wiring board with a built-in component and method for manufacturing the same | |
JP3906225B2 (ja) | 回路基板、多層配線板、回路基板の製造方法および多層配線板の製造方法 | |
WO1998056220A1 (fr) | Plaquette de circuit simple face et procede de fabrication de ladite plaquette | |
WO1997048260A1 (fr) | Plaquette a circuit sur un seul cote pour carte a circuits imprimes multicouche, carte a circuits imprimes multicouche, et procede pour sa production | |
JP4075673B2 (ja) | 多層プリント配線板用銅張り積層板、多層プリント配線板、多層プリント配線板の製造方法 | |
JP4043115B2 (ja) | 多数個取り多層プリント配線板 | |
JPH1154934A (ja) | 多層プリント配線板およびその製造方法 | |
JP3938983B2 (ja) | 多層配線板の製造方法 | |
JPH06342977A (ja) | 印刷配線板の製造方法 | |
JP4574311B2 (ja) | リジッド−フレキシブル基板の製造方法 | |
JPH06350250A (ja) | 印刷配線板の製造方法 | |
JPH0772171A (ja) | 配線板用電気検査治具 | |
JP3348004B2 (ja) | 多層配線基板およびその製造方法 | |
JP3694708B2 (ja) | 印刷配線板の製造方法および印刷配線板 | |
JP4541187B2 (ja) | 膜素子内蔵プリント配線板の製造方法、膜素子内蔵プリント配線板 | |
JP3549063B2 (ja) | 印刷配線板の製造方法 | |
JP3471616B2 (ja) | 多層プリント配線板の製造方法 | |
JPH07106768A (ja) | 立体型プリント配線板の製造方法 | |
JP2003229665A (ja) | 多層フレキシブル配線板及びその製造方法 | |
JP3251785B2 (ja) | 印刷配線板、印刷配線板の製造方法 | |
JP3576297B2 (ja) | 電気検査治具及びその製造方法 | |
JP2002344141A (ja) | 多層回路基板、および多層回路基板の製造方法 | |
JP3795570B2 (ja) | 多層プリント配線板の製造方法 | |
JP5223893B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040408 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061211 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070327 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070327 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140406 Year of fee payment: 7 |
|
EXPY | Cancellation because of completion of term |