JPH1187750A - Manufacture of impurity semiconductor, p-type semiconductor, n-type semiconductor, and semiconductor device - Google Patents
Manufacture of impurity semiconductor, p-type semiconductor, n-type semiconductor, and semiconductor deviceInfo
- Publication number
- JPH1187750A JPH1187750A JP23983997A JP23983997A JPH1187750A JP H1187750 A JPH1187750 A JP H1187750A JP 23983997 A JP23983997 A JP 23983997A JP 23983997 A JP23983997 A JP 23983997A JP H1187750 A JPH1187750 A JP H1187750A
- Authority
- JP
- Japan
- Prior art keywords
- type
- impurity
- additive
- semiconductor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/541—CuInSe2 material PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Photovoltaic Devices (AREA)
- Led Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、化合物半導体から
なる母材中に不純物を含有しているｐ型半導体およびｎ
型半導体に関し、特に、太陽電池等の光起電力素子や発
光素子用として十分な性能を有する、Ｃｕ（Ｉｎ，Ｇ
ａ）（Ｓ，Ｓｅ）2 を母材としたｐ型半導体およびｎ型
半導体に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a p-type semiconductor containing impurities in a base material made of a compound semiconductor and an n-type semiconductor.
Cu (In, G) having sufficient performance for photovoltaic elements such as solar cells and light emitting elements,
a) A p-type semiconductor and an n-type semiconductor using (S, Se) 2 as a base material.
【０００２】[0002]
【従来の技術】Ｉｂ−ＩＩＩｂ−ＶＩｂ2 族化合物半導
体は直接遷移型の半導体であるため、太陽電池や発光素
子等の半導体装置を構成する材料として有望である。そ
のうちＣｕ（Ｉｎ，Ｇａ）（Ｓ，Ｓｅ）2 は、光吸収係
数が大きく、バンドギャップが太陽光スペクトルに適し
ていることから、特に薄膜太陽電池材料としての応用が
期待されている。 2. Description of the Related Art Group Ib-IIIb-VIb group 2 compound semiconductors are direct transition type semiconductors and are therefore promising as materials for semiconductor devices such as solar cells and light-emitting elements. Among them, Cu (In, Ga) (S, Se) 2 has a large light absorption coefficient and a band gap suitable for the solar spectrum, and is therefore expected to be applied particularly as a thin film solar cell material.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、Ｃｕ
（Ｉｎ，Ｇａ）（Ｓ，Ｓｅ）2 に不純物を含有させた従
来のｐ型半導体およびｎ型半導体は導電率が低いため、
ＣｕＩｎＳ2 をベースとした太陽電池およびＣｕＧａＳ
2 をベースとした発光素子として十分な性能を有するも
のは得られていなかった。SUMMARY OF THE INVENTION However, Cu
Conventional p-type and n-type semiconductors containing (In, Ga) (S, Se) 2 containing impurities have low conductivity,
Solar cell and CuGaS based on CuInS 2
No light-emitting device having sufficient performance was obtained as a light-emitting device based on 2 .
【０００４】本発明は、Ｃｕ（Ｉｎ，Ｇａ）（Ｓ，Ｓ
ｅ）2 を母材としたｐ型半導体およびｎ型半導体とし
て、導電性の高いものを提供し、そのようなｐ型半導体
およびｎ型半導体を用いることにより高性能な半導体装
置を実現可能とすることを課題とする。[0004] The present invention relates to Cu (In, Ga) (S, S
The e) 2 as a p-type semiconductor and n-type semiconductor to which a base material, providing a high conductivity, and can realize a high-performance semiconductor device by using such a p-type semiconductor and n-type semiconductor That is the task.
【０００５】[0005]
【課題を解決するための手段】本発明者等は、上記課題
を解決するために鋭意検討を重ねた結果、下記の知見を
見いだして本発明に至った。Means for Solving the Problems The present inventors have made intensive studies in order to solve the above-mentioned problems, and as a result, have found the following findings and have reached the present invention.
【０００６】すなわち、不純物半導体（ｐ型半導体およ
びｎ型半導体）は、母材である半導体の構成元素の一部
がｐ型不純物（アクセプタ不純物）またはｎ型不純物
（ドナー不純物）で置き換えられたものであるが、添加
された不純物元素とこの不純物元素によって置き換えら
れた母材の構成元素との共有結合半径の差が原因となっ
て、結晶歪み（ストレス）が発生する。That is, an impurity semiconductor (a p-type semiconductor and an n-type semiconductor) is one in which some of the constituent elements of the semiconductor as a base material are replaced with a p-type impurity (acceptor impurity) or an n-type impurity (donor impurity). However, crystal distortion (stress) occurs due to a difference in the covalent bond radius between the added impurity element and the constituent element of the base material replaced by the impurity element.
【０００７】特に不純物の添加量が多い場合にはこのス
トレスが大きくなるため、結晶欠陥が発生するか、不純
物元素が結晶格子中に入らずに結晶粒界に偏析すること
が生じる。このような結晶欠陥や偏析した不純物によっ
て、キャリア（電子または正孔）の散乱や捕獲が生じて
キャリアの移動度が低下する。その結果、高い導電率が
達成されない。In particular, when the amount of impurity added is large, the stress becomes large, so that a crystal defect occurs or the impurity element segregates at a crystal grain boundary without entering the crystal lattice. Such crystal defects and segregated impurities cause carrier (electrons or holes) to be scattered or trapped, thereby lowering carrier mobility. As a result, high conductivity is not achieved.
【０００８】このような知見から、請求項１の不純物半
導体の製造方法では、化合物半導体からなる母材中に、
ｐ型不純物またはｎ型不純物とともに、同族添加物（母
材の構成元素と同じ族の元素であって母材の構成元素以
外の元素）を含有させる。そして、含有させる不純物の
共有結合半径が当該不純物により置換される母材の構成
元素の共有結合半径より大きい場合には、母材を構成す
るいずれかの元素より共有結合半径の小さい元素を同族
添加物として含有させる。また、含有させる不純物の共
有結合半径が当該不純物により置換される母材の構成元
素の共有結合半径より小さい場合には、母材を構成する
いずれかの元素より共有結合半径の大きい元素を同族添
加物として含有させる。[0008] From such knowledge, in the method of manufacturing an impurity semiconductor according to claim 1, the base material made of a compound semiconductor contains:
In addition to the p-type impurity or the n-type impurity, a homologous additive (an element belonging to the same group as the constituent element of the base material and other than the constituent element of the base material) is contained. If the covalent radius of the impurity to be contained is larger than the covalent radius of the constituent element of the base material to be replaced by the impurity, an element having a smaller covalent radius than any of the elements constituting the base material is added in the same group. To be contained. If the covalent radius of the impurity to be contained is smaller than the covalent radius of the constituent element of the base material replaced by the impurity, an element having a covalent larger radius than any of the elements constituting the base material is added by the same group. To be contained.
【０００９】含有させる不純物の共有結合半径が当該不
純物により置換される母材の構成元素の共有結合半径よ
り大きい場合には、添加された不純物原子の近くに存在
する原子（母材の構成元素）に負荷がかかってストレス
が生じるが、本発明のように母材を構成するいずれかの
元素より共有結合半径の小さい元素を同族添加物として
含有させることにより、このストレスが打ち消される。
したがって、このストレスに起因する前述の結晶欠陥や
偏析不純物が抑制されるため、キャリアの散乱や捕獲が
防止されてキャリアの移動度が低下しない。When the covalent radius of the impurity to be contained is larger than the covalent radius of the constituent element of the base material to be replaced by the impurity, an atom existing near the added impurity atom (a constituent element of the base material) The stress is generated by applying a load to the base material, but the stress is canceled by including, as a homologous additive, an element having a smaller covalent radius than any of the elements constituting the base material as in the present invention.
Therefore, the above-described crystal defects and segregated impurities caused by the stress are suppressed, so that scattering and capture of carriers are prevented, and the mobility of carriers does not decrease.
【００１０】含有させる不純物の共有結合半径が当該不
純物により置換される母材の構成元素の共有結合半径よ
り小さい場合には、添加された不純物原子に対してその
近くに存在する原子（母材の構成元素）が近づこうとす
る力によりストレスが生じるが、本発明のように母材を
構成するいずれかの元素より共有結合半径の大きい元素
を同族添加物として含有させることにより、このストレ
スが打ち消される。したがって、このストレスに起因す
る前述の結晶欠陥や偏析不純物が抑制されるため、キャ
リアの散乱や捕獲が防止されてキャリアの移動度が低下
しない。If the radius of the covalent bond of the impurity to be contained is smaller than the radius of the covalent bond of the constituent element of the base material to be replaced by the impurity, the atom present near the added impurity atom (the base material of the base material) A stress is generated by the force of approaching the constituent elements), but the stress is canceled by including an element having a larger covalent bond radius than any of the elements constituting the base material as a homologous additive as in the present invention. . Therefore, the above-described crystal defects and segregated impurities caused by the stress are suppressed, so that scattering and capture of carriers are prevented, and the mobility of carriers does not decrease.
【００１１】なお、同族添加物は、ｎ型不純物およびｐ
型不純物とは異なり、母材の構成元素と価電子数が同じ
であるため、キャリアの発生には寄与しない。請求項２
〜１２は、具体的に、母材がＣｕ（Ｉｎx Ｇａ(1-x) ）
（Ｓy Ｓｅ(1 -y) ）2 （０≦ｘ，ｙ≦１）またはＣｕＩ
ｎＳ2 である場合のｐ型半導体またはｎ型半導体を提供
するものであり、このようなＩｂ−ＩＩＩｂ−ＶＩｂ2
族化合物半導体の場合、ｐ型不純物としてはＩＩａ族元
素および／またはＶｂ族元素が添加され、ｎ型不純物と
してはＩＶｂ族元素および／またはＶＩＩｂ族元素が添
加される。Note that the homologous additives are n-type impurities and p-type impurities.
Unlike the type impurities, since the constituent elements of the base material and the number of valence electrons are the same, they do not contribute to the generation of carriers. Claim 2
Specifically, the base material is Cu (In x Ga (1-x) )
(S y Se (1- y) ) 2 (0 ≦ x, y ≦ 1) or CuI
The present invention provides a p-type semiconductor or an n-type semiconductor in the case of nS 2 , wherein such an Ib-IIIb-VIb 2
In the case of a group compound semiconductor, a group IIa element and / or a group Vb element is added as a p-type impurity, and a group IVb element and / or a group VIIb element is added as an n-type impurity.
【００１２】ここで、母材の構成元素であるＣｕ、Ｉ
ｎ、Ｇａ、Ｓ、Ｓｅの共有結合半径Ｒを表１に、ｐ型不
純物として添加される元素の共有結合半径Ｒを表２に、
ｎ型不純物として添加される元素の共有結合半径Ｒを表
３に、同族添加物として添加される元素の共有結合半径
Ｒを表４に示す。なお、表２〜４の「備考」には、各不
純物元素の共有結合半径と置換対象元素（不純物により
置換される母材の構成元素）の共有結合半径との大小関
係を記載した。Here, Cu, I, which are constituent elements of the base material,
Table 1 shows the covalent radius R of n, Ga, S, and Se, and Table 2 shows the covalent radius R of the element added as a p-type impurity.
Table 3 shows the covalent radius R of the element added as the n-type impurity, and Table 4 shows the covalent radius R of the element added as the homologous additive. In "Notes" in Tables 2 to 4, the magnitude relation between the covalent bond radius of each impurity element and the covalent bond radius of the element to be replaced (a constituent element of the base material replaced by the impurity) is described.
【００１３】[0013]
【表１】 [Table 1]
【００１４】[0014]
【表２】 [Table 2]
【００１５】[0015]
【表３】 [Table 3]
【００１６】[0016]
【表４】 [Table 4]
【００１７】請求項２のｐ型半導体は、Ｃｕ（Ｉｎx Ｇ
ａ(1-x) ）（Ｓy Ｓｅ(1-y) ）2 （０≦ｘ，ｙ≦１）か
らなる母材中に、Ａｓ、Ｓｂ、およびＢｉのうちの少な
くとも一つからなるｐ型不純物とともに、Ｂ、Ａｌ、お
よびＯのうちの少なくとも一つからなる同族添加物を含
有していることを特徴とする。すなわち、このｐ型半導
体は、ｐ型不純物として、置換対象元素であるＳおよび
Ｓｅより共有結合半径が大きい元素を含有し、同族添加
物として、置換対象元素であるＧａおよびＩｎまたはＳ
およびＳｅより共有結合半径が小さい元素を含有してい
る。According to a second aspect of the present invention, the p-type semiconductor is Cu (In x G
a (1-x)) ( S y Se (1-y)) 2 (0 ≦ x, the base material consisting of y ≦ 1), As, Sb , and at least one of p-type of the Bi It is characterized by containing a cognate additive consisting of at least one of B, Al and O together with the impurities. That is, this p-type semiconductor contains, as a p-type impurity, an element having a larger covalent radius than S and Se, which are the elements to be replaced, and Ga and In or S, which are the elements to be replaced, as homologous additives.
And an element having a smaller covalent radius than Se.
【００１８】請求項３のｐ型半導体は、ＣｕＩｎＳ2 か
らなる母材中に、Ｐ、Ａｓ、Ｓｂ、およびＢｉのうちの
少なくとも一つからなるｐ型不純物とともに、Ｂ、Ａ
ｌ、およびＯのうちの少なくとも一つからなる同族添加
物を含有していることを特徴とする。すなわち、このｐ
型半導体は、ｐ型不純物として、置換対象元素であるＳ
より共有結合半径が大きい元素を含有し、同族添加物と
して、置換対象元素であるＩｎまたはＳより共有結合半
径が小さい元素を含有している。The p-type semiconductor according to claim 3 is characterized in that a base material made of CuInS 2 contains B, A, and p-type impurities made of at least one of P, As, Sb, and Bi.
It is characterized by containing a cognate additive consisting of at least one of l and O. That is, this p
Semiconductor is a p-type impurity such as S which is an element to be replaced.
It contains an element having a larger covalent bond radius, and contains, as a homologous additive, an element having a smaller covalent bond radius than In or S, which is the element to be replaced.
【００１９】請求項４のｐ型半導体は、Ｃｕ（Ｉｎx Ｇ
ａ(1-x) ）（Ｓy Ｓｅ(1-y) ）2 （０≦ｘ，ｙ≦１）か
らなる母材中に、Ｎおよび／またはＢｅからなるｐ型不
純物とともに、同族添加物としてＡｇ、Ｔｌ、およびＴ
ｅのうちの少なくとも一つを含有していることを特徴と
する。すなわち、このｐ型半導体は、ｐ型不純物とし
て、置換対象元素であるＳおよびＳｅまたはＧａおよび
Ｉｎより共有結合半径が小さい元素を含有し、同族添加
物として、置換対象元素であるＣｕまたはＧａおよびＩ
ｎまたはＳおよびＳｅより共有結合半径が大きい元素を
含有している。According to a fourth aspect of the present invention, the p-type semiconductor is Cu (In x G
a (1-x) ) (S y Se (1-y) ) 2 (0 ≦ x, y ≦ 1) as a cognate additive together with a p-type impurity of N and / or Be Ag, Tl, and T
e, wherein at least one of e is contained. That is, this p-type semiconductor contains, as a p-type impurity, an element having a smaller covalent bond radius than S and Se or Ga and In which are elements to be replaced, and Cu or Ga which is an element to be replaced as a cognate additive. I
Contains n or an element having a larger covalent radius than S and Se.
【００２０】請求項５のｐ型半導体は、ＣｕＩｎＳ2 か
らなる母材中に、Ｎ、Ｂｅ、およびＭｇのうちの少なく
とも一つからなるｐ型不純物とともに、Ａｇ、Ｔｌ、お
よびＴｅのうちの少なくとも一つからなる同族添加物を
含有していることを特徴とする。すなわち、このｐ型半
導体は、ｐ型不純物として、置換対象元素であるＣｕま
たはＳまたはＩｎより共有結合半径が小さい元素を含有
し、同族添加物として、置換対象元素であるＣｕまたは
ＩｎまたはＳより共有結合半径が大きい元素を含有して
いる。According to a fifth aspect of the present invention, in the base material made of CuInS 2 , at least one of Ag, Tl, and Te is added together with a p-type impurity made of at least one of N, Be, and Mg. It is characterized by containing one homologous additive. That is, this p-type semiconductor contains, as a p-type impurity, an element having a smaller covalent bond radius than Cu or S or In which is an element to be replaced, and as a homologous additive, Cu or In or S which is an element to be replaced. Contains an element with a large covalent bond radius.
【００２１】請求項８のｎ型半導体は、Ｃｕ（Ｉｎx Ｇ
ａ(1-x) ）（Ｓy Ｓｅ(1-y) ）2 （０≦ｘ，ｙ≦１）か
らなる母材中に、Ｐｂおよび／またはＩからなるｎ型不
純物とともに、Ｂ、Ａｌ、およびＯのうちの少なくとも
一つからなる同族添加物を含有していることを特徴とす
る。すなわち、このｎ型半導体は、ｎ型不純物として、
置換対象元素であるＳおよびＳｅまたはＧａおよびＩｎ
より共有結合半径が大きい元素を含有し、同族添加物と
して、置換対象元素であるＧａおよびＩｎまたはＳおよ
びＳｅより共有結合半径が小さい元素を含有している。[0021] The n-type semiconductor according to claim 8 is Cu (In x G).
a (1-x) ) (S y Se (1-y) ) 2 (0 ≦ x, y ≦ 1) in a base material together with n-type impurities of Pb and / or I, and B, Al, And a homologous additive consisting of at least one of O. That is, this n-type semiconductor is
S and Se or Ga and In which are elements to be replaced
It contains an element having a larger covalent bond radius, and contains, as a homologous additive, an element having a smaller covalent bond radius than Ga and In or S and Se, which are elements to be replaced.
【００２２】請求項９のｎ型半導体は、ＣｕＩｎＳ2 か
らなる母材中に、Ｐｂ、Ｉ、およびＢｒのうちの少なく
とも一つからなるｎ型不純物とともに、Ｂ、Ａｌ、およ
びＯのうちの少なくとも一つからなる同族添加物を含有
していることを特徴とする。すなわち、このｎ型半導体
は、ｎ型不純物として、置換対象元素であるＳまたはＩ
ｎより共有結合半径が大きい元素を含有し、同族添加物
として、置換対象元素であるＩｎまたはＳより共有結合
半径が小さい元素を含有している。According to a ninth aspect of the present invention, in the base material made of CuInS 2 , at least one of B, Al and O is added together with an n-type impurity made of at least one of Pb, I and Br. It is characterized by containing one homologous additive. That is, this n-type semiconductor is replaced with an element S or I
It contains an element having a larger covalent radius than n and contains, as a homologous additive, an element having a smaller covalent radius than In or S, which is the element to be replaced.
【００２３】請求項１０のｎ型半導体は、Ｃｕ（Ｉｎx
Ｇａ(1-x) ）（Ｓy Ｓｅ(1-y) ）2（０≦ｘ，ｙ≦１）
からなる母材中に、Ｃ、Ｓｉ、Ｇｅ、Ｆ、およびＣｌの
うちの少なくとも一つからなるｎ型不純物とともに、Ａ
ｇ、Ｔｌ、およびＴｅのうちの少なくとも一つからなる
同族添加物を含有していることを特徴とする。すなわ
ち、このｎ型半導体は、ｎ型不純物として、置換対象元
素であるＳおよびＳｅまたはＧａおよびＩｎより共有結
合半径が小さい元素を含有し、同族添加物として、置換
対象元素であるＣｕまたはＧａおよびＩｎまたはＳおよ
びＳｅより共有結合半径が大きい元素を含有している。According to a tenth aspect, the n-type semiconductor is Cu (In x
Ga (1-x) ) (S y Se (1-y) ) 2 (0 ≦ x, y ≦ 1)
A, together with an n-type impurity comprising at least one of C, Si, Ge, F, and Cl,
It is characterized by containing a cognate additive consisting of at least one of g, Tl, and Te. That is, this n-type semiconductor contains, as an n-type impurity, an element having a smaller covalent bond radius than S and Se or Ga and In which are elements to be replaced, and Cu or Ga which is an element to be replaced as a cognate additive. It contains an element having a larger covalent bond radius than In or S and Se.
【００２４】請求項１１のｎ型半導体は、ＣｕＩｎＳ2
からなる母材中に、Ｃ、Ｓｉ、Ｇｅ、Ｓｎ、Ｆ、および
Ｃｌのうちの少なくとも一つからなるｎ型不純物ととも
に、Ａｇ、Ｔｌ、およびＴｅのうちの少なくとも一つか
らなる同族添加物を含有していることを特徴とする。す
なわち、このｎ型半導体は、ｎ型不純物として、置換対
象元素であるＳまたはＩｎより共有結合半径が小さい元
素を含有し、同族添加物として、置換対象元素であるＣ
ｕまたはＩｎまたはＳより共有結合半径が大きい元素を
含有している。The n-type semiconductor according to claim 11 is CuInS 2
And a co-additive comprising at least one of Ag, Tl, and Te, together with an n-type impurity comprising at least one of C, Si, Ge, Sn, F, and Cl. It is characterized by containing. That is, the n-type semiconductor contains an element having a smaller covalent bond radius than S or In, which is an element to be replaced, as an n-type impurity, and C, which is an element to be replaced, as a homologous additive.
It contains an element having a larger covalent radius than u or In or S.
【００２５】これらのｐ型半導体およびｎ型半導体は、
同族添加物の存在により、同じ量のｎ型不純物もしくは
ｐ型不純物を含有して同族添加物が存在しない場合と比
較して、前述の作用（請求項１の方法による作用）によ
ってストレスが緩和されて結晶性が高くなるため、導電
率が高くなる。These p-type semiconductors and n-type semiconductors are
Due to the presence of the cognate additive, the stress is reduced by the above-described action (the action according to the method of claim 1) as compared with the case where the cognate additive does not exist with the same amount of n-type impurity or p-type impurity. As a result, the conductivity increases.
【００２６】一方、Ｃｕ（Ｉｎx Ｇａ(1-x) ）（Ｓy Ｓ
ｅ(1-y) ）2 （０≦ｘ，ｙ≦１）を母材とし、ｐ型不純
物としてＢｅおよび／またはＭｇを含有させる場合に
は、請求項６のように、同族添加物として、Ｂｅおよび
Ｍｇとの電気陰性度の差が非常に大きいＯを含有させる
ことによっても、結晶性を低下させないで高い導電率の
ｐ型半導体を得ることができる。On the other hand, Cu (In x Ga (1-x) ) (S y S
In the case where e (1-y) ) 2 (0 ≦ x, y ≦ 1) is used as a base material and Be and / or Mg are contained as a p-type impurity, as a homologous additive, By including O having a very large difference in electronegativity from Be and Mg, a p-type semiconductor having high conductivity can be obtained without lowering the crystallinity.
【００２７】この場合には、同族添加物であるＯが母材
の構成元素であるＳおよび／またはＳｅと容易に置換さ
れるとともに、ｐ型不純物と同族添加物との電気陰性度
の差により両者の間に大きなクーロン力が働くため、Ｏ
の近傍に自然にＢｅおよびＭｇが存在しやすくなる。そ
の結果、同族添加物をともに添加しない場合には偏析し
易かったＢｅおよびＭｇが、結晶格子中に安定して存在
するようになる。In this case, the homologous additive O is easily replaced by the constituent elements S and / or Se of the base material, and the difference in electronegativity between the p-type impurity and the homologous additive is caused by the difference. Because a large Coulomb force works between them,
Be and Mg are likely to be naturally present in the vicinity of. As a result, Be and Mg, which tend to segregate when no cognate additive is added, are stably present in the crystal lattice.
【００２８】なお、ｐ型不純物またはｎ型不純物の含有
量は、請求項７および１２に示すように、同族添加物の
含有量の０．０１〜１００倍であることが好ましく、
０．１〜１０倍であることがより好ましい。Preferably, the content of the p-type impurity or the n-type impurity is 0.01 to 100 times the content of the homologous additive.
More preferably, it is 0.1 to 10 times.
【００２９】請求項１３に係る発明は、請求項２〜７の
いずれか一つに記載のｐ型半導体および／または請求項
８〜１２のいずれか一つに記載のｎ型半導体を構成材料
として備えていることを特徴とする半導体装置を提供す
る。According to a thirteenth aspect of the present invention, a p-type semiconductor according to any one of claims 2 to 7 and / or an n-type semiconductor according to any one of claims 8 to 12 are used as constituent materials. A semiconductor device is provided.
【００３０】なお、Ｃｕ（Ｉｎx Ｇａ(1-x) ）（Ｓy Ｓ
ｅ(1-y) ）2 （０≦ｘ，ｙ≦１）を母材とし、ｐ型不純
物またはｎ型不純物と同族添加物とを含む不純物半導体
は、従来より公知の不純物添加方法を利用して、ｐ型不
純物またはｎ型不純物とともに同族添加物を含有させる
ことによって得ることができる。Note that Cu (In x Ga (1-x) ) (S y S
e (1-y) ) 2 (0 ≦ x, y ≦ 1) as a base material, and an impurity semiconductor containing a p-type impurity or an n-type impurity and a cognate additive is obtained by using a conventionally known impurity doping method. Thus, it can be obtained by incorporating a cognate additive together with a p-type impurity or an n-type impurity.
【００３１】例えば、薄膜の形態で得る場合には、ＭＢ
Ｅ法やＣＶＤ法により、母材の構成元素とｎ型不純物も
しくはｐ型不純物と同族添加物とを同時に供給して成膜
してもよいし、母材の薄膜をＭＢＥ法やＣＶＤ法によっ
て形成した後、その薄膜に対して、ｎ型不純物もしくは
ｐ型不純物と同族添加物をイオン注入法や熱拡散法で添
加してもよい。このＭＢＥ法やＣＶＤ法で成膜する方法
は、良質な膜が得られることから、主に発光素子などに
利用される単結晶層を形成する方法としてよく用いられ
ている。For example, when obtaining in the form of a thin film, MB
The constituent element of the base material and the n-type or p-type impurity and the homologous additive may be simultaneously supplied by the E method or the CVD method to form a film, or the base material thin film may be formed by the MBE method or the CVD method. After that, an additive of the same family as the n-type impurity or the p-type impurity may be added to the thin film by an ion implantation method or a thermal diffusion method. This method of forming a film by the MBE method or the CVD method is often used as a method of forming a single crystal layer mainly used for a light-emitting element or the like because a high-quality film is obtained.
【００３２】また、太陽電池の構成材料として好適なＣ
ｕＩｎＳ2 膜の作製方法としては、構成元素を同時に供
給する真空蒸着法と、ＣｕＩｎ合金薄膜またはＣｕ／Ｉ
ｎ積層膜、さらにはＣｕＩｎＳ合金薄膜などを形成した
後、この薄膜をＳ含有雰囲気中で熱処理する硫化法が挙
げられる。C, which is suitable as a constituent material of a solar cell,
As a method for producing the uInS 2 film, there are a vacuum evaporation method for simultaneously supplying constituent elements, a CuIn alloy thin film or Cu / I
After forming an n-layered film, furthermore, a CuInS alloy thin film or the like, there is a sulfurization method in which this thin film is heat-treated in an S-containing atmosphere.
【００３３】真空蒸着法の場合、ＣｕＩｎＳ2 に含有さ
せる添加元素（ｐ型またはｎ型不純物および同族添加
物）として室温で固体のもの（例えば、Ｍｇ、Ｓｎ、Ｓ
ｂなど）は、通常、元素単体の原料をＫセルに入れて加
熱することにより分子線状にして供給する。また、室温
で固体であって高い蒸気圧を有する元素（例えば、Ｐま
たはＩ等）等のように、元素単体ではその供給量を制御
するのが困難な場合には、母材の構成元素であるＣｕや
Ｉｎもしくは他の添加元素との化合物（ＣｕＩ、ＩｎＰ
などの固体原料）の形態とし、この化合物をＫセルに入
れて加熱することにより分子線状で供給することもでき
る。In the case of the vacuum deposition method, as an additive element (p-type or n-type impurity and homologous additive) to be contained in CuInS 2 , a solid (eg, Mg, Sn, S
b) is usually supplied in the form of a molecular beam by heating a single element raw material in a K cell. When it is difficult to control the supply amount of a single element, such as an element that is solid at room temperature and has a high vapor pressure (for example, P or I), the constituent element of the base material is used. Compounds with certain Cu or In or other additive elements (CuI, InP
, And the compound can be supplied in the form of a molecular beam by heating the compound in a K cell.
【００３４】ＣｌはＣｌ2 の形態で、室温で液体である
Ｂｒは真空チャンバの外部で加熱することにより気化さ
せてからＢｒ2 の形態で、それぞれガス状で真空中に供
給する。必要に応じて、このガスを高周波コイルを用い
て活性化することにより、ＣｕＩｎＳ2 薄膜中に添加元
素を取り込まれやすくすることができる。また、前述の
ように母体の構成元素もしくは他の添加元素との化合物
（ＣｕＣｌ、ＩｎＣｌ 3 などの固体原料）の形態とし、
この化合物をＫセルに入れて加熱することにより分子線
状で供給することもできる。Cl is ClTwoIn liquid form at room temperature
Br is vaporized by heating outside the vacuum chamber.
Let's BrTwoIn gaseous form in vacuum
Pay. If necessary, this gas can be
Activation, CuInSTwoAdditive in thin film
Element can be easily taken in. Also,
Compound with the constituent elements of the parent or other additional elements
(CuCl, InCl ThreeSolid raw material).
By heating this compound in a K cell, the molecular beam
It can also be supplied in the form.
【００３５】添加元素をガス状で高濃度で添加しようと
する際には、蒸着中の成長圧力の上昇が問題となるが、
分子線状で供給することによりこの問題は抑制される。
したがって、高品質の薄膜を形成するためには、Ｃｌや
Ｂｒについても、母材の構成元素もしくは他の添加元素
との化合物の形態で供給することが好ましい。When the additive element is to be added in a gaseous state at a high concentration, an increase in the growth pressure during vapor deposition poses a problem.
This problem is suppressed by supplying a molecular beam.
Therefore, in order to form a high-quality thin film, it is preferable that Cl and Br are also supplied in the form of a compound with a constituent element of the base material or another additive element.
【００３６】硫化法としては、添加元素を含むＣｕＩｎ
（またはＣｕＩｎＳ）合金薄膜を形成した後に、この合
金薄膜を、Ｓを含有する雰囲気中で熱処理する方法があ
る。この場合に、添加元素を含有する合金薄膜を形成す
る方法としては、合金薄膜を形成する際に添加元素のタ
ーゲットからスパッタリングを同時に行う方法、先ず添
加元素の成膜を行い、その上に合金薄膜を成膜して積層
する方法、先ず合金薄膜の成膜を行い、その上に添加元
素の成膜を行って積層する方法、合金（Ｃｕ、Ｉｎ，Ｃ
ｕＩｎ、ＣｕＩｎＳなど）に添加元素を添加したターゲ
ットからスパッタリングによる成膜を行う方法が挙げら
れる。As the sulfurization method, CuIn containing an additional element is used.
After forming a (or CuInS) alloy thin film, there is a method in which this alloy thin film is heat-treated in an atmosphere containing S. In this case, as a method of forming an alloy thin film containing the additive element, a method of simultaneously performing sputtering from a target of the additive element when forming the alloy thin film, first forming a film of the additive element, and then forming an alloy thin film thereon A method of forming an alloy thin film, and then forming a film of an additional element thereon to form a stack, and an alloy (Cu, In, C)
(uIn, CuInS, etc.) to form a film by sputtering from a target to which an additional element is added.
【００３７】また、ＣｕＩｎ（またはＣｕＩｎＳ）合金
薄膜をＳ含有ガス雰囲気中で硫化する際に、Ｓ含有ガス
と同時にガス状の添加ガスを供給して、前記合金薄膜中
に添加元素を添加する方法もある。In addition, a method of supplying a gaseous additive gas simultaneously with an S-containing gas when sulfurizing a CuIn (or CuInS) alloy thin film in an S-containing gas atmosphere to add an additive element to the alloy thin film. There is also.
【００３８】[0038]
【発明の実施の形態】以下、この発明の実施形態につい
て、具体的な実施例を用いて説明する。 〔実施例１〕同一のガラス基板を用意し、その一方には
直接、他方には１μｍの厚さのＭｏをコートした上に、
Ｎ（ｐ型不純物）およびＴｅ（同族添加物）を含有する
ＣｕＩｎＳ2 層を、以下のようにして形成した。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below using specific examples. Example 1 The same glass substrate was prepared, one of which was directly coated with Mo and the other was coated with Mo having a thickness of 1 μm.
A CuInS 2 layer containing N (p-type impurity) and Te (cognate additive) was formed as follows.
【００３９】先ず、ガラス基板上およびＭｏ層上にそれ
ぞれ、ＮおよびＴｅを含有するＣｕＩｎ合金層を形成し
た。この合金層は、Ｃｕ、Ｉｎ、およびＴｅの各ターゲ
ットを用い、Ｎ2 ＋Ａｒ混合ガス（Ｎ2 濃度２％）雰囲
気中で、同時スパッタリングを行うことにより形成し
た。このスパッタリング中には基板の加熱を行わなかっ
た。次に、このＮおよびＴｅを含有するＣｕＩｎ合金膜
を、温度５５０℃のＨ2Ｓ＋Ａｒ混合ガス（Ｈ2 Ｓ濃度
５％）雰囲気中で熱処理することにより、ＮおよびＴｅ
を含有するＣｕＩｎＳ2 層を得た。First, a CuIn alloy layer containing N and Te was formed on the glass substrate and the Mo layer, respectively. This alloy layer was formed by performing simultaneous sputtering in a N 2 + Ar mixed gas (N 2 concentration: 2%) atmosphere using Cu, In, and Te targets. During the sputtering, the substrate was not heated. Next, this CuIn alloy film containing N and Te is subjected to a heat treatment in a H 2 S + Ar mixed gas (H 2 S concentration 5%) atmosphere at a temperature of 550 ° C., thereby obtaining N and Te.
To obtain a CuInS 2 layer containing.
【００４０】得られたＣｕＩｎＳ2 層の膜厚を段差計に
より測定したところ２．０μｍであった。また、ガラス
基板上に直接形成したＣｕＩｎＳ2 層の導電率を測定し
たところ、０．５（Ω-1・ｃｍ-1）であり、伝導型はｐ
型であった。When the thickness of the obtained CuInS 2 layer was measured by a step gauge, it was 2.0 μm. When the conductivity of the CuInS 2 layer directly formed on the glass substrate was measured, it was 0.5 (Ω −1 · cm −1 ), and the conductivity type was p.
It was a mold.
【００４１】このｐ型ＣｕＩｎＳ2 層中のＮおよびＴｅ
の濃度を、２次イオン質量分析装置（日立製作所（株）
製ＩＭＡ−３）を用いて測定したところ、Ｎがおよそ５
×１０18（ｃｍ-3）、Ｔｅがおよそ５×１０18（ｃ
ｍ-3）であった。すなわち、ｐ型不純物の含有量は同族
添加物の含有量の約１倍であった。N and Te in this p-type CuInS 2 layer
Concentration of secondary ion mass spectrometer (Hitachi, Ltd.)
N was about 5 when measured using IMA-3)
× 10 18 (cm −3 ), Te is about 5 × 10 18 (c
m -3 ). That is, the content of the p-type impurity was about 1 times the content of the homologous additive.
【００４２】また、Ｍｏ層を介してＣｕＩｎＳ2 層が形
成されたガラス基板には、ｐ型ＣｕＩｎＳ2 層の上に、
ｎ型ＣｄＳ層を溶液成長法により形成し、さらにその上
に、透明電極層であるＩＴＯ（酸化インジウム・スズ）
層をＲＦスパッタリング法により形成した。これによ
り、図１に示すような、ガラス基板１の上に、Ｍｏ電極
２、ｐ型ＣｕＩｎＳ2 層３、ｎ型ＣｄＳ層４、ＩＴＯ電
極５をこの順に有する層構造の薄膜太陽電池を作製し
た。ｎ型ＣｄＳ層４の膜厚は８０ｎｍ、ＩＴＯ電極５の
膜厚は０．８μｍであった。On the glass substrate on which the CuInS 2 layer is formed via the Mo layer, a p-type CuInS 2 layer
An n-type CdS layer is formed by a solution growth method, and a transparent electrode layer of ITO (indium tin oxide) is further formed thereon.
The layer was formed by an RF sputtering method. As a result, a thin film solar cell having a layer structure having the Mo electrode 2, the p-type CuInS 2 layer 3, the n-type CdS layer 4, and the ITO electrode 5 in this order on the glass substrate 1 as shown in FIG. 1 was produced. . The thickness of the n-type CdS layer 4 was 80 nm, and the thickness of the ITO electrode 5 was 0.8 μm.
【００４３】この太陽電池の変換効率をソーラーシミュ
レータ（ＡＭ１．５，１００ｍＷ／ｃｍ2 ）で測定した
ところ１２％であった。 〔実施例２〕同一のガラス基板を用意し、その一方には
直接、他方には１μｍの厚さのＭｏをコートした上に、
スパッタリングの際のＴｅの供給量が実施例１の２００
倍程度としたこと以外は、実施例１とすべて同じにし
て、Ｎ（ｐ型不純物）およびＴｅ（同族添加物）を含有
するＣｕＩｎＳ2 層を形成した。The conversion efficiency of this solar cell was 12% when measured with a solar simulator (AM 1.5, 100 mW / cm 2 ). Example 2 The same glass substrate was prepared, one of which was coated directly with Mo and the other was coated with Mo having a thickness of 1 μm.
The supply amount of Te at the time of sputtering is 200 in Example 1.
A CuInS 2 layer containing N (p-type impurity) and Te (homologous additive) was formed in the same manner as in Example 1 except that it was about twice as large.
【００４４】得られたＣｕＩｎＳ2 層の膜厚を段差計に
より測定したところ２．０μｍであった。ガラス基板上
に直接形成したＣｕＩｎＳ2 層の導電率を測定したとこ
ろ、０．０８（Ω-1・ｃｍ-1）であり、伝導型はｐ型で
あった。The thickness of the obtained CuInS 2 layer was 2.0 μm as measured by a step gauge. When the conductivity of the CuInS 2 layer formed directly on the glass substrate was measured, it was 0.08 (Ω −1 · cm −1 ), and the conductivity type was p-type.
【００４５】このｐ型ＣｕＩｎＳ2 層中のＮおよびＴｅ
の濃度を、実施例１と同様にして測定したところ、Ｎが
およそ５×１０18（ｃｍ-3）、Ｔｅがおよそ１×１０21
（ｃｍ-3）であった。すなわち、ｐ型不純物の含有量は
同族添加物の含有量の約０．００５倍であった。N and Te in this p-type CuInS 2 layer
Was measured in the same manner as in Example 1. As a result, N was about 5 × 10 18 (cm −3 ) and Te was about 1 × 10 21.
(Cm -3 ). That is, the content of the p-type impurity was about 0.005 times the content of the homologous additive.
【００４６】また、Ｍｏ層を介してＣｕＩｎＳ2 層が形
成されたガラス基板には、ｐ型ＣｕＩｎＳ2 層３の上
に、実施例１と同様にして、ｎ型ＣｄＳ層４、ＩＴＯ電
極５を順次形成することにより、図１に示す層構成の薄
膜太陽電池を作製した。On the glass substrate on which the CuInS 2 layer was formed via the Mo layer, the n-type CdS layer 4 and the ITO electrode 5 were formed on the p-type CuInS 2 layer 3 in the same manner as in the first embodiment. By sequentially forming, a thin-film solar cell having the layer configuration shown in FIG. 1 was produced.
【００４７】この太陽電池の変換効率をソーラーシミュ
レータ（ＡＭ１．５，１００ｍＷ／ｃｍ2 ）で測定した
ところ９．５％であった。この実施例２において、ｐ型
不純物の含有量は同族添加物の含有量の約０．００５倍
であり、「ｐ型不純物もしくはｎ型不純物の含有量は同
族添加物の含有量の０．０１〜１００倍である」という
限定から外れるため、約１倍である実施例１と比較して
導電率および変換効率は若干小さくなっている。 〔比較例１〕Ｎ（ｐ型不純物）のみを同じ量だけ添加
し、同族添加物を添加しなかったこと以外は実施例１と
同様にしてスパッタリングおよび熱処理を行うことによ
り、ｐ型不純物としてＮを含有する従来のｐ型ＣｕＩｎ
Ｓ2 層を形成した。The conversion efficiency of this solar cell was 9.5% as measured by a solar simulator (AM 1.5, 100 mW / cm 2 ). In Example 2, the content of the p-type impurity was about 0.005 times the content of the homologous additive, and the content of the p-type impurity or the n-type impurity was 0.01% of the content of the homologous additive. １００100 times ”, the conductivity and the conversion efficiency are slightly smaller than those of Example 1 which is about 1 times. [Comparative Example 1] Sputtering and heat treatment were performed in the same manner as in Example 1 except that only the same amount of N (p-type impurity) was added, and no homologous additive was added. Conventional p-type CuIn containing
An S 2 layer was formed.
【００４８】このｐ型ＣｕＩｎＳ2 層の導電率を実施例
１と同様にして測定したところ、０．００６（Ω-1・ｃ
ｍ-1）であった。また、このｐ型ＣｕＩｎＳ2 層中のＮ
の濃度を実施例１と同様にして測定したところ、およそ
５×１０18（ｃｍ-3）であった。When the conductivity of the p-type CuInS 2 layer was measured in the same manner as in Example 1, it was 0.006 (Ω −1 · c).
m -1 ). Further, N in the p-type CuInS 2 layer
Was measured in the same manner as in Example 1 and found to be about 5 × 10 18 (cm −3 ).
【００４９】また、Ｍｏ層を介してｐ型ＣｕＩｎＳ2 層
が形成されたガラス基板には、このｐ型ＣｕＩｎＳ2 層
３の上に、実施例１と同様にして、ｎ型ＣｄＳ層４、Ｉ
ＴＯ電極５を順次形成することにより、図１に示す層構
成の薄膜太陽電池を作製した。この太陽電池の変換効率
をソーラーシミュレータ（ＡＭ１．５，１００ｍＷ／ｃ
ｍ2 ）で測定したところ５％であった。 〔実施例３〕同一のガラス基板を用意し、その一方には
直接、他方には１μｍの厚さのＭｏをコートした上に、
Ｂｅ（ｐ型不純物）およびＯ（同族添加物）を含有する
ＣｕＩｎＳ2 層を、以下のようにして形成した。[0049] Further, the glass substrate p-type CuInS 2 layer was formed by way of the Mo layer, on the p-type CuInS 2 layer 3, in the same manner as in Example 1, n-type CdS layer 4, I
By sequentially forming the TO electrodes 5, a thin-film solar cell having the layer configuration shown in FIG. 1 was produced. The conversion efficiency of this solar cell was measured using a solar simulator (AM1.5, 100 mW / c
m 2 ) was 5%. Example 3 The same glass substrate was prepared, one of which was coated directly with Mo and the other was coated with Mo having a thickness of 1 μm.
A CuInS 2 layer containing Be (p-type impurity) and O (cognate additive) was formed as follows.
【００５０】先ず、ＢｅおよびＯを含有するＣｕＩｎＳ
ターゲットを以下のようにして作製した。すなわち、先
ず、Ｃｕ2 Ｓ粉末とＩｎ2 Ｓ3 粉末とを（Ｃｕ／Ｉｎ）
がモル比で１．０となるように混合する。次に、この混
合粉末を、Ｈ2 Ｓ＋Ａｒ混合ガス（Ｈ2 Ｓ濃度１０％）
雰囲気中で焼成することにより、ＣｕＩｎＳ2 粉末を得
る。このＣｕＩｎＳ2 粉末とＢｅＯ粉末を混合してプレ
ス成形する。First, CuInS containing Be and O
A target was prepared as follows. That is, first, the Cu 2 S powder and the In 2 S 3 powder are mixed with (Cu / In)
Are mixed so that the molar ratio becomes 1.0. Next, this mixed powder is mixed with an H 2 S + Ar mixed gas (H 2 S concentration 10%).
By baking in an atmosphere, a CuInS 2 powder is obtained. The CuInS 2 powder and the BeO powder are mixed and press-molded.
【００５１】次に、このターゲットを用いてＡｒガス雰
囲気中でスパッタすることにより、ガラス基板上および
Ｍｏ層上にそれぞれ、ＢｅおよびＯを含有するＣｕＩｎ
Ｓ合金層を形成した。このスパッタリングは、基板温度
を２５０℃として行った。次に、このＢｅおよびＯを含
有するＣｕＩｎＳ合金膜を、温度５５０℃、Ｈ2 Ｓ＋Ａ
ｒ混合ガス（Ｈ2 Ｓ濃度５％）雰囲気中で熱処理すると
により、ＢｅおよびＯを含有するＣｕＩｎＳ2 層を得
た。Next, by using this target to perform sputtering in an Ar gas atmosphere, CuIn containing Be and O is formed on the glass substrate and the Mo layer, respectively.
An S alloy layer was formed. This sputtering was performed at a substrate temperature of 250 ° C. Next, the CuInS alloy film containing Be and O is heated to 550 ° C. and H 2 S + A.
The CuInS 2 layer containing Be and O was obtained by performing a heat treatment in an r mixed gas (H 2 S concentration: 5%) atmosphere.
【００５２】得られたＣｕＩｎＳ2 層の膜厚を段差計に
より測定したところ２．０μｍであった。ガラス基板上
に直接形成したＣｕＩｎＳ2 層の導電率を測定したとこ
ろ、０．２（Ω-1・ｃｍ-1）であり、伝導型はｐ型であ
った。このｐ型ＣｕＩｎＳ2層中のＢｅおよびＯの濃度
を、実施例１と同様にして測定したところ、Ｂｅがおよ
そ５×１０18（ｃｍ-3）、Ｏがおよそ５×１０18（ｃｍ
-3）であった。すなわち、ｐ型不純物の含有量は同族添
加物の含有量の約１倍であった。The thickness of the obtained CuInS 2 layer was 2.0 μm as measured by a step gauge. When the conductivity of the CuInS 2 layer directly formed on the glass substrate was measured, it was 0.2 (Ω −1 · cm −1 ), and the conductivity type was p-type. When the concentrations of Be and O in the p-type CuInS 2 layer were measured in the same manner as in Example 1, Be was approximately 5 × 10 18 (cm −3 ), and O was approximately 5 × 10 18 (cm 3 ).
-3 ). That is, the content of the p-type impurity was about 1 times the content of the homologous additive.
【００５３】また、Ｍｏ層を介してｐ型ＣｕＩｎＳ2 層
が形成されたガラス基板には、このｐ型ＣｕＩｎＳ2 層
３の上に、実施例１と同様にして、ｎ型ＣｄＳ層４、Ｉ
ＴＯ電極５を順次形成することにより、図１に示す層構
成の薄膜太陽電池を作製した。この太陽電池の変換効率
をソーラーシミュレータ（ＡＭ１．５，１００ｍＷ／ｃ
ｍ2 ）で測定したところ１０．５％であった。〔比較例
２〕Ｂｅのみを含有するＣｕＩｎＳターゲットを用いた
（すなわち、ターゲットを作製する際にＢｅＯ粉末の代
わりにＢｅ粉末を用いた）こと以外は実施例３と同様に
してスパッタリングを行うことにより、ｐ型不純物とし
てＢｅを含有する従来のｐ型ＣｕＩｎＳ2 層を形成し
た。[0053] Further, the glass substrate p-type CuInS 2 layer was formed by way of the Mo layer, on the p-type CuInS 2 layer 3, in the same manner as in Example 1, n-type CdS layer 4, I
By sequentially forming the TO electrodes 5, a thin-film solar cell having the layer configuration shown in FIG. 1 was produced. The conversion efficiency of this solar cell was measured using a solar simulator (AM1.5, 100 mW / c
m 2 ) was 10.5%. [Comparative Example 2] Sputtering was performed in the same manner as in Example 3 except that a CuInS target containing only Be was used (that is, Be powder was used instead of BeO powder when producing the target). A conventional p-type CuInS 2 layer containing Be as a p-type impurity was formed.
【００５４】このｐ型ＣｕＩｎＳ2 層の導電率を実施例
１と同様にして測定したところ、０．００４（Ω-1・ｃ
ｍ-1）であった。このｐ型ＣｕＩｎＳ2 層中のＢｅの濃
度を実施例１と同様にして測定したところ、およそ５×
１０18（ｃｍ-3）であった。When the conductivity of this p-type CuInS 2 layer was measured in the same manner as in Example 1, it was 0.004 (Ω −1 · c).
m -1 ). When the concentration of Be in the p-type CuInS 2 layer was measured in the same manner as in Example 1, the concentration was approximately 5 ×.
It was 10 18 (cm −3 ).
【００５５】また、Ｍｏ層を介してｐ型ＣｕＩｎＳ2 層
が形成されたガラス基板には、このｐ型ＣｕＩｎＳ2 層
３の上に、実施例１と同様にして、ｎ型ＣｄＳ層４、Ｉ
ＴＯ電極５を順次形成することにより、図１に示す層構
成の薄膜太陽電池を作製した。この太陽電池の変換効率
をソーラーシミュレータ（ＡＭ１．５，１００ｍＷ／ｃ
ｍ2 ）で測定したところ５％であった。 〔実施例４〕同一のガラス基板を用意し、その一方には
直接、他方には１μｍの厚さのＭｏをコートした上に、
Ｓｂ（ｐ型不純物）およびＡｌ（同族添加物）を含有す
るＣｕＩｎＳ2 層を真空蒸着法で形成した。Ｃｕ、Ｉ
ｎ、Ｓ、Ｓｂ、およびＡｌは元素単体で、それぞれＫセ
ル内で加熱することにより分子線状にして基板に供給し
た。また、成長中の基板温度は５５０℃とした。[0055] Further, the glass substrate p-type CuInS 2 layer was formed by way of the Mo layer, on the p-type CuInS 2 layer 3, in the same manner as in Example 1, n-type CdS layer 4, I
By sequentially forming the TO electrodes 5, a thin-film solar cell having the layer configuration shown in FIG. 1 was produced. The conversion efficiency of this solar cell was measured using a solar simulator (AM1.5, 100 mW / c
m 2 ) was 5%. Example 4 The same glass substrate was prepared, one of which was directly coated with Mo, and the other was coated with Mo having a thickness of 1 μm.
A CuInS 2 layer containing Sb (p-type impurity) and Al (homogeneous additive) was formed by a vacuum evaporation method. Cu, I
n, S, Sb, and Al were simple elements, and each was supplied to the substrate in the form of a molecular beam by heating in a K cell. The substrate temperature during the growth was 550 ° C.
【００５６】形成されたＣｕＩｎＳ2 層の膜厚を段差計
により測定したところ２．０μｍであった。ガラス基板
上に直接形成したＣｕＩｎＳ2 層の導電率を測定したと
ころ、０．４（Ω-1・ｃｍ-1）であり、また、伝導型は
ｐ型であった。The thickness of the formed CuInS 2 layer was 2.0 μm as measured by a step gauge. When the conductivity of the CuInS 2 layer formed directly on the glass substrate was measured, it was 0.4 (Ω −1 · cm −1 ), and the conductivity type was p-type.
【００５７】このｐ型ＣｕＩｎＳ2 層中のＳｂおよびＡ
ｌの濃度を実施例１と同様に測定したところ、Ｓｂがお
よそ５×１０18（ｃｍ-3）、Ａｌがおよそ５×１０
18（ｃｍ -3）であった。すなわち、ｐ型不純物の含有量
は同族添加物の含有量の約１倍であった。This p-type CuInSTwoSb and A in the layer
1 was measured in the same manner as in Example 1, and it was found that Sb was
Another 5 × 1018(Cm-3), Al is about 5 × 10
18(Cm -3)Met. That is, the content of the p-type impurity
Was about 1 times the content of homologous additives.
【００５８】また、Ｍｏ層を介してｐ型ＣｕＩｎＳ2 層
が形成されたガラス基板には、このｐ型ＣｕＩｎＳ2 層
３の上に、実施例１と同様にして、ｎ型ＣｄＳ層４、Ｉ
ＴＯ電極５を順次形成することにより、図１に示す層構
成の薄膜太陽電池を作製したこの太陽電池の変換効率を
ソーラーシミュレータ（ＡＭ１．５，１００ｍＷ／ｃｍ
2 ）で測定したところ１１．５％であった。 〔比較例３〕Ｓｂ（ｐ型不純物）のみを同じ量だけ添加
し、同族添加物を添加しなかったこと以外は実施例４と
同様にして真空蒸着を行うことにより、ｐ型不純物とし
てＳｂを含有する従来のｐ型ＣｕＩｎＳ2 層を形成し
た。[0058] Further, the glass substrate p-type CuInS 2 layer was formed by way of the Mo layer, on the p-type CuInS 2 layer 3, in the same manner as in Example 1, n-type CdS layer 4, I
By sequentially forming the TO electrodes 5, a thin-film solar cell having the layer configuration shown in FIG. 1 was manufactured. The conversion efficiency of this solar cell was measured using a solar simulator (AM 1.5, 100 mW / cm).
It was 11.5% as measured in 2 ). [Comparative Example 3] Sb was added as a p-type impurity by performing vacuum deposition in the same manner as in Example 4 except that only the same amount of Sb (p-type impurity) was added, and no homologous additive was added. A conventional p-type CuInS 2 layer was formed.
【００５９】このｐ型ＣｕＩｎＳ2 層の導電率を実施例
１と同様にして測定したところ、０．００５（Ω-1・ｃ
ｍ-1）であった。このｐ型ＣｕＩｎＳ2 層中のＳｂの濃
度を実施例１と同様にして測定したところ、およそ５×
１０18（ｃｍ-3）であった。The conductivity of the p-type CuInS 2 layer was measured in the same manner as in Example 1, and was found to be 0.005 (Ω −1 · c).
m -1 ). When the concentration of Sb in the p-type CuInS 2 layer was measured in the same manner as in Example 1, the concentration was approximately 5 ×
It was 10 18 (cm −3 ).
【００６０】また、Ｍｏ層を介してｐ型ＣｕＩｎＳ2 層
が形成されたガラス基板には、このｐ型ＣｕＩｎＳ2 層
３の上に、実施例１と同様にして、ｎ型ＣｄＳ層４、Ｉ
ＴＯ電極５を順次形成することにより、図１に示す層構
成の薄膜太陽電池を作製した。この太陽電池の変換効率
をソーラーシミュレータ（ＡＭ１．５，１００ｍＷ／ｃ
ｍ2 ）で測定したところ５％であった。 〔実施例５〕同一のガラス基板を用意し、その一方には
直接、他方には１μｍの厚さのＭｏをコートした上に、
Ｉ（ｎ型不純物）およびＡｌ（同族添加物）を含有する
ＣｕＩｎＳ2 層を真空蒸着法で形成した。Ｃｕ、Ｉｎ、
ＳおよびＡｌは元素単体で、ＩはＣｕＩの形態で、それ
ぞれＫセル内で加熱することにより分子線状にして基板
に供給した。また、成長中の基板温度は５５０℃とし
た。[0060] Further, the glass substrate p-type CuInS 2 layer was formed by way of the Mo layer, on the p-type CuInS 2 layer 3, in the same manner as in Example 1, n-type CdS layer 4, I
By sequentially forming the TO electrodes 5, a thin-film solar cell having the layer configuration shown in FIG. 1 was produced. The conversion efficiency of this solar cell was measured using a solar simulator (AM1.5, 100 mW / c
m 2 ) was 5%. Example 5 The same glass substrate was prepared, one of which was coated directly with Mo and the other was coated with Mo having a thickness of 1 μm.
A CuInS 2 layer containing I (n-type impurity) and Al (homogeneous additive) was formed by a vacuum evaporation method. Cu, In,
S and Al were elemental elements, and I was in the form of CuI. Each of them was heated in a K cell and supplied to the substrate in the form of a molecular beam. The substrate temperature during the growth was 550 ° C.
【００６１】得られたＣｕＩｎＳ2 層の膜厚を段差計に
より測定したところ２．０μｍであった。ガラス基板上
に直接形成したＣｕＩｎＳ2 層の導電率を測定したとこ
ろ、３．０（Ω-1・ｃｍ-1）であり、伝導型はｎ型であ
った。The thickness of the obtained CuInS 2 layer was 2.0 μm as measured by a step gauge. When the conductivity of the CuInS 2 layer directly formed on the glass substrate was measured, it was 3.0 (Ω −1 · cm −1 ), and the conductivity type was n-type.
【００６２】このｎ型ＣｕＩｎＳ2 層中のＩおよびＡｌ
の濃度を実施例１と同様に測定したところ、Ｉがおよそ
５×１０19（ｃｍ-3）、Ａｌがおよそ５×１０19（ｃｍ
-3）であった。すなわち、ｎ型不純物の含有量は同族添
加物の含有量の約１倍であった。 〔実施例６〕図２に示すようなｐｎホモ接合型の薄膜太
陽電池を以下の手順で作製した。I and Al in this n-type CuInS 2 layer
Was measured in the same manner as in Example 1. As a result, I was about 5 × 10 19 (cm −3 ), and Al was about 5 × 10 19 (cm −3 ).
-3 ). That is, the content of the n-type impurity was about 1 times the content of the homologous additive. Example 6 A pn homojunction type thin-film solar cell as shown in FIG. 2 was produced by the following procedure.
【００６３】先ず、ガラス基板１の上にＭｏ電極２をコ
ートし、その上に、実施例４と同様にして真空蒸着法に
よりｐ型ＣｕＩｎＳ2 層３を形成した。すなわち、Ｃ
ｕ、Ｉｎ、Ｓ、ＳｂおよびＡｌは元素単体で、それぞれ
Ｋセル内で加熱することにより分子線状にして基板に供
給した。これにより、導電率が０．４（Ω-1・ｃｍ-1）
であり、Ｓｂ濃度がおよそ５×１０18（ｃｍ-3）、Ａｌ
濃度がおよそ５×１０18（ｃｍ-3）であるｐ型ＣｕＩｎ
Ｓ2 層３を形成した。First, a Mo electrode 2 was coated on a glass substrate 1, and a p-type CuInS 2 layer 3 was formed thereon by a vacuum deposition method in the same manner as in Example 4. That is, C
u, In, S, Sb, and Al were elemental simple substances, and each was supplied to the substrate in the form of molecular beam by heating in a K cell. This results in a conductivity of 0.4 (Ω -1 · cm -1 )
And an Sb concentration of about 5 × 10 18 (cm −3 ) and Al
P-type CuIn having a concentration of about 5 × 10 18 (cm −3 )
An S 2 layer 3 was formed.
【００６４】その後、ｐ型不純物であるＳｂの供給のみ
を止めて、ｎ型不純物であるＩを、ＣｕＩの形態で実施
例５と同じ条件で供給することにより、ｐ型ＣｕＩｎＳ
2 層３の上に、導電率が３．０（Ω-1・ｃｍ-1）であ
り、Ｉの濃度がおよそ５×１０ 19（ｃｍ-3）、Ａｌ濃度
がおよそ５×１０19（ｃｍ-3）であるｎ型ＣｕＩｎＳ2
層６を形成した。すなわち、ＣｕＩｎＳ2 を母材とする
ｐｎホモ接合を形成する両半導体層を、同一の真空装置
内で連続的に作製した。ｐ型ＣｕＩｎＳ2 層３の厚さは
２．０μｍ、ｎ型ＣｕＩｎＳ2 層６の厚さは０．２μｍ
とした。Thereafter, only supply of Sb, which is a p-type impurity, is performed.
And implement the n-type impurity I in the form of CuI
By supplying under the same conditions as in Example 5, p-type CuInS
TwoOn top of layer 3, a conductivity of 3.0 (Ω-1・ Cm-1)
The concentration of I is about 5 × 10 19(Cm-3), Al concentration
Is about 5 × 1019(Cm-3N) type CuInSTwo
Layer 6 was formed. That is, CuInSTwoBase material
The two semiconductor layers forming the pn homojunction are connected to the same vacuum device.
It was made continuously within. p-type CuInSTwoThe thickness of layer 3 is
2.0 μm, n-type CuInSTwoLayer 6 has a thickness of 0.2 μm
And
【００６５】次いで、このｎ型ＣｕＩｎＳ2 層６の上
に、実施例１と同様にしてＩＴＯ電極５を形成した。こ
の太陽電池の変換効率をソーラーシミュレータ（ＡＭ
１．５，１００ｍＷ／ｃｍ2 ）で測定したところ１２．
５％であった。 〔比較例４〕Ｉ（ｎ型不純物）のみを同じ量添加し、同
族添加物を添加しなかったこと以外は実施例５と同様に
して真空蒸着を行うことにより、ｎ型不純物としてＩを
含有する従来のｎ型ＣｕＩｎＳ2 層を形成した。Next, an ITO electrode 5 was formed on the n-type CuInS 2 layer 6 in the same manner as in Example 1. The conversion efficiency of this solar cell is measured using a solar simulator (AM
When measured at 1.5, 100 mW / cm 2 ) 12.
5%. [Comparative Example 4] I was added as an n-type impurity by performing vacuum deposition in the same manner as in Example 5 except that only the same amount of I (n-type impurity) was added, and no homologous additive was added. A conventional n-type CuInS 2 layer was formed.
【００６６】このｎ型ＣｕＩｎＳ2 層の導電率を実施例
１と同様にして測定したところ、０．０５（Ω-1・ｃｍ
-1）であった。ＣｕＩｎＳ2 層中のＩの濃度を実施例１
と同様にして測定したところ、およそ５×１０19（ｃｍ
-3）であった。 〔比較例５〕図２に示すようなｐｎホモ接合型の薄膜太
陽電池であって、ｎ型ＣｕＩｎＳ2層６の構成が異なる
こと以外は実施例６と同じものを作製した。When the conductivity of the n-type CuInS 2 layer was measured in the same manner as in Example 1, it was 0.05 (Ω −1 · cm).
-1 ). Example 1 Determined the concentration of I in the CuInS 2 layer.
When measured in the same manner as described above, approximately 5 × 10 19 (cm
-3 ). Comparative Example 5 A pn homojunction type thin-film solar cell as shown in FIG. 2 was prepared, which was the same as Example 6 except that the structure of the n-type CuInS 2 layer 6 was different.
【００６７】すなわち、先ず、ガラス基板１上に形成さ
れたＭｏ電極２の上に、実施例６と同様にして真空蒸着
法によりｐ型ＣｕＩｎＳ2 層３を形成した後、ｐ型不純
物であるＳｂの供給と同族添加物であるＡｌの供給を止
めて、ｎ型不純物であるＩのみをＣｕＩの形態で実施例
５と同じ条件で供給した。That is, first, a p-type CuInS 2 layer 3 is formed on a Mo electrode 2 formed on a glass substrate 1 by a vacuum deposition method in the same manner as in Embodiment 6, and then a p-type impurity of Sb And the supply of Al, a homologous additive, was stopped, and only I, an n-type impurity, was supplied in the form of CuI under the same conditions as in Example 5.
【００６８】これにより、導電率が０．４（Ω-1・ｃｍ
-1）であって、Ｓｂ濃度がおよそ５×１０18（ｃｍ-3）
で、Ａｌ濃度がおよそ５×１０18（ｃｍ-3）であるｐ型
ＣｕＩｎＳ2 層３の上に、導電率が０．０５（Ω-1・ｃ
ｍ-1）であり、Ｉ濃度が５×１０19（ｃｍ-3）であって
同族添加物を含まないｎ型ＣｕＩｎＳ2 層６を形成し
た。ｐ型ＣｕＩｎＳ2 層３の厚さは２．０μｍ、ｎ型Ｃ
ｕＩｎＳ2 層６の厚さは０．２μｍとした。As a result, the conductivity becomes 0.4 (Ω -1 · cm
-1 ) and the Sb concentration is about 5 × 10 18 (cm -3 )
And a conductivity of 0.05 (Ω −1 · c) on the p-type CuInS 2 layer 3 having an Al concentration of about 5 × 10 18 (cm −3 ).
m- 1 ), the I concentration was 5 × 10 19 (cm −3 ), and an n-type CuInS 2 layer 6 containing no homologous additive was formed. The thickness of the p-type CuInS 2 layer 3 is 2.0 μm,
The thickness of the uInS 2 layer 6 was 0.2 μm.
【００６９】この太陽電池の変換効率をソーラーシミュ
レータ（ＡＭ１．５，１００ｍＷ／ｃｍ2 ）で測定した
ところ７％であった。The conversion efficiency of this solar cell was measured by a solar simulator (AM 1.5, 100 mW / cm 2 ) and found to be 7%.
【００７０】[0070]
【発明の効果】以上説明したように、請求項１に係る不
純物半導体の製造方法によれば、不純物元素の共有結合
半径に応じた同族添加物を不純物とともに含有させるこ
とにより、不純物の添加量が多い場合でも結晶歪みが低
減されて高い伝導率を達成することができる。As described above, according to the method of manufacturing an impurity semiconductor according to the first aspect of the present invention, the amount of the impurity added can be reduced by including a cognate additive corresponding to the covalent radius of the impurity element together with the impurity. Even when the amount is large, the crystal distortion is reduced and a high conductivity can be achieved.
【００７１】また、請求項２〜７のｐ型半導体および請
求項８〜１２のｎ型半導体によれば、ｐ型またはｎ型不
純物とともに含有する同族添加物の作用により、同族添
加物を含有しない従来のｐ型半導体およびｎ型半導体と
比較して高い伝導率が達成される。According to the p-type semiconductors of claims 2 to 7 and the n-type semiconductor of claims 8 to 12, no homologous additives are contained due to the action of homologous additives contained together with p-type or n-type impurities. Higher conductivity is achieved as compared to conventional p-type and n-type semiconductors.
【００７２】また、請求項１３によれば、太陽電池等の
光起電力素子や発光素子用として十分な性能を有する半
導体装置が実現される。According to the thirteenth aspect, a semiconductor device having sufficient performance for a photovoltaic element such as a solar cell or a light emitting element is realized.
【図１】実施例１〜４および比較例１〜３で形成した薄
膜太陽電池の構造を示す概略断面図である。FIG. 1 is a schematic sectional view showing a structure of a thin film solar cell formed in Examples 1 to 4 and Comparative Examples 1 to 3.
【図２】実施例６および比較例５で形成した薄膜太陽電
池の構造を示す概略断面図である。FIG. 2 is a schematic sectional view showing a structure of a thin-film solar cell formed in Example 6 and Comparative Example 5.
１ ガラス基板 ２ Ｍｏ電極 ３ ｐ型ＣｕＩｎＳ2 層 ４ ｎ型ＣｄＳ層 ５ ＩＴＯ電極 ６ ｎ型ＣｕＩｎＳ2 層Reference Signs List 1 glass substrate 2 Mo electrode 3 p-type CuInS 2 layer 4 n-type CdS layer 5 ITO electrode 6 n-type CuInS 2 layer
Claims (13)
有させることにより、ｐ型半導体またはｎ型半導体を得
る不純物半導体の製造方法において、 含有させる不純物の共有結合半径が当該不純物により置
換される母材の構成元素の共有結合半径より大きい場合
には、母材を構成するいずれかの元素より共有結合半径
の小さい同族添加物（母材の構成元素と同じ族の元素で
あって母材の構成元素以外の元素）を不純物とともに含
有させ、含有させる不純物の共有結合半径が当該不純物
により置換される母材の構成元素の共有結合半径より小
さい場合には、母材を構成するいずれかの元素より共有
結合半径の大きい同族添加物を不純物とともに含有させ
ることを特徴とする不純物半導体の製造方法。1. A method for producing an impurity semiconductor in which a p-type semiconductor or an n-type semiconductor is obtained by adding an impurity to a base material made of a compound semiconductor, wherein a covalent radius of the impurity to be contained is replaced by the impurity. If the covalent radius is larger than the covalent radius of the constituent elements of the base material, a co-additive with a smaller covalent radius than any of the elements constituting the base material (an element in the same group as the constituent element of the base material and Element other than the element) together with the impurity, and when the covalent radius of the impurity to be contained is smaller than the covalent radius of the constituent element of the base material replaced by the impurity, A method for manufacturing an impurity semiconductor, comprising adding a cognate additive having a large covalent bond radius together with an impurity.
(1-y) ）2 （０≦ｘ，ｙ≦１）からなる母材中に、Ａ
ｓ、Ｓｂ、およびＢｉのうちの少なくとも一つからなる
ｐ型不純物とともに、Ｂ、Ａｌ、およびＯのうちの少な
くとも一つからなる同族添加物を含有していることを特
徴とするｐ型半導体。2. Cu (In x Ga (1-x) ) (S y Se
(1-y) ) 2 (0 ≦ x, y ≦ 1)
A p-type semiconductor comprising a p-type impurity consisting of at least one of s, Sb, and Bi, and a cognate additive consisting of at least one of B, Al, and O.
ｓ、Ｓｂ、およびＢｉのうちの少なくとも一つからなる
ｐ型不純物とともに、Ｂ、Ａｌ、およびＯのうちの少な
くとも一つからなる同族添加物を含有していることを特
徴とするｐ型半導体。3. A base material made of CuInS 2 contains P, A
A p-type semiconductor comprising a p-type impurity consisting of at least one of s, Sb, and Bi, and a cognate additive consisting of at least one of B, Al, and O.
(1-y) ）2 （０≦ｘ，ｙ≦１）からなる母材中に、Ｎお
よび／またはＢｅからなるｐ型不純物とともに、同族添
加物としてＡｇ、Ｔｌ、およびＴｅのうちの少なくとも
一つを含有していることを特徴とするｐ型半導体。4. Cu (In x Ga (1-x) ) (S y Se
(1-y) ) 2 (0 ≦ x, y ≦ 1) and a p-type impurity of N and / or Be together with at least one of Ag, Tl, and Te as a homologous additive. A p-type semiconductor comprising:
ｅ、およびＭｇのうちの少なくとも一つからなるｐ型不
純物とともに、Ａｇ、Ｔｌ、およびＴｅのうちの少なく
とも一つからなる同族添加物を含有していることを特徴
とするｐ型半導体。5. A base material made of CuInS 2 contains N, B
A p-type semiconductor comprising a p-type impurity comprising at least one of e, Mg and a cognate additive comprising at least one of Ag, Tl, and Te.
(1-y) ）2 （０≦ｘ，ｙ≦１）からなる母材中に、Ｂｅ
および／またはＭｇからなるｐ型不純物とともに、同族
添加物としてＯを含有していることを特徴とするｐ型半
導体。6. Cu (In x Ga (1-x) ) (S y Se
(1-y) ) 2 In the base material composed of (0 ≦ x, y ≦ 1), Be
A p-type semiconductor comprising O as a cognate additive together with a p-type impurity composed of Mg and / or Mg.
量の０．０１〜１００倍であることを特徴とする請求項
２〜６のいずれか一つに記載のｐ型半導体。7. The p-type semiconductor according to claim 2, wherein the content of the p-type impurity is 0.01 to 100 times the content of the homologous additive.
(1-y) ）2 （０≦ｘ，ｙ≦１）からなる母材中に、Ｐｂ
および／またはＩからなるｎ型不純物とともに、Ｂ、Ａ
ｌ、およびＯのうちの少なくとも一つからなる同族添加
物を含有していることを特徴とするｎ型半導体。8. Cu (In x Ga (1-x) ) (S y Se
(1-y) ) 2 In the base material composed of (0 ≦ x, y ≦ 1), Pb
B, A with n-type impurities consisting of
An n-type semiconductor containing a cognate additive consisting of at least one of l and O.
Ｉ、およびＢｒのうちの少なくとも一つからなるｎ型不
純物とともに、Ｂ、Ａｌ、およびＯのうちの少なくとも
一つからなる同族添加物を含有していることを特徴とす
るｎ型半導体。9. In a base material made of CuInS 2 , Pb,
An n-type semiconductor containing a n-type impurity comprising at least one of I and Br, and a cognate additive comprising at least one of B, Al and O.
(1-y) ）2 （０≦ｘ，ｙ≦１）からなる母材中に、Ｃ、
Ｓｉ、Ｇｅ、Ｆ、およびＣｌのうちの少なくとも一つか
らなるｎ型不純物とともに、Ａｇ、Ｔｌ、およびＴｅの
うちの少なくとも一つからなる同族添加物を含有してい
ることを特徴とするｎ型半導体。10. Cu (In x Ga (1-x) ) (S y Se
(1-y) ) 2 In a base material composed of (0 ≦ x, y ≦ 1), C,
An n-type impurity comprising at least one of Ag, Tl, and Te, together with an n-type impurity comprising at least one of Si, Ge, F, and Cl. semiconductor.
Ｓｉ、Ｇｅ、Ｓｎ、Ｆ、およびＣｌのうちの少なくとも
一つからなるｎ型不純物とともに、Ａｇ、Ｔｌ、および
Ｔｅのうちの少なくとも一つからなる同族添加物を含有
していることを特徴とするｎ型半導体。11. The method according to claim 11, wherein the base material made of CuInS 2 contains C,
It contains an n-type impurity consisting of at least one of Si, Ge, Sn, F, and Cl, and a cognate additive consisting of at least one of Ag, Tl, and Te. n-type semiconductor.
有量の０．０１〜１００倍であることを特徴とする請求
項８〜１１のいずれか一つに記載のｎ型半導体。12. The n-type semiconductor according to claim 8, wherein the content of the n-type impurity is 0.01 to 100 times the content of the homologous additive.
ｐ型半導体および／または請求項８〜１２のいずれか一
つに記載のｎ型半導体を構成材料として備えていること
を特徴とする半導体装置。13. A semiconductor device comprising the p-type semiconductor according to any one of claims 2 to 7 and / or the n-type semiconductor according to any one of claims 8 to 12 as a constituent material. Semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23983997A JPH1187750A (en) | 1997-09-04 | 1997-09-04 | Manufacture of impurity semiconductor, p-type semiconductor, n-type semiconductor, and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23983997A JPH1187750A (en) | 1997-09-04 | 1997-09-04 | Manufacture of impurity semiconductor, p-type semiconductor, n-type semiconductor, and semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1187750A true JPH1187750A (en) | 1999-03-30 |
Family
ID=17050640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23983997A Withdrawn JPH1187750A (en) | 1997-09-04 | 1997-09-04 | Manufacture of impurity semiconductor, p-type semiconductor, n-type semiconductor, and semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1187750A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100374020B1 (en) * | 2000-09-25 | 2003-02-26 | 학교법인고려중앙학원 | Thin film solar cell and method for its manufacture |
| US20100078072A1 (en) * | 2008-09-26 | 2010-04-01 | Kabushiki Kaisha Toshiba | Solar cell |
| JP2016154244A (en) * | 2010-02-09 | 2016-08-25 | 晶元光電股▲ふん▼有限公司 | Photoelectric element and manufacturing method of the same |
-
1997
- 1997-09-04 JP JP23983997A patent/JPH1187750A/en not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100374020B1 (en) * | 2000-09-25 | 2003-02-26 | 학교법인고려중앙학원 | Thin film solar cell and method for its manufacture |
| US20100078072A1 (en) * | 2008-09-26 | 2010-04-01 | Kabushiki Kaisha Toshiba | Solar cell |
| JP2010080761A (en) * | 2008-09-26 | 2010-04-08 | Toshiba Corp | Solar cell |
| US8802974B2 (en) * | 2008-09-26 | 2014-08-12 | Kabushiki Kaisha Toshiba | Solar cell |
| JP2016154244A (en) * | 2010-02-09 | 2016-08-25 | 晶元光電股▲ふん▼有限公司 | Photoelectric element and manufacturing method of the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8373060B2 (en) | Semiconductor grain microstructures for photovoltaic cells | |
| US6534704B2 (en) | Solar cell | |
| JP6096790B2 (en) | Conductive substrate for photovoltaic cells | |
| JP4937379B2 (en) | Thin film solar cell | |
| JP5709662B2 (en) | CZTS thin film solar cell manufacturing method | |
| US20080023059A1 (en) | Tandem solar cell structures and methods of manufacturing same | |
| US8436445B2 (en) | Method of manufacture of sodium doped CIGS/CIGSS absorber layers for high efficiency photovoltaic devices | |
| US7854963B2 (en) | Method and apparatus for controlling composition profile of copper indium gallium chalcogenide layers | |
| JP2009076842A (en) | Ink for forming thin film for solar cell and method for preparing the same, cigs thin film solar cell using the same and manufacturing method thereof | |
| JP3337255B2 (en) | Chalcopyrite structure semiconductor thin film, method for manufacturing the same, method for manufacturing thin-film solar cell, and method for manufacturing light emitting device | |
| EP0955680B1 (en) | p-TYPE SEMICONDUCTOR, METHOD FOR MANUFACTURING THE SAME, SEMICONDUCTOR DEVICE, PHOTOVOLTAIC ELEMENT, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE | |
| JP2001044464A (en) | METHOD OF FORMING Ib-IIIb-VIb2 COMPOUND SEMICONDUCTOR LAYER AND MANUFACTURE OF THIN-FILM SOLAR CELL | |
| JP3311873B2 (en) | Manufacturing method of semiconductor thin film | |
| JP3519543B2 (en) | Precursor for forming semiconductor thin film and method for producing semiconductor thin film | |
| JPH07122762A (en) | Thin film photovoltaic device | |
| Wu et al. | Study of antimony selenide hole-transport material for Mo/Sb2Se3/MAPbI3/C60/GZO/Ag heterojunction planar solar cells | |
| JPH1187750A (en) | Manufacture of impurity semiconductor, p-type semiconductor, n-type semiconductor, and semiconductor device | |
| JPH10150212A (en) | Precursor for semiconductor thin film formation use and manufacture of semiconductor thin film | |
| JPH11145500A (en) | Manufacture of impurity semiconductor, p-type semiconductor, n-type semiconductor, and semiconductor device | |
| US9601642B1 (en) | CZTSe-based thin film and method for preparing the same, and solar cell using the same | |
| JP2000174306A (en) | Manufacture of compound semiconductor thin film | |
| JP2017034186A (en) | Light absorption layer and manufacturing method therefor, and photoelectric conversion element | |
| JPH11322500A (en) | P-type semiconductor, its production and semiconductor device | |
| JP2003179237A (en) | Forming method of semiconductor thin film and solar battery | |
| JPH1160399A (en) | P type semiconductor, production of p type semiconductor, semiconductor device, protovoltaic force element, production of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041207 |