JPH1187560A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH1187560A JPH1187560A JP9262739A JP26273997A JPH1187560A JP H1187560 A JPH1187560 A JP H1187560A JP 9262739 A JP9262739 A JP 9262739A JP 26273997 A JP26273997 A JP 26273997A JP H1187560 A JPH1187560 A JP H1187560A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- semiconductor device
- circuit pattern
- conductive circuit
- external connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
応できると共に、半導体装置の小型・軽量化及び多端子
化の要求に対応することのできる信頼性の高い半導体装
置を低コストで提供することにある。 【解決手段】 半導体装置10は、半導体素子11の表
裏面に、第1及び第2の導体回路パターン12、13が
それぞれ形成された第1のインターポーザ14と、第3
及び第4の導体回路パターン15、16が形成された第
2のインタポーザ17とが、第1及び第2の絶縁性接着
剤18、19の一例である液状エラストマ樹脂18a、
19aを介して固着されている。さらに、前記半導体素
子11と外部配線基板20との電気的な導通回路を形成
するファン・インのエリア・アレイ状に突出した構造の
複数の外部接続端子21の一例であるソルダ・ボール2
1aを有する構成とされている。
Description
回路を積層したインターポーザを構成部材とするCSP
(チップ・スケール・パッケージ)型の半導体装置に係
る。詳細には、集積回路素子の主面とその反対面にそれ
ぞれのインターポーザを備えたCSP型の半導体装置の
構造に関する。
い、半導体装置の作動に超高周波を用いるようになって
きている。そのためポリイミド基板に微細な間隔で形成
された導体回路パターンの複数のリード(電送路)を超
高周波信号が電送される際に、隣接する前記リードに信
号が漏れてしまうクロストーク現象を生じるという問題
があった。
性基板の一例であるポリイミドテープ基板に形成された
導体回路パターンの反対面に、導電性の金属薄板からな
る支持基板を固着し、この導体回路パターンの所定の前
記リードと前記支持基板とを貫通孔を介して接続し、放
熱及び接地機能を備えた半導体装置が提案されている
(特願9−22161参照)。
極パッドを設けた半導体素子の主面側に接合されてお
り、絶縁性部材層の前記電極パッド面側には、複数のリ
ードが配列された第1の導体回路パターン層を、他面側
には、接地・放熱機能を備えた支持基板層を備え、さら
に、前記リードの一端部には、前記集積回路素子の電極
パッドに電気的に接続されるリードボンデイングパッド
を、前記リードの他端部には、円形皿状にディプレスさ
れた半導体素子搭載部の周辺にファン・アウト状に配置
され、外部導通回路を形成する外部接続端子ランドを設
けたインターポーザと、前記インターポーザの内部接続
端子パッドと半導体素子の電極パッドとをリード・ボン
ディング(ワイヤレス・ボンデング方式)で接続された
半導体素子と、前記半導体素子搭載部に封止樹脂を充填
して前記半導体素子を封止する封止樹脂部と、第1の導
体回路パターン層の一端部を被覆し、前記外部接続端子
ランドに対応する複数のビア・ホールを設けたソルダ・
レジスト層と、前記ビア・ホールを介して外部接続端子
ランドに接続され、外部配線パターン側に突出した半田
ボール叉はバンプから成る外部接続端子とを具備した構
成とされるものである。
ーン層を有するインターポーザを備えた構成としている
ので、半導体装置の放熱性、電気特性(寄生電流の拡
散)の向上の要求には対応できるが、外部接続端子(半
田ボールまたはバンプ)が集積回路素子搭載部の外周に
配置されるファン・アウト状のエリア・アレイ構造であ
るため小型・軽量化に対応することができないという問
題があった。
回路パターンが集積回路素子搭載領域範囲に引き回され
外部接続端子がファン・イン状のエリア・アレイ構造の
CSP(チップ・スケール・パッケージ)型の半導体装
置が提案されている。
のCSP型の半導体装置では、外部接続端子(半田ボー
ルまたはバンプ)が集積回路素子搭載部領域範囲に配置
されるファン・イン状のエリア・アレイ構造であるた
め、半導体装置の小型・軽量化に対応することはできる
が、外部接続端子ランド間に引き回すリードの本数が制
限されるので、多端子化に対応することのできないとい
う問題があった。本発明は、上記の実情に鑑みてなされ
たもので、半導体装置の電気的特性を向上させると共
に、半導体装置の小型・軽量化の要求に対応でき、且つ
多端子化の要求にも対応することのできるCSP型の半
導体装置を提供することにある。
成する請求項1記載の半導体装置は、第1の絶縁性部材
の表裏面に第1及び第2の導体回路パターンを備え、し
かも、前記第1の絶縁性部材に設けられたスルーホール
を介して第1及び第2の導体回路パターンの第1の導通
部が形成され、さらに、その中央部に半導体素子搭載領
域を設けた第1のインターポーザと、前記第1のインタ
ーポーザの半導体素子搭載領域に固着され、前記第2の
導体回路パターンの各リードのリードボンディング端子
とは、リードボンディングにより、それぞれ電気的に接
続された半導体素子と、前記半導体素子の裏面に固着さ
れており、第2の絶縁性部材の表裏に第3及び第4の導
体回路パターンを備え、しかも、第2の絶縁性部材に設
けられた貫通孔を介して第2導体回路パターンと第3及
び第4の導体回路パターンとの間に電気的導通回路を形
成する第2の導通部と第2の絶縁性部材に設けられたス
ルーホールを介して第3の導体回路パターンの各リード
の第1の外部接続ランドと所定の外部接続端子との間に
電気的導通回路を形成する第3の導通部と第2の絶縁性
部材に設けられたスルーホールを介して第3及び第4の
導体回路パターンの接地端子の第4の導通部とが形成さ
れた第2のインターポーザと、前記半導体素子、前記第
2の導通部を封止する封止樹脂と、第4の導体回路パタ
ーンの各リードの第2の外部接続端子ランド及び第3の
導通部、さらには、第4の導体回路パターンの外枠に設
けた第4の接地端子を露出する開口部を備え、第4の導
体回路パターンを被覆するカバーレジストと、前記カバ
ーレジストの開口部を介して接続され、外部配線基板側
に突出した外部接続端子とを具備して成る構成とされて
いる。
載の半導体装置にあっては、前記第1の導体回路パター
ンは、第2の導体パターンを覆う熱的、電氣的伝導性の
良好な金属から成り、その表面に耐食性の金属めつき層
を設け接地・放熱基板を設けた構成とされている。
載の半導体装置にあっては、前記第1の導通部及び第4
の導通部は、第1、第2、第3、及び第4の導体回路パ
ターンのそれぞれの外枠の四隅に形成された接地端子に
対応し、第1の導体回路パターンと外部接続端子との間
に接地回路を形成する構成とされている。
載の半導体装置にあっては、前記第3の導通部は、半導
体素子搭載部領域範囲にファン・インのエリア・アレイ
状に形成され、電源又は信号用のいずれか一方の前記外
部接続端子と前記半導体素子との間に電源又は信号回路
を形成する構成とされている。
載の半導体装置にあっては、前記第2の導通部は、前記
半導体素子搭載部領域に近接して形成され、前記半導体
素子と第2の導電回路パターンとの間の電源及び信号用
回路のいずれか一方を第3の導体回路パターンとの間
に、他方を第4の導体回路パターンとの間に分岐して導
通回路を形成する構成とされている。
5記載のいずれか1項記載の半導体装置にあっては、前
記第2、第3及び第4の導体回路パターンの前記外枠
は、接地回路を形成する共通接地端子である構成とされ
ている。請求項7記載の半導体装置は、請求項1〜6記
載のいずれか1項記載の半導体装置にあっては、前記第
1、第2、第3及び第4の導体回路パターンは、金属薄
板からプレス加工又はエッチング加工で形成された所要
形状のインナー・リードフレームを用いた構成とされて
いる。
発明の実施の態様の一例について詳細に説明する。ここ
で、図1は本発明の一実施の態様に係る半導体装置の構
成を示す断面図、図2は本発明の一実施の態様に係る半
導体装置の外部接続端子側を示す平面図、図3は本発明
の一実施の態様に係る第3の導体回路パターンを示す平
面図、図4は本発明の実施の態様の一例に係る第2のイ
ンターポーザの構成を示す断面図、図5は本発明の実施
の態様の一例に係る第4の導体回路パターンを示す平面
図である。
の形態に係る半導体装置10は、半導体素子11の表裏
面に、第1及び第2の導体回路パターン12、13がそ
れぞれ形成された第1のインターポーザ14と、第3及
び第4の導体回路パターン15、16が形成された第2
のインタポーザ17とが、第1及び第2の絶縁性接着剤
18、19の一例である液状エラストマ樹脂18a、1
9aを介して固着されている。さらに、前記半導体素子
11と外部配線基板20との電気的な導通回路を形成す
るファン・インのエリア・アレイ状に突出した構造の複
数の外部接続端子21の一例であるソルダ・ボール21
aを有している。
ザ14は、第1の絶縁性部材22の一例である第1のポ
リイミド樹脂テープ22aが使用され、その表側には導
電性部材の一例である耐食性金属の一例である表面層に
Niめっき層を有する銅箔材から成る第1の導体回路パ
ターン12が形成されている。そして第1のポリイミド
樹脂テープ22aには、複数のスルー・ホールが形成さ
れ、第1の導体回路パターン12の第1の接地端子24
と電気的導通回路を形成し、第1の導体回路パターン1
2に接地・放熱の機能を付加する電気的な第1の導通部
23を有している。
2aの裏面側には、図1に示すように、中央の半導体素
子搭載領域25の周囲には第2の導体回路パターン13
が形成されている。そして、前記第2の導体回路パター
ン13には、多数の第1のリード26を有し、各リード
26の一端部には、前記半導体素子11と電気的に接合
するリードボンディング端子27を、その他端部には、
第2のインタポーザと電気的に接続する第1のリード接
続端子28を有している。さらに、その周縁には、所要
数の第2の接地端子29(本実施の態様では四隅に設け
ている)を設けている。そして各第1のリード26の所
定のリード26aを除いて分離した第1の外枠30を備
えている。しかも、前記第2の接地端子29は前記第1
の導通部23に対応している。
成することによって、第1のポリイミド樹脂テープ22
aに設けた所要数のスルー・ホールを介して第1の導体
回路パターン12の第1の接地端子24と第2の導体回
路パターン13の第2の接地端子29との間に接地回路
を形成している。そして、この接地回路によって第1の
導体回路パターン12を接地・放熱板として機能させこ
とができると共に、前記第1の外枠30を接地用の共用
端子として用いることもできる。
部材22としてポリイミド樹脂テープを使用したが、ポ
リイミド樹脂フィルムやその他の熱に強いシート又はテ
ープであれば使用可能である。
ザ17は、第2の絶縁性部材31の一例である第2のポ
リイミド樹脂テープ31aが使用され、その表裏面に、
図3及び図5に示す、第3及び第4の導体回路パターン
15、16を備えている。
ン15は、内側に向かって伸びる多数の第2のリード3
3を有する。そして、前記各リード33の一端部には、
それぞれ第1の外部接続端子ランド34を設け、その他
端部には、それぞれ第2のリード接続端子35を設けて
いる。さらに、その周縁には、所要数の第3の接地端子
36(本実施の態様では回路パターンの四隅)を設けて
いる。そして、前記各第2のリード33の所定のリード
33aを除いて分離した第2の外枠37を備えている。
しかも、前記第3の接地端子36は導電性接着剤層Aを
介して前記第2の接地端子29に接続するようにしてい
る。
回路パターン16は、内側に向かって伸びる多数の第3
のリード38を有する。そして、前記各リード38の一
端部には、それぞれ第2の外部接続端子ランド39を設
け、その他端部には、第3のリード接続端子40を設け
ている。さらに、その周縁には、所要数の第4の接地端
子41(本実施の態様では回路パターンの四隅)が設け
られている。そして、前記各第3のリード38の所定の
リード38aを除いて前記リードが分離した第3の外枠
42を備えている。しかも、前記第4の接地端子41は
前記第3の接地端子36に対応している。
ミド樹脂テープ31aの周囲には、前記第3のリード接
続端子40が露出した所定数の貫通孔(本実施の態様で
は斜線で示す4個の貫通孔)32が形成されている。そ
して、この部分で前記各第1のリード接続端子28と前
記各第3の及び第4のリード接続端子35、40とがそ
れぞれ対応したリード接続端子が重なりあって、接合の
一例である超音波接合によって電気的に接合された第2
の導通部23a(図1、図4参照)を有している。ここ
で、超音波接合に変えて導電性接着剤を用いても同様な
結果を得ることができる。
aには、前記第3の導体回路パターン15の第1の外部
接続端子ランド34に対応するスルー・ホールが形成さ
れ、この部分で外部接続端子21の所定の端子(本実施
の態様では信号のI/O端子)と電気的導通回路を形成
する第3の導通部23bを有している。
には、前記第3及び第4の接地端子36、41に対応す
るスルー・ホールが形成され、この部分で前記第3の導
体回路36と第4の接地端子41との間に電気的導通回
路を形成する第4の導通部23cを有している。
4の導通部23cとこれに接続する第1、第2、第3、
第4の接地端子と導電性接着剤とによって前記外部接続
端子の所定の端子(本実施の態様では図2に示す外枠の
四隅に形成された外部接続接地端子)と第1の導体回路
パターン12との間に電気的導通回路を形成して第1の
導体回路パターン12に接地的機能を付加している。
ーザ及び第2のインターポーザを構成部材とする半導体
装置10は、前記第1のインターポーザ14の半導体素
子搭載領域25には、半導体素子11が第1の絶縁性接
着剤18の一例である第1の液状エラストマ樹脂18a
を用いて接合されると共に、前記半導体素子11の各電
極パッドと前記第1のリード26のリードボンデング端
子27とはリード・ボンディングにより接続されてい
る。さらに、半導体素子11の裏面には、前記第2のイ
ンターポーザ17が第2の絶縁性接着剤19の一例であ
る第2の液状エラストマ樹脂19aを用いて接合される
と共に、前記各第1のリード接続端子28と前記各第3
の及び第4のリード接続端子35、40とがそれぞれ対
応したリード接続端子に超音波接合によって電気的に接
合(図1、図4参照)されている。そして、前記半導体
素子、前記第1、第2及び第3のリード接続端子の第2
の導通部23aを封止樹脂43の一例である封止用エラ
ストマ樹脂で樹脂封止され、さらに、図1、図4及び図
5に示すように、前記第4の導体パターン16を、前記
第4の接地端子ランド41、第2の外部接続端子ランド
39及び前記第3の導通部23bを露出する開口部44
を設けた絶縁性のカバー・レジスト45で被覆保護する
と共に、該開口部44を介して前記カバー・レジスト側
に突出する外部接続端子21を設けた図1に示すよう
に、外周部に接地用の外部接続端子とファン・インのエ
リア・アレイ状の外部接続端子を備えた半導体装置が形
成される。ここで、前記カバー・レジスト45は、液状
レジストをシルク印刷法又はフィルム・フォトレジスト
露光法を用いて形成されたものであってもよい。
体素子と外部接続端子の結合は、第2の導通部23aで
第2の導体回路パターン及び第3の導体回路パターンに
適切に分岐され、内側方向に回路の変更を行うことがで
きる(図1、図2、図3、図4、図5参照)。そして、
前記半導体素子11と外部接続端子21との間に各導通
部を介し、適切な組合せの電気的導通回路を形成するこ
とができる。
領域は第1の導体回路パターン側に突出するようにデイ
プレスして素子搭載キャビティを形成すると共に、前記
第1のリードのリードボンディング端子が前記キャビテ
ィ側に突出するように再ディプレスした構成としている
が(図1参照)、再ディプレスを形成しない構成とする
こともできる。
縁性部材の表裏面に第1及び第2の導体回路パターンを
形成した構成としているが、絶縁性部材の片面に第1の
導体回路パターンを形成し、他の絶縁性部材に第2の導
体回路パターンを形成してそれぞれを絶縁性接着剤で接
合した構成とすることもできる。この構成とすれば導体
回路パターンの形成加工が容易になる。
導体回路パターンを金属薄板からプレス加工又はエッチ
ング加工で形成された所要形状のそれぞれのインナー・
リードフレームを用いた構成としているので、導体回路
パターンの形成加工が容易になり、半導体装置の製造コ
ストの低減が可能となる。
及び第3のリード接続端子の第1の導通部を形成してい
るので、第2及び第3のリード接続端子を内側方向に延
在したエリア・アレイ状の配置に形成することができ
る。これによって多端子化の対応がより容易になる。
体素子の信号のI/Oパッド、電源パッド及び接地パッ
ドと外部接続端子との導通回路が、半導体素子搭載領域
に隣接して設けた導通部で、第3及び第4の導体回路パ
ターンに分岐し、外部接続端子ランドがファン・インの
エリア・アレイ状に配置された第2のインターポーザを
有する構成とされているので、半導体素子の外形サイズ
に近いパッケージサイズに小型化・軽量化することがで
きると共に、半導体装置の多端子化に対応することがで
きる。
載の半導体装置にあっては、前記第1の導体回路パター
ンには、熱的、電氣的伝導性の良好な金属から成る接地
・放熱の機能を有する構成としているので、半導体装置
のクロストーク現象を防ぎ電気特性を向上させることが
できる。
載の半導体装置にあっては、第2、第3、第4の導体回
路の各外枠に第1の導体回路パターンと外部接続端子と
の間に接地回路を形成する接地端子を設けているので、
第1又は第2の導体回路パターンのいずれか一方を接地
回路又は/及び電源回路とし機能させることができ、I
/O信号回路と電源回路とが分離され、半導体装置の電
気特性をより向上させることができる。
載の半導体装置にあっては、前記第3の導通部は、半導
体素子搭載部領域範囲にファン・インのエリア・アレイ
状に形成され、電源又は信号用のいずれか一方の前記外
部接続端子と前記半導体素子との間に電源又は信号回路
を形成する構成とされているので、半導体装置の小型化
と多端子化とにさらに容易に対応することができるとと
もに電氣的特性をいっそう向上させることができる。
載の半導体装置にあっては、前記第4の導通部は、前記
半導体素子搭載部領域に近接して形成され、前記半導体
素子と第2の導電回路パターンとの間の電源及び信号用
回路のいずれか一方を第3の導体回路パターンとの間
に、他方を第4の導体回路パターンとの間に回路を変換
する分岐を形成する構成とされているので、外部接続端
子間の間隔が短縮され、多端子化が容易に実現すること
ができる。
4記載のいずれか1項記載の半導体装置にあっては、前
記第2、第3及び第4の導体回路パターンの前記外枠
は、接地回路を形成する共通接地端子である構成とされ
ているので、第1、第2及び第3の導体回路パターンの
外枠を接地共通回路とすることができ、半導体素子の回
路設計の自由度を向上させることができる。
6記載のいずれか1項記載の半導体装置にあっては、前
記第1、第2、第3及び第4の導体回路パターンは、金
属薄板からプレス加工又はエッチング加工で形成された
所要形状のインナー・リードフレームを用いた構成とさ
れているので、導体回路パターンの形成が容易になり、
製造コストを低減することができ、低価格の半導体装置
の提供が可能となる。
構成を示す断面図である。
外部接続端子側を示す平面図である。
第3の導体回路パターンを示す平面図である。
第2のインターポーザの構成を示す断面図である。
第4の導体回路パターンを示す平面図である。
Claims (7)
- 【請求項1】 第1の絶縁性部材の表裏面に第1及び第
2の導体回路パターンを備え、しかも、前記第1の絶縁
性部材に設けられたスルーホールを介して第1及び第2
の導体回路パターンの第1の導通部が形成され、さら
に、その中央部に半導体素子搭載領域を設けた第1のイ
ンターポーザと、前記第1のインターポーザの半導体素
子搭載領域に固着され、前記第2の導体回路パターンの
各リードのリードボンディング端子とは、リードボンデ
ィングにより、それぞれ電気的に接続された半導体素子
と、前記半導体素子の裏面に固着されており、第2の絶
縁性部材の表裏に第3及び第4の導体回路パターンを備
え、しかも、第2の絶縁性部材に設けられた貫通孔を介
して第2導体回路パターンと第3及び第4の導体回路パ
ターンとの間に電気的導通回路を形成する第2の導通部
と第2の絶縁性部材に設けられたスルーホールを介して
第3の導体回路パターンの各リードの第1の外部接続ラ
ンドと所定の外部接続端子との間に電気的導通回路を形
成する第3の導通部と第2の絶縁性部材に設けられたス
ルーホールを介して第3及び第4の導体回路パターンの
接地端子の第4の導通部とが形成された第2のインター
ポーザと、前記半導体素子、前記第2の導通部を封止す
る封止樹脂と、第4の導体回路パターンの各リードの第
2の外部接続端子ランド及び第3の導通部、さらには、
第4の導体回路パターンの外枠に設けた第4の接地端子
を露出する開口部を備え、第4の導体回路パターンを被
覆するカバーレジストと、前記カバーレジストの開口部
を介して接続され、外部配線基板側に突出した外部接続
端子とを具備して成ることを特徴とする半導体装置。 - 【請求項2】 前記第1の導体回路パターンは、第2の
導体パターンを覆う熱的、電氣的伝導性の良好な金属か
ら成り、その表面に耐食性の金属めつき層を設け接地・
放熱基板を設けた構成としたことを特徴とする請求項1
記載の半導体装置。 - 【請求項3】 前記第1の導通部及び第4の導通部は、
第1、第2、第3、及び第4の導体回路パターンのそれ
ぞれの外枠の四隅に形成された接地端子に対応し、第1
の導体回路パターンと外部接続端子との間に接地回路を
形成する構成としたことを特徴とする請求項1記載の半
導体装置。 - 【請求項4】 前記第3の導通部は、半導体素子搭載部
領域範囲にファン・インのエリア・アレイ状に形成さ
れ、電源又は信号用のいずれか一方の前記外部接続端子
と前記半導体素子との間に電源又は信号回路を形成する
ことを特徴とする請求項1記載の半導体装置。 - 【請求項5】 前記第2の導通部は、前記半導体素子搭
載部領域に近接して形成され、前記半導体素子と第2の
導電回路パターンとの間の電源及び信号用回路のいずれ
か一方を第3の導体回路パターンとの間に、他方を第4
の導体回路パターンとの間に分岐して導通回路を形成す
ることを特徴とする請求項1記載の半導体装置。 - 【請求項6】 前記第2、第3及び第4の導体回路パタ
ーンの前記外枠は、接地回路を形成する共通接地端子で
あることを特徴とする請求項1から5記載のいずれか1
項に記載の半導体装置。 - 【請求項7】 前記第1、第2、第3及び第4の導体回
路パターンは、金属薄板からプレス加工又はエッチング
加工で形成された所要形状のインナー・リードフレーム
であることを特徴とする請求項1〜6記載のいずれか1
項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26273997A JP3877095B2 (ja) | 1997-09-09 | 1997-09-09 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26273997A JP3877095B2 (ja) | 1997-09-09 | 1997-09-09 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1187560A true JPH1187560A (ja) | 1999-03-30 |
JP3877095B2 JP3877095B2 (ja) | 2007-02-07 |
Family
ID=17379918
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26273997A Expired - Fee Related JP3877095B2 (ja) | 1997-09-09 | 1997-09-09 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3877095B2 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6351393B1 (en) | 1999-07-02 | 2002-02-26 | International Business Machines Corporation | Electronic package for electronic components and method of making same |
US6373717B1 (en) | 1999-07-02 | 2002-04-16 | International Business Machines Corporation | Electronic package with high density interconnect layer |
JP2002118204A (ja) * | 1999-11-17 | 2002-04-19 | Sumitomo Bakelite Co Ltd | 半導体装置、並びに半導体搭載用基板及びその製造方法 |
KR100392720B1 (ko) * | 1999-10-05 | 2003-07-28 | 닛폰 덴키(주) | 배선의 레이아웃이 향상된 칩 스케일 패키지 |
US6992896B2 (en) | 2003-01-30 | 2006-01-31 | Endicott Interconnect Technologies, Inc. | Stacked chip electronic package having laminate carrier and method of making same |
US7023707B2 (en) | 2003-01-30 | 2006-04-04 | Endicott Interconnect Technologies, Inc. | Information handling system |
US7161810B2 (en) | 2003-01-30 | 2007-01-09 | Endicott Interconnect Technologies, Inc. | Stacked chip electronic package having laminate carrier and method of making same |
KR100708044B1 (ko) * | 2001-07-28 | 2007-04-16 | 앰코 테크놀로지 코리아 주식회사 | 다층 써킷테이프 및 그 제조 방법과 이를 이용한반도체패키지 |
US7332818B2 (en) | 2005-05-12 | 2008-02-19 | Endicott Interconnect Technologies, Inc. | Multi-chip electronic package with reduced line skew and circuitized substrate for use therein |
US7352052B2 (en) | 2004-04-30 | 2008-04-01 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method therefor |
-
1997
- 1997-09-09 JP JP26273997A patent/JP3877095B2/ja not_active Expired - Fee Related
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7024764B2 (en) | 1999-07-02 | 2006-04-11 | International Business Machines Corporation | Method of making an electronic package |
US6373717B1 (en) | 1999-07-02 | 2002-04-16 | International Business Machines Corporation | Electronic package with high density interconnect layer |
US6829823B2 (en) | 1999-07-02 | 2004-12-14 | International Business Machines Corporation | Method of making a multi-layered interconnect structure |
US6351393B1 (en) | 1999-07-02 | 2002-02-26 | International Business Machines Corporation | Electronic package for electronic components and method of making same |
KR100392720B1 (ko) * | 1999-10-05 | 2003-07-28 | 닛폰 덴키(주) | 배선의 레이아웃이 향상된 칩 스케일 패키지 |
JP2002118204A (ja) * | 1999-11-17 | 2002-04-19 | Sumitomo Bakelite Co Ltd | 半導体装置、並びに半導体搭載用基板及びその製造方法 |
KR100708044B1 (ko) * | 2001-07-28 | 2007-04-16 | 앰코 테크놀로지 코리아 주식회사 | 다층 써킷테이프 및 그 제조 방법과 이를 이용한반도체패키지 |
US7035113B2 (en) | 2003-01-30 | 2006-04-25 | Endicott Interconnect Technologies, Inc. | Multi-chip electronic package having laminate carrier and method of making same |
US7023707B2 (en) | 2003-01-30 | 2006-04-04 | Endicott Interconnect Technologies, Inc. | Information handling system |
US7161810B2 (en) | 2003-01-30 | 2007-01-09 | Endicott Interconnect Technologies, Inc. | Stacked chip electronic package having laminate carrier and method of making same |
US6992896B2 (en) | 2003-01-30 | 2006-01-31 | Endicott Interconnect Technologies, Inc. | Stacked chip electronic package having laminate carrier and method of making same |
US7665207B2 (en) | 2003-01-30 | 2010-02-23 | Endicott Interconnect Technologies, Inc. | Method of making a multi-chip electronic package having laminate carrier |
US7352052B2 (en) | 2004-04-30 | 2008-04-01 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method therefor |
US7932605B2 (en) | 2004-04-30 | 2011-04-26 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method therefor |
US7332818B2 (en) | 2005-05-12 | 2008-02-19 | Endicott Interconnect Technologies, Inc. | Multi-chip electronic package with reduced line skew and circuitized substrate for use therein |
US7622384B2 (en) | 2005-05-12 | 2009-11-24 | Endicott Interconnect Technologies, Inc. | Method of making multi-chip electronic package with reduced line skew |
Also Published As
Publication number | Publication date |
---|---|
JP3877095B2 (ja) | 2007-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100274333B1 (ko) | 도체층부착 이방성 도전시트 및 이를 사용한 배선기판 | |
JP3123638B2 (ja) | 半導体装置 | |
JP3817453B2 (ja) | 半導体装置 | |
US8633587B2 (en) | Package structure | |
US7199459B2 (en) | Semiconductor package without bonding wires and fabrication method thereof | |
US20020034066A1 (en) | Heat dissipation ball grid array package | |
KR20080031119A (ko) | 반도체 장치 | |
US6256207B1 (en) | Chip-sized semiconductor device and process for making same | |
JP3877095B2 (ja) | 半導体装置 | |
KR20010021266A (ko) | 다층인쇄회로기판을 사용한 범프접속형 칩실장모듈 | |
JP2000138317A (ja) | 半導体装置及びその製造方法 | |
JP3569585B2 (ja) | 半導体装置 | |
KR100251868B1 (ko) | 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법 | |
JP3549316B2 (ja) | 配線基板 | |
US11581261B2 (en) | Chip on film package | |
JP2001015629A (ja) | 半導体装置及びその製造方法 | |
JP2002057238A (ja) | 集積回路パッケージ | |
US20040021213A1 (en) | Thermally-enhanced integrated circuit package | |
JPH10209364A (ja) | 半導体装置 | |
JP2001267460A (ja) | 半導体装置 | |
JP3205272B2 (ja) | 半導体装置 | |
JP3645701B2 (ja) | 半導体装置 | |
JP3910937B2 (ja) | 半導体装置 | |
JPH0982752A (ja) | 半導体装置 | |
JP3192087B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061026 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060929 |
|
LAPS | Cancellation because of no payment of annual fees |