JPH118656A - スライスレベル評価方法、２値化方法、それを用いた回路及びそれを用いた装置 - Google Patents

Abstract

(57)【要約】 【課題】本発明は、いわゆる擬似ロックが発生したとき
に、速やかにこの擬似ロック状態を解消し、データ誤り
の期間を最小限に押さえることが可能な２値化回路を提
供することを課題とする。 【解決手段】本発明による２値化回路は、２値化後のデ
ータパターンを監視するパターン検出回路と、位相差制
御ループをオン／オフ制御するスイッチを設け、変調符
号の変調規則外のパターンを検出した時に、位相差制御
ループをオフするようにする。これにより、擬似ロック
状態を解消し、正規のスライスレベルに再引込みできる
ので、良好なデータ再生が可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光ディスク、光磁
気ディスク、磁気ディスク、磁気テープ等の記録媒体か
ら信号を再生する情報再生装置あるいは外部機器から伝
送されるデータを再生する装置に関し、特にヘッドから
出力された信号を２値化する際のスライスレベルの設定
を良好に行うことが可能な技術に関するものである。

【０００２】

【従来の技術】光ディスク、光磁気ディスク、磁気ディ
スク、磁気テープを記録媒体としてディジタル信号を記
録・再生する場合、各記録媒体の特性に合わせた変調方
式を用いることが一般的に行われている。

【０００３】このうち光ディスクや光磁気ディスクを例
にとると、ディスクの反射率の変動、フォーカスずれ、
トラックずれ等が原因となって再生信号の低周波成分に
変動が生じるため、ＤＣフリーの変調符号であることが
望ましい。また同時に、（ＤＣフリーの符号にするため
の）冗長度が少なく高密度記録に適応していることも求
められる。

【０００４】しかし、これら２つの条件、すなわちＤＣ
成分が少ないということと、冗長度が少ないということ
は、トレードオフ関係にあるため、適当な妥協点を見出
して変調符号方式を決定することになる。例えば、ＤＶ
Ｄでは、ある程度のＤＣ成分は許容し、なるべく冗長度
を少なくした８−１６変調符号が採用されている。

【０００５】ところで、ＤＶＤ等の光ディスクの再生装
置における再生信号は、２値化する前までに、光検出器
からの電流を電圧変換するＩ／Ｖ変換アンプ、ＡＧＣア
ンプ、波形等化回路、ＬＰＦ等の回路を経由するため、
各段でのバイアス点、ＤＣドリフト、高域特性を考慮す
ると、再生信号系の構成をＡＣアンプ構成にせざるを得
ない。

【０００６】以上の理由から、再生信号を２値化する際
のスライスレベルとして、単に一定のＤＣ電圧を用いた
のでは正確な２値化が行えない。そこで、従来の２値化
回路では、２値化したデータと再生同期クロックとの位
相差を検出して、スライスレベルに帰還をかける位相差
制御ループを構成している。

【０００７】図２は、上記のような位相差制御ループを
もつ従来の２値化回路のブロック図である。入力端子１
から入力された信号は、レベル比較器２および正と負の
包絡線検出回路１０、１１に入力される。レベル比較器
２は、その＋端子の電圧が−端子の電圧より高い場合に
は、ＶＨ（Ｖ）を出力し、逆に＋端子の電圧が−端子の
電圧より低い場合には、０（Ｖ）を出力する。

【０００８】このようにして２値化された信号は、エッ
ジ検出回路３、Ｄ−ＦＦ回路７、および差動増幅器８に
入力される。エッジ検出器３と位相比較器４と低域フィ
ルタ５と電圧制御発振器（ＶＣＯ）６は、位相同期ルー
プ１６を構成しており、エッジ検出器３で検出した２値
化信号の立ち上がりエッジに同期したクロックを再生す
る。

【０００９】図３は、このエッジ検出器の具体例で、ゲ
ート遅延を利用したものである。同図に示すように、イ
ンバータ３ａ、３ｂ、３ｃとアンド回路３ｄにより構成
され、入力信号の立ち上がりのみを検出する。

【００１０】位相同期ループ１６は、エッジ検出回路出
力と、ＶＣＯのクロックとの位相差を位相比較器４で検
出し、その位相差に比例した電圧を低域フィルタ５で取
り出して、ＶＣＯの発振周波数の制御電圧を自動調整す
る負帰還制御系である。

【００１１】このように同期再生されたクロックは、Ｄ
−ＦＦ回路７のクロック端子に入力される。またＤ入力
には、レベル比較器出力が接続されており、クロックで
ラッチした信号をＱ端子に出力する。このＤ−ＦＦ回路
７でラッチされた信号と、ラッチされる前の２値化信号
の差信号が、差動増幅器８で検出、増幅される。

【００１２】この差信号は、低域フィルタ９で積分さ
れ、略直流成分がスライスレベルの誤差信号として差動
増幅器１３の−端子に入力される。差動増幅器１３の＋
端子には、入力信号１ｓの正の包絡線検出回路出力と負
の包絡線検出回路出力の略中心電圧を出力する分圧器１
２が接続されており、これに前記スライスレベル誤差電
圧を減算して、正確なスライスレベルを出力している。
なお、ここで１４は、同期再生クロック、１６は再生デ
ータである。

【００１３】図４（ａ）は、入力信号１ｓに対してスラ
イスレベル１３ｓが、最適な値ＶｒよりもＶｅだけ高く
なった場合を示してある。このときレベル比較器２の２
値化出力２ｓは、（ｂ）のようになる。この信号から立
ち上がりエッジ３ｓが検出され、入力信号の立ち上がり
エッジに同期したクロック６ｓが（ｄ）のように再生さ
れる。

【００１４】この同期クロックでレベル比較出力をＤ−
ＦＦ回路７でラッチ（２値化出力２ｓが立ち下がった直
後のクロック６ｓの立ち上がりを検出）したときのＱ端
子出力７ｓは（ｅ）のようになる。

【００１５】なお、このとき、２値化出力２ｓの立ち下
がりエッジと、これが本来一致すべき同期クロック６ｓ
の立ち下がりエッジとの時間差ｔeは、同期クロック周
期Ｔｗに対して、 ｔe＜Ｔｗ／２ なる関係となっている。この信号７ｓと、ラッチしてい
ない２値化信号２ｓの差信号８ｓは（ｆ）となり、さら
にこの信号を、低域フィルタ９を通過させることによ
り、前記の差信号の直流成分９ｓが得られる。

【００１６】図５に示すように、信号の立ち上がり、お
よび立ち下がりの傾きをθとすると、スライスレベルが
Ｖｅだけずれたときには、ｔｅに相当する時間軸方向の
誤差が生じ、クロック周期ＴｗのＮ倍の長さ（同図で
は、Ｎ＝４）のパルスが、 Ｎ・Ｔｗ−ｔｅ の長さのパルスとして再生される。ここで、 Ｖｅ＝（ｔｅ／２）・ｔａｎθ の関係があるので、Ｄ−ＦＦ回路７のＤ入力２ｓとＱ出
力信号７ｓの差信号の積分値Ｖｅｒｒは、 Ｖｅｒｒ＝（Ｖｅ・ＶＨ）／（ｔａｎθ・Ｎ・Ｔｗ） となる。

【００１７】したがって、差動増幅器１３の利得Ｇを Ｇ＝（ｔａｎθ・Ｎ・Ｔｗ）／ＶＨ とすれば、低域フィルタ９の出力Ｖｅｒｒ×Ｇはスライ
スレベル誤差電圧Ｖｅに等しくなる。よって、この電圧
を１３ｓから減算すれば、正規のスライスレベルＶｒが
得られ、正確な２値化が行えるというものである。

【００１８】なお、以上述べた２値化回路は、例えば特
開昭６２−２５４５１４号公報に記載されている。

【００１９】しかしながら、上記従来例は、ディスク上
の傷等により再生信号レベルが急激に変動した場合等に
発生する、いわゆる擬似ロック状態に対する処理につい
て特に言及されていない。擬似ロックについて以下に説
明する。

【００２０】図６は、入力信号１ｓに対してスライスレ
ベル１３ｓが、最適な値ＶｒよりもＶｅ１だけ高くなっ
た場合を示してある。図４と同様に、レベル比較器２の
２値化出力２ｓは（ｂ）、エッジ検出器出力３ｓは
（ｃ）、同期クロック６ｓは（ｄ）のようになる。ま
た、Ｄ−ＦＦ回路７の出力７ｓは（ｅ）のようになる。

【００２１】ここで図４と異なる点は、２値化出力２ｓ
の立ち下がりエッジと、これが本来一致すべき同期クロ
ック６ｓの立ち下がりエッジとの時間差ｔe１が、同期
クロック周期Ｔｗに対して、 ｔe１＞Ｔｗ／２ となっている点である。

【００２２】このため、信号７ｓのパルス幅（ＶＨの期
間）がＴｗだけ短くなっている。信号７ｓと２ｓの差信
号８ｓは（ｆ）となり、正側のパルス幅は、本来パルス
幅として必要なｔe１＋Ｔｗ／２に対して、ｔe１−Ｔｗ
／２となる。このため低域フィルタ９通過後の直流成分
９ｓは、スライスレベルを補正すべき方向とは逆極性で
ある−極性の電圧−Ｖe２となる。以上の結果、差動増
幅器１３の出力である１３ｓの電位は、Ｖe１＋Ｖe２と
なり、正規のスライスレベルＶｒから大幅にずれた値と
なる。

【００２３】なお、このときの入力信号１ｓがスライス
レベル１３ｓをクロスするタイミングと、同図（ｄ’）
に示す同期クロック立ち下がりの位相は略一致する。こ
の状態は、スライスレベル設定の位相差制御ループ上安
定な状態であり、擬似ロック状態と言われる。

【００２４】以上のように、従来の２値化回路では、例
えば図６に示す入力信号１ｓに対して、本来は（1,1,1,
0,0,0,0,1,1,1,1,0,0,0）と２値化されるべきところ、
擬似ロックが発生することによって、（1,1,0,0,0,0,0,
1,1,1,0,0,0,0）と誤った２値化データを再生した場合
に、本来の正しいスライスレベルに復帰させることがで
きず、以降の再生データが全て誤ったデータとなるとい
う問題があった。

【００２５】

【発明が解決しようとする課題】本発明は、上記問題点
に鑑み、スライスレベル設定を位相差制御ループを用い
て行う２値化回路において、２値化スライスレベルが正
規の値から大幅にずれたところで安定状態となる、いわ
ゆる擬似ロックが発生したときに、速やかにこの擬似ロ
ック状態を解消し、２値化スライスレベルを正規の値に
戻すことにより、データ誤りの期間を最小限に押さえる
ことが可能な２値化回路を提供することを目的とする。

【００２６】

【課題を解決するための手段】上記発明の目的を達成す
るために、本発明による２値化回路は、スライスレベル
設定を位相差制御ループを用いて行う２値化回路におい
て、２値化後のデータパターンを監視するパターン検出
回路と、位相差制御ループをオン／オフ制御するスイッ
チを設け、変調符号の変調規則外のパターンを検出した
時に、位相差制御ループをオフするようにする。

【００２７】これにより、擬似ロック状態を解消し、正
規のスライスレベルに再引込みできるので、良好なデー
タ再生が可能となる。

【００２８】

【発明の実施の形態】以下、本発明の実施例を図面を用
いて説明する。

【００２９】図１は、本発明による２値化回路の一実施
例を示すブロック図である。同図において、２１は入力
された信号のパルス幅を検出し、所定のパルス幅以外の
パルス幅を検出した場合に、所定幅のパルス信号を出力
する異常パターン検出回路、２２はオン／オフスイッチ
である。それ以外のブロックは図２と同一であり、ここ
では説明を省略する。

【００３０】異常パターン検出回路２１は、位相同期ル
ープ１６により再生されたクロック６ｓと、Ｄ−ＦＦ回
路７のＱ端子出力７ｓを入力し、信号７ｓのパルス幅
（７ｓがＶＨの期間および０の期間の両方）をクロック
６ｓにてカウントすることにより計測する。該パルス幅
は、正常時すなわち前述の擬似ロックが発生していなけ
れば、記録媒体上の変調規則に則した幅のみが計測され
るが、擬似ロックが発生すると、変調規則外のパルス幅
が計測されることになる。

【００３１】異常パターン検出回路２１は、このような
変調規則外のパルス幅を計測したときに、所定のパルス
幅Ｔsのパルス信号２１ｓを出力する。該信号２１ｓは
オン／オフスイッチ２２のオン／オフ制御を行う。オン
／オフスイッチ２２は、例えば、一方がグランド電位、
他方が低域フィルタ９内の容量９ｂに接続され、スイッ
チがオンすると容量９ｂがディスチャージされ、信号９
ｓの電位は０Ｖとなる。

【００３２】図７は、図１の各部の動作波形である。
（ａ）は、入力信号１ｓに対してスライスレベル１３ｓ
が、期間Ｔｆにおいて、最適な値ＶｒよりもＶｅ１だけ
高くなった場合を示してある。なお、このような最適値
からの大幅なずれは、例えば光ディスクの場合には、デ
ィスク上の傷により再生信号が一時的に欠落した直後等
に発生するものである。このとき図６と同様に、レベル
比較器２の２値化出力２ｓは（ｂ）、立ち上がりエッジ
３ｓは（ｃ）、クロック６ｓは（ｄ）、Ｄ−ＦＦ回路７
のＱ端子出力７ｓは（ｅ）のようになる。

【００３３】異常パターン検出回路２１では、例えば信
号７ｓがＶＨの期間のクロック６ｓの立ち下がりエッジ
をカウントしており、時刻ｔ＝ｔａにてカウント数２が
確定する。例えばここで、変調方式を８−１６変調とし
た場合、信号７ｓに含まれるパルス幅としてとりうる値
は、３Ｔｗ〜１１Ｔｗ、および１４Ｔｗであるので、２
Ｔｗはありえないパルス幅となる。

【００３４】このとき、異常パターン検出回路は（ｆ）
に示すような異常検出パルスを出力する。この異常検出
パルスを受け、低域フィルタ９の出力９ｓは（ｇ）に示
すように、時刻ｔ＝ｔａ後に電位−Ｖｅ２から０へと変
化し、入力信号１ｓに対するスライスレベル１３ｓも
（Ｖｅ１＋Ｖｅ２）からＶｅ１に変化する。

【００３５】異常パターン検出回路出力２１ｓがＶＨの
期間Ｔｓは、低域フィルタ出力９ｓの電位は０であるの
で、この間はスライスレベル１３ｓは、分圧器１２の出
力電位１２ｓに等しくなり、期間Ｔｓを十分長くとれ
ば、１２ｓは入力信号１ｓの正と負の包絡線電位の略中
心値に整定する。そして期間Ｔｎにおいては、図４と同
様の動作となり、スライスレベル１３ｓは、正規の値Ｖ
ｒに一致する。

【００３６】なお、上記の説明では異常パターン検出回
路２１の動作を、パルス幅２Ｔｗを検出したときに検出
パルスを出力するものとしたが、本発明における異常パ
ターン検出の方法はこれに限定されることなく、「入力
された信号が、変調規則が定める正常なパターンではな
い」ことを検出するように動作するものであれば良い。

【００３７】一例として、（１）変調規則が定めるパル
ス幅以外のパルス幅を検出したとき、（２）変調規則が
定める同期パターンが所定期間内に検出されないとき、
（３）ディジタル和平均値（ＤＳＶ）を所定期間内計測
し、これが変調規則により導出される最大のＤＳＶ変動
値よりも大きいことを検出したとき、（４）エラー検出
の処理において、所定値以上のエラー個数が所定期間に
わたって続いたことを検出したとき、等がある。

【００３８】これらの具体的な回路構成については、そ
れぞれ周知の技術であるので、ここでは省略する。な
お、パルス幅２Ｔｗの検出は、上記(１)のうち変調規則
内の最短パルス幅に着目したものである。一般的に変調
規則に基づく各パルス幅の出現確立は、最短パルス幅が
最も高いため、異常パターンをなるべく早期に検出する
のに、この２Ｔｗ検出は有効である。

【００３９】また、この異常パターン検出において、誤
検出を防止するために、（１）では、所定期間内に、所
定の回数以上の検出がなされたときとすること、（２）
および（３）では、所定期間を少なくとも同期間隔の２
倍とすること、は有効な手段である。さらに、（１）〜
（４）を組み合わせて、複数の検出がなされたときに異
常パターン検出を行うようにしても良い。

【００４０】図８は、本発明による２値化回路の第２の
実施例を示すブロック図である。同図において、図１と
異なる点は正の包絡線検出回路１０、負の包絡線検出回
路１１、分圧器１２の代わりに低域フィルタ２３を用い
ていること、低域フィルタ２３の後段にサンプル／ホー
ルド回路を追加していること、の２点である。その他の
ブロックの機能および動作は、図１と同一であるのでこ
こでは説明を省略し、異なる動作のみを説明する。

【００４１】低域フィルタ２３は、レベル比較器２によ
り２値化された信号２ｓを入力し、略直流の平均電圧２
３ｓを出力する。この出力信号は、サンプル／ホールド
回路２４を介して差動増幅器１３の＋端子に入力され
る。サンプル／ホールド回路２４は、コントロール信号
として異常パターン検出回路２１の検出信号２１ｓを入
力しており、例えば２１ｓ電位がＶＨ（Ｖ）のときには
サンプルモード、同０（Ｖ）のときにはホールドモード
とするようにする。

【００４２】これにより、位相差制御ループをオンして
いるとき、すなわちオン／オフスイッチ２２がオフのと
きは、差動増幅器１３の＋端子入力電圧は一定値とな
る。また、位相差制御ループをオフしているとき、すな
わちオン／オフスイッチ２２がオンのときは、差動増幅
器１３の＋端子には、低域フィルタ２３の出力である２
値化信号の平均電圧が入力される。この結果、入力信号
１sの短期間の欠落やＤＳＶの変動に対しての追従性を
向上させることが可能となる。

【００４３】なお、サンプル／ホールド回路２４を用い
た動作は、必要不可欠なものではなく、例えば低域フィ
ルタ２３のカットオフ周波数を、十分低く設定しておけ
ば省略が可能である。

【００４４】

【発明の効果】以上述べたように、本発明による２値化
回路は、スライスレベル設定を位相差制御ループを用い
て行う２値化回路において、いわゆる擬似ロックが発生
したときに、２値化後のデータパターンに本来の変調規
則から外れた異常なパターンが生じていることを検出し
て、一旦位相差制御ループをオフするので、擬似ロック
状態を解消することができ、データ誤りの期間を最小限
に押さえることが可能となる。

【００４５】また、その後位相差制御ループをオンする
ことにより、２値化スライスレベルを正規の値に戻すこ
とができ、この結果、良好なデータ再生が可能となる。

【図面の簡単な説明】

【図１】本発明による２値化回路の一実施例を示す回路
ブロック図である。

【図２】従来の２値化回路を示す回路ブロック図であ
る。

【図３】図２の一部の具体的回路図である。

【図４】図２の正常動作時における各部の信号波形図で
ある。

【図５】図２の正常動作時における各部の信号波形図で
ある。

【図６】図２の異常動作時における各部の信号波形図で
ある。

【図７】本発明による２値化回路の第２の各部の信号波
形図である。

【図８】本発明による２値化回路の第２の実施例を示す
回路ブロック図である。

【符号の説明】

４…位相比較器、６…ＶＣＯ、１０…正の包絡線検出回
路、１１…負の包絡線検出回路、２１…異常パターン検
出回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 広瀬 幸一 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マルチメディアシステム開 発本部内 (72)発明者 川嶋 徹 神奈川県横浜市戸塚区吉田町292番地株式 会社日立画像情報システム内

Claims (11)

【特許請求の範囲】
1. 【請求項１】所定の変調規則により変調された信号を所
   定の伝送系を経由して入力し、 該入力信号を所定の電位をスライスレベルとして２値化
   し、 該２値化された信号が、前記所定の変調規則に合致して
   いるか否かを監視し、 前記所定の変調規則に合致している場合には前記スライ
   スレベルが適正値であり、前記所定の変調規則から外れ
   ている場合には前記スライスレベルが適正値ではないと
   判定することを特徴とするスライスレベル評価方法。
2. 【請求項２】所定の変調規則により変調された信号を所
   定の伝送系を経由して入力し、 該入力信号を所定の電位をスライスレベルとして２値化
   し、 該２値化された信号が、前記所定の変調規則に合致して
   いるか否かを監視し、 前記所定の変調規則に合致している場合には前記スライ
   スレベルが適正値であり、前記所定の変調規則から外れ
   ている場合には前記スライスレベルが適正値ではないと
   判定し、 該判定結果に基づいて前記スライスレベルを変化させる
   ことを特徴とする２値化方法。
3. 【請求項３】所定の変調規則により変調された信号が、
   所定の伝送系を経由して入力し、該入力信号を所定の電
   位をスライスレベルとして２値化し、該２値化された信
   号に同期したクロックを再生し、前記２値化された信号
   と前記クロックとの位相差に比例した略直流電圧を前記
   所定の電位から減じてスライスレベルを負帰還制御する
   ２値化方法であって、 ２値化された信号が、前記所定の変調規則から外れたこ
   とを検出した場合には、前記負帰還制御をオフすること
   を特徴とする２値化方法。
4. 【請求項４】前記所定の伝送系が、記録媒体あるいは通
   信媒体であることを特徴とする請求項１記載のスライス
   レベル評価方法。
5. 【請求項５】前記所定の伝送系が、記録媒体あるいは通
   信媒体であることを特徴とする請求項２又は３記載の２
   値化方法。
6. 【請求項６】前記２値化された信号のデータ反転間隔
   が、前記変調規則が定めるデータ反転間隔以外の間隔で
   あることを検出した場合に、前記２値化信号は、前記変
   調規則に合致していないと判定することを特徴とする請
   求項１又は４記載のスライスレベル評価方法。
7. 【請求項７】前記２値化された信号のデータ反転間隔
   が、前記変調規則が定めるデータ反転間隔以外の間隔で
   あることを検出した場合に、前記２値化信号は、前記変
   調規則に合致していないと判定することを特徴とする請
   求項２、３又は５記載の２値化方法。
8. 【請求項８】請求項１、４又は６記載のスライスレベル
   評価方法を用いたことを特徴とする２値化回路。
9. 【請求項９】請求項２、３、５又は７記載の２値化方法
   を用いたことを特徴とする２値化回路。
10. 【請求項１０】請求項８又は９記載の２値化回路を具備
    したことを特徴とする情報再生装置。
11. 【請求項１１】請求項８又は９記載の２値化回路を具備
    したことを特徴とする通信装置。