JPH1184421A - Active matrix substrate and liquid crystal panel using the same - Google Patents

Active matrix substrate and liquid crystal panel using the same

Info

Publication number
JPH1184421A
JPH1184421A JP24582297A JP24582297A JPH1184421A JP H1184421 A JPH1184421 A JP H1184421A JP 24582297 A JP24582297 A JP 24582297A JP 24582297 A JP24582297 A JP 24582297A JP H1184421 A JPH1184421 A JP H1184421A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal panel
line
active matrix
picture element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24582297A
Other languages
Japanese (ja)
Inventor
Yoshihiro Izumi
良弘 和泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP24582297A priority Critical patent/JPH1184421A/en
Publication of JPH1184421A publication Critical patent/JPH1184421A/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects

Abstract

PROBLEM TO BE SOLVED: To improve a yield at the time of production by decreasing the line defects by disconnection increasing with a trend toward the larger size and higher fineness of a liquid crystal panel and the spot defects by the defects of picture element electrodes and switching elements. SOLUTION: The gate bus lines 18 of a TFT (thin-film transistor) substrate 11 constituting the liquid crystal panel of a large screen are formed to a ladder shape. Picture element electrodes 17 are disposed in the regions enclosed by the main wiring 18a, 18a of the adjacent gate bus lines 18 and adjacent source bus lines 19, 19. TFT 13 is disposed at every intersected point A of the main wiring 18a and the source bus line 19.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、ＡＶ(Audio-Visua
l)機器やＯＡ(Office Automation）機器の表示装置とし
て用いられる液晶パネル、及びその構成部材であるアク
ティブマトリクス基板に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an AV (Audio-Visua
l) The present invention relates to a liquid crystal panel used as a display device of a device or an OA (Office Automation) device, and an active matrix substrate which is a constituent member thereof.

【０００２】[0002]

【従来の技術】昨今の情報化時代への移行とともに、Ａ
Ｖ機器用の例えばテレビや、ＯＡ機器用のモニター等に
用いられる表示装置に対し、高精細化および画面の大型
化が要求されている。このため、ブラウン管表示装置
（ＣＲＴ: Cathode-Ray Tube) 、液晶表示装置（ＬＣ
Ｄ： Liquid Crystal Display ) 、プラズマ表示装置
（ＰＤＰ： Plasma Display Panel)、ＥＬ(Electro Lum
inescent) 表示装置、ＬＥＤ(Light Emitting Diode)表
示装置等の表示装置においても大画面化の開発・実用化
が進められている。2. Description of the Related Art With the shift to the information age of recent years, A
There is a demand for a display device used for, for example, a television for a V device, a monitor for an OA device, etc., to have higher definition and a larger screen. For this reason, cathode ray tube display (CRT: Cathode-Ray Tube), liquid crystal display (LC
D: Liquid Crystal Display), Plasma Display Panel (PDP), EL (Electro Lum)
The development and commercialization of a large-screen display device such as an inescent display device and an LED (Light Emitting Diode) display device are also being promoted.

【０００３】なかでも液晶表示装置は、他の表示装置に
比べ、奥行き方向の寸法、すなわち、厚さを格段に薄く
できること、消費電力が小さいこと、フルカラー化が容
易であること等の利点を有しているため、近年において
は種々の分野で用いられつつあり、大画面化への期待も
大きい。ところがその反面、液晶表示装置は、大画面化
や高解像度化に伴って、表示装置の構成部材である液晶
パネルの製造工程において、ゲートバスライン（走査
線）やソースバスライン（信号線）の断線による線欠陥
や、絵素電極やスイッチング素子の不良による点欠陥等
による不良率が急激に高くなり、ひいては液晶表示装置
の価格上昇をもたらすといった問題点を有している。[0003] Among them, the liquid crystal display device has advantages over other display devices, such as that the size in the depth direction, that is, the thickness can be remarkably reduced, the power consumption is small, and full-color display is easy. Therefore, in recent years, it has been used in various fields, and there is great expectation for a large screen. However, on the other hand, with the increase in the screen size and the resolution, the liquid crystal display device requires a gate bus line (scanning line) and a source bus line (signal line) in a manufacturing process of a liquid crystal panel which is a constituent member of the display device. There is a problem that the defect rate due to a line defect due to disconnection, a point defect due to a defective pixel electrode or a switching element, or the like increases sharply, which leads to an increase in the price of the liquid crystal display device.

【０００４】そこで、これを解決するために、従来より
複数枚の液晶パネルをつなぎ合わせて１つの液晶パネル
としたり、或いは、液晶パネルを構成する一対の基板の
内の一方側を複数枚の分割基板を接続して形成したりし
て大画面化を図ることが行われている（前者の例として
特開平８−１２２７６９号公報を、後者の例として実開
昭６０−１９１０２９号公報を挙げる）。但し、複数の
絵素電極を個々に設けられたスイッチング素子にて駆動
するアクティブマトリクス駆動方式の液晶パネルの場合
は、多数のスイッチング素子を備えて構造的に不良の発
生し易い、アクティブマトリクス基板側が分割されるこ
とが多い。In order to solve this problem, a plurality of liquid crystal panels are conventionally connected to form one liquid crystal panel, or one of a pair of substrates constituting the liquid crystal panel is divided into a plurality of substrates. A large screen is achieved by connecting and forming substrates (for example, Japanese Patent Application Laid-Open No. Hei 8-122767 is cited as the former example, and Japanese Utility Model Application Laid-Open No. 60-191029 is cited as the latter example). . However, in the case of an active matrix driving type liquid crystal panel in which a plurality of picture element electrodes are driven by switching elements individually provided, the active matrix substrate side having a large number of switching elements and having a structural failure easily occurs. Often divided.

【０００５】ところで、一般に、２０型以上の大型の液
晶パネルでは、ノート型ＰＣ（Personal Computer)用等
の小型の液晶パネルに比べて、画素サイズが比較的大き
く、画素内の有効面積（開口面積）を広くとることが容
易にできるため、画素周辺部のブラックマトリクスを幅
広に設けることができる。Generally, a large liquid crystal panel of 20 inches or more has a relatively large pixel size as compared with a small liquid crystal panel for a notebook PC (Personal Computer) or the like, and has an effective area (opening area) in the pixel. ) Can be easily widened, so that the black matrix around the pixel can be provided wide.

【０００６】ブラックマトリクスとは、隣接する画素間
からの光漏れを防ぐために配設される遮光膜であり、ス
イッチング素子として例えばＴＦＴを用いた場合は、Ｔ
ＦＴへの外光照射を防ぐ機能も有している。[0006] The black matrix is a light-shielding film provided to prevent light leakage from between adjacent pixels. When a TFT is used as a switching element, for example, a black matrix is used.
It also has a function of preventing external light irradiation to the FT.

【０００７】図１１に、つなぎ合わせ方式の液晶パネル
（アクティブマトリクス型）におけるカラーフィルタ基
板の平面図を示す。図中、上記のブラックマトリクス３
３を斜線を付して示す。ブラックマトリクス３３は、赤
色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各色材膜３２Ｒ・
３２Ｇ・３２Ｂの周囲に設けられている。各色材膜３２
（任意の色）とブラックマトリクス３３とから、カラー
フィルタが構成されている。FIG. 11 is a plan view of a color filter substrate in a connection type liquid crystal panel (active matrix type). In the figure, the above black matrix 3
3 is indicated by hatching. The black matrix 33 includes red (R), green (G), and blue (B) color material films 32R.
It is provided around 32G and 32B. Each color material film 32
A color filter is composed of the (arbitrary color) and the black matrix 33.

【０００８】また、図中、二点鎖線にて囲む領域が、カ
ラー表示を行う上で１画素単位となる１表示画素３１で
ある。１表示画素３１内には、ＲＧＢの色材膜３２Ｒ・
３２Ｇ・３２Ｂが、後述するＴＦＴ基板側の絵素電極３
７（図１２参照）の形状に合わせて配設されている。In the figure, a region surrounded by a two-dot chain line is one display pixel 31 which is one pixel unit for performing color display. In one display pixel 31, an RGB color material film 32R.
32G and 32B are the pixel electrodes 3 on the TFT substrate side described later.
7 (see FIG. 12).

【０００９】図１１にも明らかなように、隣接する１表
示画素３１・３１間の隣接する色材膜３２・３２間は、
同一の表示画素３１内に配設された隣接する色材膜３２
・３２間より大きく形成され、その部分を埋めるブラッ
クマトリクス３３も幅広に形成されている。これは、液
晶パネル同士を連結したつなぎ目部分の画素ピッチを他
の部分の画素ピッチと揃えるためである。このように幅
広に形成しても、画素サイズが大きく、有効面積を広く
確保できるので、開口率に問題はない。As is apparent from FIG. 11, the space between adjacent color material films 32 between one adjacent display pixel 31 is set.
Adjacent color material films 32 disposed in the same display pixel 31
The black matrix 33 formed to be larger than the space between 32 and filling the portion is also formed wide. This is because the pixel pitch of the joint portion where the liquid crystal panels are connected to each other is made equal to the pixel pitch of the other portion. Even with such a wide width, the pixel size is large and a wide effective area can be secured, so that there is no problem in the aperture ratio.

【００１０】図１２に、上記のカラーフィルタ基板に対
向配置されるＴＦＴ基板の平面図を示す。ＴＦＴ基板
も、ガラス等の支持基板を有しており、該支持基板上
に、複数のゲートバスライン（走査線）３４と複数のソ
ースバスライン（信号線）３５とが、ゲート絶縁膜（図
示せず）を介して互いに交差するようにマトリクス状に
配設されている。FIG. 12 is a plan view of a TFT substrate arranged to face the above-mentioned color filter substrate. The TFT substrate also has a supporting substrate such as glass, and a plurality of gate bus lines (scanning lines) 34 and a plurality of source bus lines (signal lines) 35 are formed on the supporting substrate by a gate insulating film (see FIG. (Not shown) are arranged in a matrix so as to intersect each other.

【００１１】ここでは、ＲＧＢの３色に合わせて、１表
示画素３１内に３本のソースバスライン３５が配設され
ており、ゲートバスライン３４とソースバスライン３５
との交差部Ａ毎に、矩形の絵素電極３７と該絵素電極３
７の駆動を制御するスイッチング素子としてのＴＦＴ
（Thin Film Transistor) ３６とが配設されている。Ｔ
ＦＴ３６は、ゲートバスライン３４よりゲート信号（走
査電圧）が供給されＯＮ／ＯＦＦが制御され、ＯＮ状態
のとき、ソースバスライン３５より供給されるデータ信
号（信号電圧）の絵素電極３７への印加をスイッチング
するものである。Here, three source bus lines 35 are provided in one display pixel 31 in accordance with the three colors of RGB, and a gate bus line 34 and a source bus line 35 are provided.
And a rectangular pixel electrode 37 and the pixel electrode 3
As a switching element for controlling the driving of the TFT 7
(Thin Film Transistor) 36 is provided. T
The FT 36 is supplied with a gate signal (scanning voltage) from the gate bus line 34 and is controlled to be ON / OFF. When in the ON state, the FT 36 supplies a data signal (signal voltage) supplied from the source bus line 35 to the pixel electrode 37. It switches the application.

【００１２】[0012]

【発明が解決しようとする課題】しかしながら、上記し
た複数枚の液晶パネルをつなぎ合わせる方式や、一方側
の基板をつなぎ合わせる方式を採用しても、つなぎ合わ
せ前の個々の液晶パネルやアクティブマトリクス基板に
おける、ゲートバスラインやソースバスラインの断線に
よる線欠陥や、絵素電極やスイッチング素子の不良によ
る点欠陥等の不良率が、依然として高い。However, even if the above-described method of connecting a plurality of liquid crystal panels or the method of connecting one of the substrates is adopted, the individual liquid crystal panel or the active matrix substrate before the connection is used. , The defect rates of line defects due to disconnection of gate bus lines and source bus lines and point defects due to defective pixel electrodes and switching elements are still high.

【００１３】例えば、２枚の液晶パネルをつなぎ合わせ
て対角４０型の液晶パネルを構成する場合、つなぎ合わ
される液晶パネルとしては、対角２９型程度のサイズが
必要となるが、対角２９型の液晶パネルでは、製造工程
においての線欠陥や点欠陥等による大画面であるが故の
不良発生が問題となっている。For example, when two liquid crystal panels are connected to form a 40-diagonal liquid crystal panel, the liquid crystal panels to be connected need to have a size of about 29 diagonals. In the liquid crystal panel of the type, there is a problem in that a large screen is caused by a line defect, a point defect or the like in a manufacturing process, so that a defect occurs.

【００１４】特に、上述の複数枚の液晶パネルを、ゲー
トバスラインの延びる方向に並設してつなぎ合わせる方
式では、ゲートバスラインの入力側の反対側が液晶パネ
ル同士の接続部となる。したがって、ゲートバスライン
を片側入力とせざるを得ず、ゲートバスライン上で一か
所でも断線が生じると、線欠陥不良となる。ちなみに、
ゲートバスラインの両側から同時入力可能な液晶パネル
では、ゲートバスライン上の１箇所に断線が発生したと
しても、両側から信号を入力することで線欠陥不良には
ならない。In particular, in the above-mentioned system in which a plurality of liquid crystal panels are juxtaposed and connected in the direction in which the gate bus lines extend, the opposite side of the input side of the gate bus lines serves as a connection portion between the liquid crystal panels. Therefore, the gate bus line must be used as one-sided input, and if any disconnection occurs on any one of the gate bus lines, a line defect occurs. By the way,
In a liquid crystal panel capable of simultaneous input from both sides of the gate bus line, even if a disconnection occurs at one location on the gate bus line, inputting a signal from both sides does not cause a line defect.

【００１５】また、一方で、スイッチング素子である上
記したＴＦＴ３６や絵素電極３７が正常に作動せず、絵
素電極３７が駆動しないで起こる点欠陥不良の対策とし
て、１つの絵素を複数絵素に分割する、いわゆる絵素分
割方式の冗長配線が広く知られている。例えば、『フラ
ットパネルディスプレイ９１（日経ＢＰ社）』ｐｐ．１
０５〜１０８に、その原理が記載されている。On the other hand, as a measure against a point defect which occurs when the above-mentioned TFT 36 and the picture element electrode 37 which are switching elements do not operate normally and the picture element electrode 37 is not driven, one picture element is divided into plural picture elements. 2. Description of the Related Art A redundant wiring of a so-called picture element dividing method for dividing a pixel into pixels is widely known. For example, “Flat panel display 91 (Nikkei BP)” pp. 1
05-108 describe the principle.

【００１６】図１３に、従来の絵素分割方式による冗長
設計の配線図を示す。ゲートバスライン３４とソースバ
スライン３５との交差部に、ＴＦＴ３６ａ・３６ｂが配
設されており、２つのＴＦＴ３６ａ・３６ｂにて隣接す
る２つの絵素電極３７ａ・３７ｂが駆動される（図中
は、画素容量として記載）。これら２つの絵素電極３７
ａ・３７ｂは、共通のゲートバスライン３４とソースバ
スライン３５とに接続されているため、同一駆動され
る。FIG. 13 shows a wiring diagram of a redundant design based on the conventional picture element division method. TFTs 36a and 36b are provided at the intersections of the gate bus line 34 and the source bus line 35, and two adjacent pixel electrodes 37a and 37b are driven by the two TFTs 36a and 36b (in the figure, , Pixel capacitance). These two picture element electrodes 37
Since a and 37b are connected to the common gate bus line 34 and source bus line 35, they are driven in the same manner.

【００１７】したがって、絵素電極３７ａ・３７ｂと対
を成すカラーフィルタの色材膜として、同じ色材膜を配
置することで、たとえ一方のＴＦＴ３６ａに不良等が生
じ、不良ＴＦＴ３６ａに接続された絵素電極３７ａが駆
動しなくとも、その絵素電極３７ａに隣接する同色のも
う一方の絵素電極３７ｂがＴＦＴ３６ｂにて正常に駆動
されるため、点欠陥としては目立たない。Therefore, by arranging the same color material film as the color material film of the color filter paired with the pixel electrodes 37a and 37b, even if one TFT 36a becomes defective, for example, the picture connected to the defective TFT 36a becomes defective. Even if the pixel electrode 37a is not driven, the other pixel electrode 37b of the same color adjacent to the pixel electrode 37a is normally driven by the TFT 36b, so that a point defect is inconspicuous.

【００１８】しかしながら、このような従来の絵素分割
方式の冗長設計では、点欠陥不良に対する冗長性として
は有効なものの、ゲートバスライン３４の断線により線
欠陥不良に対しては効果がない。However, such a conventional redundant design of the picture element division method is effective for redundancy against a point defect, but has no effect on a line defect due to disconnection of the gate bus line 34.

【００１９】本発明は、上記課題に鑑み成されたもの
で、第１の目的は、つなぎ合わせ前の個々のアクティブ
マトリクス基板で生じるゲートバスラインの断線による
線欠陥不良を効果的に低減できる冗長設計を有するアク
ティブマトリクス基板を提供することであり、第２の目
的は、ゲートバスラインの断線による線欠陥不良の低減
と共に、絵素電極やスイッチング素子の不良による点欠
陥不良も効果的に低減できる冗長設計を有するアクティ
ブマトリクス基板を提供することにある。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and a first object of the present invention is to provide a redundant device capable of effectively reducing a line defect failure due to a disconnection of a gate bus line occurring in each active matrix substrate before joining. A second object of the present invention is to provide an active matrix substrate having a design. In addition to reducing line defect defects due to disconnection of gate bus lines, point defect defects due to defective pixel electrodes and switching elements can be effectively reduced. An object of the present invention is to provide an active matrix substrate having a redundant design.

【００２０】[0020]

【課題を解決するための手段】本発明の請求項１記載の
アクティブマトリクス基板は、上記の課題を解決するた
めに、大画面液晶パネルを構成するもので、隣接する絵
素電極の間が、大画面に対応して幅広に形成され、この
絵素電極の間に、互いに平行をなす走査線と信号線とが
マトリクス状に配置されると共に、該マトリクスの交差
部毎に、上記走査線に印加される走査電圧によりＯＮ／
ＯＦＦして対応する絵素電極への上記信号線を介しての
信号電圧の印加をスイッチングするスイッチング素子が
配設されてなるアクティブマトリクス基板において、上
記走査線が、幅広に設けられた絵素電極の間にて、複数
の経路をとり得るように分岐して形成されていることを
特徴としている。In order to solve the above-mentioned problems, an active matrix substrate according to the present invention constitutes a large-screen liquid crystal panel. Scanning lines and signal lines that are formed in a wide manner corresponding to a large screen are arranged between the picture element electrodes in parallel with each other, and are arranged in a matrix at each intersection of the matrix. ON / OFF depending on the applied scanning voltage
In an active matrix substrate provided with a switching element for switching the application of a signal voltage to the corresponding picture element electrode through the signal line by turning off the picture element electrode, the picture element electrode provided with a wide scanning line It is characterized in that it is branched so as to be able to take a plurality of paths between them.

【００２１】大画面液晶パネルの場合、前述したよう
に、画素サイズが大きいため、隣接する絵素電極の間を
広くできる。そこで、この点に着目し、幅広の絵素電極
の間において、走査線を複数の経路をとり得るように分
岐し形成している。したがって、開口率を何ら低下させ
ることなく、走査線の冗長性を高くして、走査線の断線
による線欠陥不良の発生率を大幅に低減できる。複数の
経路をとり得る分岐した配線仕様としては、具体的に
は、請求項２記載のように、梯子形状に形成すればよ
い。In the case of a large-screen liquid crystal panel, as described above, since the pixel size is large, the space between adjacent picture element electrodes can be widened. Therefore, paying attention to this point, the scanning line is branched and formed between the wide pixel electrodes so as to take a plurality of paths. Therefore, the redundancy of the scanning lines can be increased without any decrease in the aperture ratio, and the incidence of line defect failure due to the disconnection of the scanning lines can be greatly reduced. Specifically, the branched wiring specifications that can take a plurality of paths may be formed in a ladder shape as described in claim 2.

【００２２】本発明の請求項３記載のアクティブマトリ
クス基板は、上記の課題を解決するために、大画面液晶
パネルを構成するもので、互いに平行をなす走査線と信
号線とがマトリクス状に配置されると共に、上記の走査
線が、互いに平行な主配線と主配線同士を短絡する短絡
線とからなる梯子形状をなし、かつ、隣接する上記主配
線と隣接する上記信号線とに囲まれる領域に絵素電極が
形成され、該主配線と該信号線の交差部毎に、主配線に
印加される走査電圧によりＯＮ／ＯＦＦして対応する絵
素電極への上記信号線を介しての信号電圧の印加をスイ
ッチングするスイッチング素子が配設されていることを
特徴としている。According to a third aspect of the present invention, there is provided an active matrix substrate for forming a large-screen liquid crystal panel, in which scanning lines and signal lines parallel to each other are arranged in a matrix. And the scanning line has a ladder shape including a main wiring parallel to each other and a short-circuit line for short-circuiting the main wiring, and is surrounded by the adjacent main wiring and the adjacent signal line. A pixel electrode is formed at each intersection of the main wiring and the signal line, and is turned ON / OFF by a scanning voltage applied to the main wiring to transmit a signal to the corresponding pixel electrode via the signal line. A switching element for switching the application of a voltage is provided.

【００２３】大画面液晶パネルの場合、前述したよう
に、画素サイズが大きいため、隣接する絵素電極の間を
幅広に設けても開口率を高くでき、このことは、換言す
れば、開口率が少々小さくなっても、高い開口面積を維
持できるということである。そこで、この点に着目し、
走査線を主配線と短絡線とからなる梯子形状とし、隣接
する主配線と隣接する信号線とに囲まれる領域に絵素電
極を形成し、個々の絵素電極を主配線と信号線の交差部
毎に設けたスッチング素子で駆動するようにした。In the case of a large-screen liquid crystal panel, as described above, since the pixel size is large, the aperture ratio can be increased even if a wide space is provided between adjacent picture element electrodes. In other words, the aperture ratio can be increased. Is small, but a large opening area can be maintained. Therefore, paying attention to this point,
The scanning line is formed in a ladder shape including a main wiring and a short-circuit line, and a pixel electrode is formed in a region surrounded by an adjacent main wiring and an adjacent signal line, and each pixel electrode is formed by an intersection of the main wiring and the signal line. It is driven by a switching element provided for each unit.

【００２４】つまり、短絡した各主配線に接続された各
スイッチング素子は、接続された各絵素電極を同一に駆
動するため、従来技術の項で前述した、絵素分割方式の
冗長設計と同じ構成を成し、たとえ一方のスイッチング
素子や絵素電極に不良等が生じても、他の主配線に接続
されたもう一方のスイッチング素子や絵素電極が正常に
作動するため、点欠陥を目立たなくできる。That is, since each switching element connected to each short-circuited main wiring drives each connected picture element electrode in the same manner, the switching element is the same as the redundant design of the picture element division system described in the section of the prior art. Even if one switching element or picture element electrode is defective, the other switching element or picture element electrode connected to the other main wiring operates normally, so that point defects stand out. Can be eliminated.

【００２５】そして、この場合、従来の絵素分割方式の
冗長設計と異なり、走査線を梯子形状に形成しているの
で、上記した請求項１、２の作用説明で述べたように、
走査線の断線に対する冗長性もある。したがって、上記
の構成を採用することで、走査線の断線による線欠陥不
良の低減と共に、点欠陥不良も効果的に低減できる。In this case, unlike the conventional redundant design of the picture element division system, the scanning lines are formed in a ladder shape.
There is also redundancy for scan line disconnection. Therefore, by adopting the above configuration, it is possible to effectively reduce the line defect defect due to the disconnection of the scanning line and the point defect defect.

【００２６】本発明の請求項４記載のアクティブマトリ
クス基板では、上記請求項１、２又は３の構成におい
て、上記信号線が、幅広に設けられた絵素電極の間に
て、複数の経路をとり得るように分岐して形成されてい
ることを特徴としている。In the active matrix substrate according to a fourth aspect of the present invention, in the configuration according to the first, second or third aspect, the signal line is provided with a plurality of paths between picture element electrodes provided widely. It is characterized in that it is branched so that it can be taken.

【００２７】上記の構成においては、走査線に加えて、
スイッチング素子に対して信号電圧を供給する信号線も
複数の経路をとり得るように分岐して形成されているの
で、走査線だけでなく信号線の配線の冗長性も高くな
り、信号線の断線不良による線欠陥不良の発生率を大幅
に低減させることができる。もちろんこの場合も、開口
率を何ら低下させることはない。そしてここでも、複数
の経路をとり得る分岐した配線仕様としては、具体的に
は、請求項５記載のように、梯子形状に形成すればよ
い。In the above configuration, in addition to the scanning lines,
Since the signal line for supplying the signal voltage to the switching element is also formed so as to be branched so as to take a plurality of paths, the redundancy of not only the scanning line but also the signal line is increased, and the signal line is disconnected. The occurrence rate of line defect failure due to failure can be greatly reduced. Of course, also in this case, the aperture ratio is not reduced at all. In this case as well, the branched wiring specification that can take a plurality of routes may be specifically formed in a ladder shape.

【００２８】本発明の請求項６記載のアクティブマトリ
クス基板では、上記請求項１ないし５の何れかの構成に
おいて、上記走査線あるいは信号線の少なくとも何れか
一方が、交差部において幅細化されていることを特徴と
している。According to a sixth aspect of the present invention, in the active matrix substrate according to any one of the first to fifth aspects, at least one of the scanning line and the signal line is narrowed at an intersection. It is characterized by having.

【００２９】走査線や信号線を複数の経路をとり得るよ
うに形成すると、走査線と信号線の交差部面積が増大す
るため、走査線と信号線とが短絡する不良や、交差部で
発生する寄生容量により信号遅延が発生するなどの表示
上の問題も起こり易くなる。しかしながら、上記の構成
により、走査線と信号線の交差部面積を低減できるの
で、上記した短絡不良を起こり難くすると共に、また、
交差部に生じる寄生容量を低減し、優れた表示性能を確
保できる。When the scanning line and the signal line are formed so as to take a plurality of paths, the area of the intersection between the scanning line and the signal line increases. Display problems such as a signal delay due to the parasitic capacitance tend to occur. However, according to the above configuration, the area of the intersection between the scanning line and the signal line can be reduced.
Parasitic capacitance generated at the intersection can be reduced, and excellent display performance can be secured.

【００３０】本発明の請求項７記載の液晶パネルは、上
記請求項１ないし６の何れかに記載のアクティブマトリ
クス基板と対向電極付の対向基板との間に液晶層を挟装
してなるので、大画面液晶パネルでありながら、不良率
を低く抑えて、安価にて製造できる。According to a seventh aspect of the present invention, there is provided a liquid crystal panel comprising a liquid crystal layer sandwiched between the active matrix substrate according to any one of the first to sixth aspects and a counter substrate having a counter electrode. Although it is a large-screen liquid crystal panel, it can be manufactured at a low cost with a low defect rate.

【００３１】また、本発明の請求項８記載の液晶パネル
は、上記請求項７に記載の液晶パネルを複数枚、同一平
面上に並置してつなぎ合わせてなるので、請求項７に記
載の液晶パネルよりもさらに大画面化が図れる。The liquid crystal panel according to the eighth aspect of the present invention comprises a plurality of the liquid crystal panels according to the seventh aspect arranged side by side on the same plane and joined together. The screen can be made even larger than the panel.

【００３２】また、本発明の請求項９記載の液晶パネル
は、上記請求項１ないし６の何れかに記載のアクティブ
マトリクス基板を複数枚同一平面上に並置してつなぎ合
わせてマルチ基板とし、このマルチ基板と対向電極付の
対向基板との間に液晶層を挟装してなるので、上記した
請求項８記載の液晶パネルと同様に、大画面液晶パネル
でありながら、不良率を低く抑えて、安価にて製造でき
る。In a liquid crystal panel according to a ninth aspect of the present invention, a plurality of active matrix substrates according to any one of the first to sixth aspects are juxtaposed and connected on the same plane to form a multi-substrate. Since the liquid crystal layer is sandwiched between the multi-substrate and the opposing substrate provided with the opposing electrode, the defect rate can be kept low while being a large-screen liquid crystal panel as in the liquid crystal panel according to the above-mentioned claim 8. , And can be manufactured at low cost.

【００３３】[0033]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

〔実施の形態１〕本発明の実施の一形態について図１な
いし図７に基づいて説明すれば、以下の通りである。[Embodiment 1] An embodiment of the present invention will be described below with reference to FIGS.

【００３４】本実施の形態の液晶パネルは、図２に示す
ように、マルチパネル４と、該マルチパネル４の表裏に
それぞれ配設され、マルチパネル４のほぼ全面を覆う大
きさを有する２枚の偏光板３ａ・３ｂとからなる。As shown in FIG. 2, the liquid crystal panel according to the present embodiment has a multi-panel 4 and two panels each of which is disposed on the front and back of the multi-panel 4 and has a size to cover almost the entire surface of the multi-panel 4. Of polarizing plates 3a and 3b.

【００３５】マルチパネル４は、２枚のアクティブマト
リクス型の液晶パネル１ａ・１ｂ（以下、分割パネルと
称する）が、透明な補強基板２の同一平面上に隣接配置
されると共に、分割パネル１ａ・１ｂの側面同士と、分
割パネル１ａ・１ｂ及び補強基板２の対向面同士とが、
透明接着材５にて貼り合わされた構成である。The multi-panel 4 includes two active matrix type liquid crystal panels 1a and 1b (hereinafter, referred to as divided panels) which are arranged adjacent to each other on the same plane of the transparent reinforcing substrate 2 and which is divided into two panels. 1b and the opposing surfaces of the divided panels 1a and 1b and the reinforcing substrate 2
This is a configuration in which the transparent adhesive 5 is applied.

【００３６】図３（ａ)(ｂ）に、上記の分割パネル１ａ
・１ｂを接続して１枚のマルチパネル４とする様子を示
す。同図（ａ）は、接続前の様子を示しており、分割パ
ネル１ａ・１ｂは、各々分断ラインＬにて分断され、同
図（ｂ）に示すように、分断された側面同士が貼り合わ
される。FIGS. 3A and 3B show the above-mentioned divided panel 1a.
1b shows how one multi-panel 4 is connected to form one multi-panel 4. FIG. 1A shows a state before connection, and the divided panels 1a and 1b are each divided by a dividing line L, and the divided side surfaces are bonded to each other as shown in FIG. You.

【００３７】このように２枚の分割パネル１ａ・１ｂを
つなぎ合わせることで、２倍の面積の液晶パネルを実現
することが可能となる。例えば、上記の分割パネル１ａ
・１ｂを対角２９型の液晶パネルとすると、これらを同
一平面上に上記のようにつなぎ合わせることにより、対
角４０型のマルチパネル４を得ることができる。By joining the two divided panels 1a and 1b in this manner, it is possible to realize a liquid crystal panel having a double area. For example, the above-mentioned split panel 1a
If 1b is a 29-inch diagonal liquid crystal panel, by connecting them on the same plane as described above, a 40-inch diagonal multi-panel 4 can be obtained.

【００３８】図３（ａ)(ｂ）中、マトリクス状のライン
が後述する遮光膜のブラックマトリクス２１である。ま
た、このブラックマトリクス２１で区分される細長い矩
形が、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３色に対
応した絵素である。詳細については後述するが、カラー
表示の際の最小単位となる表示画素７内には、合計６つ
の絵素が配設されている。In FIGS. 3A and 3B, the matrix lines are black matrices 21 of a light-shielding film described later. The elongated rectangles divided by the black matrix 21 are picture elements corresponding to three colors of red (R), green (G), and blue (B). Although details will be described later, a total of six picture elements are arranged in the display pixel 7 which is the minimum unit in color display.

【００３９】また、図３（ｂ）に示すように、分割パネ
ル１ａ・１ｂにおける隣接する表示画素７・７（図中の
幅広のライン）の間隔（画素ピッチ）Ｓ1 と、接続部８
を挟んで隣接する分割パネル１ａ・１ｂにおける２つの
表示画素７・７間の間隔（画素ピッチ）Ｓ2 とは等しく
設定されている。Further, as shown in FIG. 3 (b), the spacing (pixel pitch) S 1 of the display pixel 7-7 adjacent in the dividing panels 1a-1b (wide line in the figure), the connecting portion 8
Is set equal to the interval (pixel pitch) S 2 between two display pixels 7.7 in sandwiched therebetween adjacent dividing panels 1a-1b a.

【００４０】上記の液晶パネルにおいては、図２に示す
２枚の偏光板３ａ・３ｂが、互いの偏光軸が直交する直
交ニコルで配設されている。これにより、分割パネル１
ａ・１ｂを接続した接続部８から漏れた光は、偏光板３
ａ・３ｂの直交ニコル状態では出射せず黒色を呈するの
で、接続部８が目立ち難い。In the above liquid crystal panel, the two polarizing plates 3a and 3b shown in FIG. 2 are arranged in orthogonal Nicols in which the polarization axes are orthogonal to each other. Thereby, the split panel 1
The light leaking from the connection portion 8 connecting the a and 1b is
In the crossed Nicols state of a and 3b, the light is not emitted and the color is black, so that the connecting portion 8 is hardly conspicuous.

【００４１】その他、上記の液晶パネルにおいては、マ
ルチパネル４における接続部８を目立ち難くするため
に、上記の透明接着材５に分割パネル１ａ・１ｂに用い
られている透明基板６・９の材料とほぼ同じ屈折率を有
するものが選択されている。また、ブラックマトリクス
２１に光を吸収する黒色材料が用いられており、ブラッ
クマトリクス２１による表面反射を無くしてより一層接
続部８を目立ち難くしている。In addition, in the above-mentioned liquid crystal panel, in order to make the connection portion 8 in the multi-panel 4 less noticeable, the material of the transparent substrates 6 and 9 used for the divided panels 1 a and 1 b is applied to the transparent adhesive 5. Those having substantially the same refractive index as those described above are selected. Further, a black material that absorbs light is used for the black matrix 21, and the surface reflection by the black matrix 21 is eliminated, so that the connection portions 8 are made more inconspicuous.

【００４２】次に、上記のマルチパネル４を構成する分
割パネル１ａ・１ｂについて詳細に説明する。但し、分
割パネル１ａ・１ｂは同一の構成であるので、ここでは
分割パネル１ａの構成についてのみ説明する。Next, the divided panels 1a and 1b constituting the multi-panel 4 will be described in detail. However, since the divided panels 1a and 1b have the same configuration, only the configuration of the divided panel 1a will be described here.

【００４３】分割パネル１ａは、図２に示すように、ガ
ラス等からなる透明基板６上に、カラーフィルタ１０ａ
や、対向電極（図示せず）等を配設したカラーフィルタ
基板１０と、同じくガラス等からなる透明基板９上に、
スイッチング素子であるＴＦＴ（図示せず）等が形成さ
れたアクティブマトリクス基板であるＴＦＴ基板１１と
が、シール材１２を介して貼り合わされ、両基板１０・
１１間に液晶層１４が封入された構成である。As shown in FIG. 2, the divided panel 1a is provided with a color filter 10a on a transparent substrate 6 made of glass or the like.
Alternatively, on a color filter substrate 10 provided with a counter electrode (not shown) and the like and a transparent substrate 9 also made of glass or the like,
A TFT substrate 11, which is an active matrix substrate on which a TFT (not shown) serving as a switching element is formed, is bonded via a sealing material 12.
In this configuration, a liquid crystal layer 14 is sealed between the liquid crystal layers 11.

【００４４】図４に、カラーフィルタ基板１０の平面図
を示す。カラーフィルタ基板１０では、ＲＧＢの色材膜
２０Ｒ・２０Ｇ・２０Ｂと、各色材膜２０（任意の色）
の周囲を埋める前述したブラックマトリクス２１（図
中、斜線にて示す）とが配設されている。これら各色材
膜２０とブラックマトリクス２１とで、カラーフィルタ
１０ａが構成される。FIG. 4 is a plan view of the color filter substrate 10. In the color filter substrate 10, the RGB color material films 20R, 20G, and 20B, and each color material film 20 (arbitrary color)
And the above-described black matrix 21 (shown by oblique lines in the figure) that fills the periphery. These color material films 20 and the black matrix 21 constitute a color filter 10a.

【００４５】図中、二点鎖線にて囲む領域が、カラー表
示を行う上で１画素単位となる表示画素７であり、１表
示画素７内に、３色の色材膜２０Ｒ・２０Ｇ・２０Ｂ
が、それぞれ２つずつ配設されている。In the figure, a region surrounded by a two-dot chain line is a display pixel 7 which is one pixel unit for performing color display. In one display pixel 7, three color material films 20R, 20G, and 20B are provided.
Are provided two each.

【００４６】隣接する１表示画素７・７間の隣接する色
材膜２０・２０間は、同一の１表示画素７内に配設され
た隣接する色材膜２０・２０間より大きく形成され、こ
の部分のブラックマトリクス２１も幅広に形成されてい
る。上記の各色材膜２０Ｒ・２０Ｇ・２０Ｂの形状は、
図１にその平面図を示すＴＦＴ基板１１側に設けられた
個々の絵素電極１７Ｒ・１７Ｇ・１７Ｂの形状に対応し
ている。The space between the adjacent color material films 20 between the adjacent one display pixels 7 is formed larger than the space between the adjacent color material films 20 provided in the same one display pixel 7. The black matrix 21 in this portion is also formed wide. The shapes of the respective color material films 20R, 20G, and 20B are as follows.
This corresponds to the shape of each of the picture element electrodes 17R, 17G, and 17B provided on the TFT substrate 11 side whose plan view is shown in FIG.

【００４７】ＴＦＴ基板１１では、図１に示すように、
走査線としての複数のゲートバスライン（図中、斜線に
て示す）１８と信号線としての複数のソースバスライン
（任意の色）１９とが、図示しないゲート絶縁膜を介し
て互いに交差するようにマトリクス状に配設されてい
る。これらゲートバスライン１８及びソースバスライン
１９は、例えばα−Ｔａ等から形成される。In the TFT substrate 11, as shown in FIG.
A plurality of gate bus lines (indicated by oblique lines in the drawing) 18 as scanning lines and a plurality of source bus lines (arbitrary colors) 19 as signal lines intersect with each other via a gate insulating film (not shown). Are arranged in a matrix. The gate bus line 18 and the source bus line 19 are formed of, for example, α-Ta or the like.

【００４８】上記ゲートバスライン１８は、梯子形状を
なし、１つの表示画素７内に、並走する２本の主配線１
８ａ・１８ａが形成されると共に、両主配線１８ａ・１
８ａは、表示画素７毎に、短絡線１８ｂにて短絡されて
いる。上記ソースバスライン１９は、ＲＧＢの３色に合
わせて、１つの表示画素７内に３本配設されている。ソ
ースバスライン１９Ｒには赤色のデータ信号（信号電
圧）が、ソースバスライン１９Ｇには緑色のデータ信号
が、ソースバスライン１９Ｂには青色のデータ信号が供
給される。The gate bus line 18 has a ladder shape and includes two main wirings 1 running in parallel in one display pixel 7.
8a and 18a are formed, and both main wirings 18a and 1a are formed.
8a is short-circuited for each display pixel 7 by a short-circuit line 18b. The three source bus lines 19 are provided in one display pixel 7 according to the three colors of RGB. A red data signal (signal voltage) is supplied to the source bus line 19R, a green data signal is supplied to the source bus line 19G, and a blue data signal is supplied to the source bus line 19B.

【００４９】そして、このように梯子形状に形成された
ゲートバスライン１８とソースバスライン１９Ｒ・１９
Ｇ・１９Ｂとの交差部Ａ毎、つまり、ゲートバスライン
１８の２本の主配線１８ａ・１８ａとソースバスライン
１９Ｒ・１９Ｇ・１９Ｂとの交差部Ａ毎に、絵素電極１
７Ｒ・１７Ｇ・１７Ｂと、ＩＴＯ(Indium Tin Oxide)等
からなる各絵素電極１７（任意の色）の駆動を制御する
ＴＦＴ（スイッチング素子）１３とが配設されている。The ladder-shaped gate bus line 18 and source bus lines 19R and 19 are thus formed.
G, 19B, that is, at each intersection A between the two main wirings 18a, 18a of the gate bus line 18 and the source bus lines 19R, 19G, 19B, the pixel electrode 1
7R, 17G, 17B, and a TFT (switching element) 13 for controlling driving of each picture element electrode 17 (arbitrary color) made of ITO (Indium Tin Oxide) or the like are provided.

【００５０】上記ＴＦＴ１３は、ゲートバスライン１８
よりゲート信号（走査電圧）が供給されてＯＮ／ＯＦＦ
が制御され、ＯＮ状態のとき、ソースバスライン１９よ
り供給されるデータ信号の絵素電極１７への印加をスイ
ッチングするものである。図５に、逆スタガ型のＴＦＴ
の構成例を示す。ゲートバスライン１８より分岐された
ゲート電極１８ｃ上に、ゲート絶縁膜２５、アモルファ
スＳｉ等からなる半導体層２６、及び絵素電極１７に接
続されるドレイン電極２７ｂとソースバスライン１９に
接続されるソース電極２７ａとが順に積層されている。The TFT 13 is connected to the gate bus line 18
ON / OFF by supplying gate signal (scan voltage)
Is controlled to switch the application of the data signal supplied from the source bus line 19 to the picture element electrode 17 when it is in the ON state. FIG. 5 shows an inverted stagger type TFT.
An example of the configuration will be described. On the gate electrode 18c branched from the gate bus line 18, a gate insulating film 25, a semiconductor layer 26 made of amorphous Si or the like, and a drain electrode 27b connected to the picture element electrode 17 and a source connected to the source bus line 19 The electrodes 27a are sequentially stacked.

【００５１】また、図６に、上記ＴＦＴ基板１１上に形
成されたソースバスライン１９とゲートバスライン１８
の配線を、等価回路図にて示す。この図からも分かるよ
うに、１表示画素７内に、ＲＧＢの絵素電極１７Ｒ・１
７Ｇ・１７Ｂが、各々２つずつ配設されており、同じ色
の絵素電極１７は、異なるＴＦＴ１３で同一に駆動され
るようになっている。FIG. 6 shows a source bus line 19 and a gate bus line 18 formed on the TFT substrate 11.
Are shown in an equivalent circuit diagram. As can be seen from this figure, the RGB picture element electrodes 17R-1 are provided in one display pixel 7.
7G and 17B are provided two each, and the pixel electrodes 17 of the same color are driven identically by different TFTs 13.

【００５２】このような構成を有するＴＦＴ基板１１を
備えた液晶パネルにおいては、例えば図６に示すよう
に、あるゲートバスライン１８’の１箇所（参照符α）
に断線が生じたとしても、短絡線１８ｂを介して断線し
た部分以降に位置する絵素電極１７に対してもゲート信
号を供給できるため、ゲートバスライン１８’全体の導
通に影響を与えることがない。もちろん該ゲートバスラ
イン１８’上に複数の断線が生じても、隣接する短絡線
１８ｂ・１８ｂ間に挟まれた他方の主配線１８ａに同時
に断線（参照符β）が生じない限り、ゲートバスライン
１８’全体の導通に影響を与えることはない。In a liquid crystal panel provided with the TFT substrate 11 having such a configuration, for example, as shown in FIG. 6, one location (reference numeral α) of a certain gate bus line 18 ′
Even if a disconnection occurs, the gate signal can be supplied to the picture element electrode 17 located after the disconnected portion via the short-circuit line 18b, which may affect the conduction of the entire gate bus line 18 '. Absent. Of course, even if a plurality of disconnections occur on the gate bus line 18 ', as long as the other main wiring 18a sandwiched between the adjacent short-circuit lines 18b does not disconnect at the same time (reference numeral β), the gate bus line 18' It does not affect the conduction of the whole 18 '.

【００５３】このように、ゲートバスライン１８を梯子
形状にすることで、ゲートバスライン１８における断線
不良発生率を大幅に低減し、これによる線欠陥不良の発
生率を低減できる。As described above, by forming the gate bus line 18 in a ladder shape, the rate of occurrence of disconnection failure in the gate bus line 18 can be greatly reduced, thereby reducing the rate of occurrence of line defect failure.

【００５４】しかも、上記の構成のＴＦＴ基板１１を備
えた液晶パネルにおいては、１表示画素７当たりに、Ｒ
ＧＢの絵素電極１７Ｒ・１７Ｇ・１７Ｂが、各々２つず
つ配設されており、これら２つの同じ色の絵素電極１７
・１７は、異なるＴＦＴ１３で同一駆動されるようにな
っている。In addition, in the liquid crystal panel provided with the TFT substrate 11 having the above-described structure, one display pixel 7 has R
Two pixel electrodes 17R, 17G, and 17B of GB are provided, and these two pixel electrodes 17 of the same color are provided.
17 is driven identically by different TFTs 13.

【００５５】したがって、仮に２つのうちの一方の絵素
電極、例えば図６における絵素電極１７Ｒ’やそれに接
続されたＴＦＴ１３’に欠陥不良が生じたとしても、同
時に駆動されるもう一方の絵素電極１７Ｒ”やそれに接
続されたＴＦＴ１３”が正常に動作していれば、点欠陥
は目立ち難くい。Therefore, even if a defect occurs in one of the two picture element electrodes, for example, the picture element electrode 17R 'in FIG. 6 or the TFT 13' connected thereto, the other picture element simultaneously driven If the electrode 17R ″ and the TFT 13 ″ connected to the electrode 17R ″ are operating normally, the point defect is hardly noticeable.

【００５６】このように、図１に示すＴＦＴ基板１１の
構造（配線構造）とすることで、ゲートバスライン１８
の断線不良による線欠陥と、絵素電極１７やＴＦＴ１３
の不良による点欠陥の両不良に対して冗長性を付加する
ことができる。As described above, the structure (wiring structure) of the TFT substrate 11 shown in FIG.
Line defect due to disconnection failure of the pixel electrode 17 and the TFT 13
Redundancy can be added to both of the point defects due to the above-mentioned failure.

【００５７】また、上記分割パネル１ａ・１ｂでは、ゲ
ートバスライン１８を梯子形状としたことで、ブラック
マトリクス２１の形成領域が若干増加し、開口面積がや
や減少するものも、大画面液晶パネルであり、もともと
画素サイズが大きく、高い開口面積が得られるものであ
るので、表示性能に影響を与えるものではない。In the divided panels 1a and 1b, the gate bus line 18 is formed in a ladder shape, so that the formation area of the black matrix 21 is slightly increased and the opening area is slightly reduced. Yes, since the pixel size is originally large and a large opening area can be obtained, it does not affect the display performance.

【００５８】実際に、従来のゲートバスラインの配線パ
ターン、及び本実施の形態における梯子形状のゲート
バスライン１８の配線パターンにおいて、図２に示す
構造で４０型の液晶パネルを作製した結果、表１、表２
に示すように、従来のゲートバスラインの配線パターン
を採用した場合に比べて、ゲートバスライン１８の断
線不良発生率が皆無となり、点欠陥不良率が１／７以下
となることが確認できた。Actually, a 40-inch liquid crystal panel having the structure shown in FIG. 2 was manufactured using the conventional wiring pattern of the gate bus line and the wiring pattern of the ladder-shaped gate bus line 18 in the present embodiment. 1, Table 2
As shown in the figure, the disconnection failure rate of the gate bus line 18 was zero and the point defect failure rate was 1/7 or less as compared with the case where the wiring pattern of the conventional gate bus line was adopted. .

【００５９】[0059]

【表１】 [Table 1]

【００６０】[0060]

【表２】 [Table 2]

【００６１】なお、このときの画素サイズや開口率（全
面積に対する開口部〔カラーフィルタの形成領域〕の面
積比）、解像度は以下の表３に示す通りである。At this time, the pixel size, the aperture ratio (the ratio of the area of the opening [color filter forming region] to the total area), and the resolution are as shown in Table 3 below.

【００６２】[0062]

【表３】 [Table 3]

【００６３】また、ゲートバスライン１８とソースバス
ライン１９との交差部における形状に関してであるが、
図７に示すように、交差部におけるゲートバスライン１
８、つまり主配線１８ａ・１８ａの幅を細くすることが
望ましい。これは、上記したＴＦＴ基板１１のように、
ゲートバスライン１８を梯子形状とすると、ソースバス
ライン１９との交差部Ａの数が増加し、ゲートバスライ
ン１８とソースバスライン１９との間の短絡不良も増加
する傾向にあるためである。そこで、上記構造を採用す
ることにより、交差部Ａの数は増えるが、交差部Ａにお
いてゲートバスライン１８とソースバスライン１９とが
互いに重なる面積を小さくすることができるので、ゲー
トバスライン１８とソースバスライン１９との間の短絡
不良を低減できる。As for the shape at the intersection of the gate bus line 18 and the source bus line 19,
As shown in FIG. 7, the gate bus line 1 at the intersection
8, that is, it is desirable to reduce the width of the main wirings 18a. This is similar to the TFT substrate 11 described above.
This is because, when the gate bus line 18 has a ladder shape, the number of intersections A with the source bus line 19 increases, and the short-circuit failure between the gate bus line 18 and the source bus line 19 tends to increase. Therefore, by adopting the above structure, the number of intersections A increases, but the area where the gate bus line 18 and the source bus line 19 overlap each other at the intersection A can be reduced. Short circuit failure with the source bus line 19 can be reduced.

【００６４】さらに、上記構成では同時に、交差部Ａで
発生する寄生容量を小さくすることができる。寄生容量
は交差部Ａにおいてゲートバスライン１８とソースバス
ライン１９とが重なる面積が大きい程大きくなるが、こ
の寄生容量が表示データに影響を与え、信号遅延を生じ
させ、表示性能を悪化させるという問題がある。液晶パ
ネルが大画面になるほど、すなわち、交差部Ａの面積が
大きくなるほど、寄生容量の影響を受け易いが、上記の
ように交差部Ａの面積を小さくすることができれば、寄
生容量も小さくなるので、大画面化に伴う表示性能の低
下を抑制することができる。ここではソースバスライン
１９よりも幅の広いゲートバスライン１８の幅を細くし
たが、ソースバスライン１９の方が幅が広い場合等は、
ソースバスライン１９側を細くするようにすればよい。Further, in the above configuration, at the same time, the parasitic capacitance generated at the intersection A can be reduced. The parasitic capacitance increases as the area where the gate bus line 18 and the source bus line 19 overlap at the intersection A increases, but this parasitic capacitance affects display data, causing signal delay and deteriorating display performance. There's a problem. The larger the screen of the liquid crystal panel, that is, the larger the area of the intersection A, the more easily the parasitic capacitance is affected. However, if the area of the intersection A can be reduced as described above, the parasitic capacitance is also reduced. In addition, it is possible to suppress a decrease in display performance due to the enlargement of the screen. Here, the width of the gate bus line 18 which is wider than the source bus line 19 is narrowed. However, when the width of the source bus line 19 is wider, for example,
What is necessary is just to make the source bus line 19 side thin.

【００６５】なお、上述した実施の形態においては、ゲ
ートバスライン１８を梯子形状に配置しているため、必
然的にゲートバスライン１８の専有する面積が大きくな
るが、つなぎ合わせ方式の液晶パネルでは、接続部８に
おける画素ピッチを他の部分の画素ピッチと揃えるため
に意図的に幅の広いブラックマトリクス２１を設けてい
ることが多いので、ブラックマトリクス２１に覆われる
ように梯子形状のゲートバスライン１８を形成すること
が容易である。In the above embodiment, since the gate bus lines 18 are arranged in a ladder shape, the area occupied by the gate bus lines 18 inevitably increases. In many cases, a wide black matrix 21 is intentionally provided in order to make the pixel pitch in the connection portion 8 the same as the pixel pitch in the other portions, so that the ladder-shaped gate bus line is covered by the black matrix 21. 18 is easy to form.

【００６６】また、一般につなぎ合わせ方式でなければ
作製が困難となるような大画面表示装置は、壁掛けテレ
ビジョン等の据え置き型ディスプレイとして使用される
ので、ノート型ＰＣ等のような携帯性を伴う機器に用い
られる表示装置程に低消費電力化が求められない。この
ため、ブラックマトリクス２１の占有面積を意図的に増
加させ開口面積（光の透過領域）を小さくしたとしても
（液晶パネルの開口率を小さくしたとしても）、液晶パ
ネルの背面に備えられるバックライトの光量を増加させ
ることが容易であり、これにより簡単に表示の明るさを
保つことが可能である。A large-screen display device, which is generally difficult to manufacture without a splicing method, is used as a stationary display such as a wall-mounted television. Low power consumption is not required for a display device used for a device. For this reason, even if the occupied area of the black matrix 21 is intentionally increased to reduce the opening area (light transmission area) (even if the aperture ratio of the liquid crystal panel is reduced), the backlight provided on the back surface of the liquid crystal panel It is easy to increase the amount of light, and thereby it is possible to easily maintain the brightness of the display.

【００６７】実際に、上述の表３で示したように、従来
のゲートバスラインの配線パターンを用いた場合と、
梯子形状のゲートバスライン１８の配線パターンを用
いた場合とでは３％の開口率の低下が見られたが、バッ
クライトの光量を３％向上させることで、同等の明るさ
を実現できた。Actually, as shown in Table 3 above, the case where the conventional wiring pattern of the gate bus line is used,
Although the aperture ratio decreased by 3% in comparison with the case where the wiring pattern of the ladder-shaped gate bus line 18 was used, the same brightness could be realized by increasing the light amount of the backlight by 3%.

【００６８】つまり、上記した液晶パネルの構造は、つ
なぎ合わせ方式でなければ作製が困難となるような大画
面液晶パネルにおいて、より適した構造と言える。但
し、つなぎ合わせ方式であるという構成は、必要条件で
はなく、比較的画素が大きく、開口率の確保が容易な大
画面液晶パネルであれば、上記実施の形態のゲートバス
ライン１８の配線パターンを適用できる。That is, it can be said that the above-described structure of the liquid crystal panel is more suitable for a large-screen liquid crystal panel whose manufacture is difficult unless the connection method is used. However, the configuration of the splicing method is not a necessary condition, and the wiring pattern of the gate bus line 18 in the above embodiment is not required if the liquid crystal panel is a large-screen liquid crystal panel having relatively large pixels and easily securing an aperture ratio. Applicable.

【００６９】また、本実施の形態では、分割パネル１ａ
・１ｂを２枚接続して１枚のマルチパネル４を構成した
が、接続枚数はこれに限定されず、かつ、構成も液晶パ
ネル同士を接続するものだけには限定されない。つま
り、従来技術の項で述べたように、アクティブマトリク
ス基板側のみ４分割されており、これらを同一平面上に
おいて並設して接続してマルチ基板とし、該マルチ基板
を１枚の対向基板に対向させて貼り合わせたつなぎ合わ
せ方式の液晶パネルにおいても適用できる。In this embodiment, the divided panel 1a
The two multi-panels 1b are connected to form one multi-panel 4, but the number of connected multi-panels 4 is not limited to this, and the configuration is not limited to only those connecting the liquid crystal panels. That is, as described in the section of the related art, only the active matrix substrate side is divided into four parts, these are arranged side by side on the same plane and connected to form a multi-substrate, and the multi-substrate is connected to one counter substrate. The present invention can also be applied to a joining type liquid crystal panel which is attached to face to face.

【００７０】さらに、本実施の形態では、点欠陥不良の
冗長性を備えるべく、ＴＦＴ基板１１においては、図１
に示すように、１つの表示画素７の各絵素が複数（ここ
では２つ）に分割された絵素分割法を採り入れたもので
あったが、図８に示すように、ソースバスライン２８
（斜線にて示す）のみを、ブラックマトリクスの占有領
域下において梯子形状としてもよい。この場合、点欠陥
に対する冗長性は備えないが、ゲートバスライン２８を
梯子形状としたことで、ゲートバスライン２８における
断線欠陥の冗長性を、上記の図１のＴＦＴ基板１１と同
様に、開口率を何ら低下させることなく備えることがで
きる。Further, in this embodiment, in order to provide the redundancy of the point defect failure, the TFT substrate 11 has the structure shown in FIG.
As shown in FIG. 8, each picture element of one display pixel 7 employs a picture element division method in which the picture elements are divided into a plurality (here, two). However, as shown in FIG.
(Shown by oblique lines) may have a ladder shape under the occupied area of the black matrix. In this case, the gate bus line 28 has a ladder shape, but the redundancy of the disconnection defect in the gate bus line 28 can be reduced similarly to the TFT substrate 11 of FIG. It can be provided without any reduction in rate.

【００７１】〔実施の形態２〕本発明の他の実施の形態
について、図９、図１０に基づいて説明すれば、以下の
通りである。尚、説明の便宜上、前記の実施の形態１に
て示した部材と同一の機能を有する部材には、同一の符
号を付記し、その説明を省略する。[Second Embodiment] The following will describe another embodiment of the present invention with reference to FIGS. 9 and 10. For the sake of convenience, members having the same functions as those described in the first embodiment will be denoted by the same reference numerals, and description thereof will be omitted.

【００７２】なお、本実施の形態の液晶パネルも、２枚
の分割パネル１ａ・１ｂをつなぎ合わせて１枚のマルチ
パネル４となっているなど、基本的な構造は、図２に示
した前述の実施の形態１の液晶パネルと同じである。The basic structure of the liquid crystal panel of the present embodiment is the same as that of FIG. 2 except that the two divided panels 1a and 1b are connected to form a single multi-panel 4. This is the same as the liquid crystal panel of the first embodiment.

【００７３】図９に、本実施の形態の液晶パネルの分割
パネル１ａの、ＴＦＴ基板１１’の構成を示す。FIG. 9 shows the structure of the TFT substrate 11 'of the divided panel 1a of the liquid crystal panel of the present embodiment.

【００７４】該ＴＦＴ基板１１’では、ゲートバスライ
ン１８（図中、斜線にて示す）に加えて、表示画素７内
に配設されていたＲＧＢに対応した３つのソースバスラ
イン２９Ｒ・２９Ｇ・２９Ｂ（図中、網かけにて示す）
までも、それぞれゲートバスライン１８と同様に梯子形
状をなしている。つまり、ソースバスライン２９は何れ
も、２本の主配線２９ａ・２９ａと、これら主配線２９
ａ・２９ａを短絡する短絡線２９ｂとからなり、短絡線
２９ｂは、表示画素７毎に設けられている。In the TFT substrate 11 ′, in addition to the gate bus lines 18 (shown by oblique lines in the figure), three source bus lines 29 R, 29 G, 29B (shaded in the figure)
, Each has a ladder shape similarly to the gate bus line 18. In other words, each of the source bus lines 29 has two main wirings 29a, 29a and these main wirings 29a.
a and a short-circuit line 29b that short-circuits a and 29a. The short-circuit line 29b is provided for each display pixel 7.

【００７５】図１０に、図９のＴＦＴ基板１１’に対向
配置されるカラーフィルタ基板１０‘の構成を示す。梯
子形状をなす上記ソースバスライン２９は何れも、ブラ
ックマトリクス２１の占有領域下に配設されているの
で、液晶パネルの開口率を何ら低下させるものではな
い。FIG. 10 shows the structure of a color filter substrate 10 ′ which is arranged to face the TFT substrate 11 ′ of FIG. Each of the source bus lines 29 having a ladder shape is disposed below the occupied area of the black matrix 21, and therefore does not lower the aperture ratio of the liquid crystal panel at all.

【００７６】このようなＴＦＴ基板１１’の配線構造を
することで、ゲートバスライン１８の断線不良による線
欠陥不良と、絵素電極１７やＴＦＴ１３の不良による点
欠陥不良に加えて、ソースバスライン２９の断線不良に
よる線欠陥不良に対しても冗長性を付加することができ
る。With such a wiring structure of the TFT substrate 11 ′, in addition to the line defect failure due to the disconnection failure of the gate bus line 18 and the point defect failure due to the failure of the pixel electrode 17 and the TFT 13, the source bus line Redundancy can also be added to the line defect failure due to the 29 disconnection failure.

【００７７】実際に、従来のソースバスラインの配線パ
ターン、及び本実施の形態における梯子形状のゲート
バスライン１８と梯子形状のソースバスライン２９の配
線パターンにおいて、図２に示す構造で４０型の液晶
パネルを作製した結果、前述の表１、表２に示すよう
に、従来のゲートバスラインの配線パターンを採用し
た場合に比べて、ゲートバスライン１８の断線不良発生
率が皆無となり、点欠陥不良率が１／７以下となること
が確認できたことに加え、表４に示すように、従来の配
線パターンに比べ、ソースバスライン２９の断線不良
発生率も１／１０以下となることが確認できた。Actually, in the wiring pattern of the conventional source bus line and the wiring pattern of the ladder-shaped gate bus line 18 and the ladder-shaped source bus line 29 in the present embodiment, the structure shown in FIG. As a result of manufacturing the liquid crystal panel, as shown in Tables 1 and 2 above, the rate of occurrence of disconnection failure of the gate bus line 18 was reduced as compared with the case where the conventional wiring pattern of the gate bus line was adopted, and the point defect was eliminated. In addition to confirming that the failure rate is 1/7 or less, as shown in Table 4, the disconnection failure occurrence rate of the source bus line 29 may be 1/10 or less as compared with the conventional wiring pattern. It could be confirmed.

【００７８】[0078]

【表４】 [Table 4]

【００７９】なお、このときの画素サイズや開口率（全
面積に対する開口部〔カラーフィルタの形成領域〕の面
積比）、解像度は前述の表３に示す通りである。The pixel size, aperture ratio (area ratio of the opening [color filter forming area] to the entire area) and resolution at this time are as shown in Table 3 above.

【００８０】また、ここでも、ゲートバスライン１８及
びソースバスライン２９の交差部Ａにおける線幅を細く
することで、実施の形態１で述べたと同様の効果を奏す
る。Also, in this case, by reducing the line width at the intersection A between the gate bus line 18 and the source bus line 29, the same effect as described in the first embodiment can be obtained.

【００８１】[0081]

【発明の効果】本発明の請求項１記載のアクティブマト
リクス基板は、以上のように、大画面液晶パネルを構成
するもので、隣接する絵素電極の間が、大画面に対応し
て幅広に形成され、この絵素電極の間に、互いに平行を
なす走査線と信号線とがマトリクス状に配置されると共
に、該マトリクスの交差部毎に、上記走査線に印加され
る走査電圧によりＯＮ／ＯＦＦして対応する絵素電極へ
の上記信号線を介しての信号電圧の印加をスイッチング
するスイッチング素子が配設されてなるアクティブマト
リクス基板において、上記走査線が、幅広に設けられた
絵素電極の間にて、複数の経路をとり得るように分岐し
て形成されている構成である。The active matrix substrate according to the first aspect of the present invention constitutes a large-screen liquid crystal panel as described above, and the space between adjacent picture element electrodes is widened corresponding to a large screen. The scanning lines and the signal lines, which are parallel to each other, are arranged in a matrix between the pixel electrodes, and are turned on / off by a scanning voltage applied to the scanning line at each intersection of the matrix. In an active matrix substrate provided with a switching element for switching the application of a signal voltage to the corresponding picture element electrode through the signal line by turning off the picture element electrode, the picture element electrode provided with a wide scanning line In this configuration, a branch is formed so as to take a plurality of paths.

【００８２】それゆえ、大画面液晶パネルの構造上の特
徴を生かして、開口率を何ら低下させることなく、走査
線の冗長性を高くして、走査線の断線不良発生率を大幅
に低減し、線欠陥不良を低減できる。なお、複数の経路
をとり得る分岐した配線仕様としては、具体的には、請
求項２記載のように、梯子形状に形成すればよい。Therefore, taking advantage of the structural characteristics of the large-screen liquid crystal panel, the redundancy of the scanning lines is increased without any reduction in the aperture ratio, and the occurrence rate of disconnection failures of the scanning lines is greatly reduced. In addition, line defect defects can be reduced. In addition, as a branched wiring specification that can take a plurality of paths, specifically, it may be formed in a ladder shape.

【００８３】その結果、このアクティブマトリクス基板
の構成を採用し、請求項７、８又は９に記載のように液
晶層を対向基板との間に挟装して液晶パネルを構成する
ことで、製造工程における不良率が低く安価な大画面液
晶パネルを提供できるという効果を奏する。As a result, the structure of the active matrix substrate is adopted, and the liquid crystal panel is formed by sandwiching the liquid crystal layer between the substrate and the opposing substrate. This has the effect of providing an inexpensive large-screen liquid crystal panel with a low defect rate in the process.

【００８４】本発明の請求項３記載のアクティブマトリ
クス基板は、以上のように、大画面液晶パネルを構成す
るもので、互いに平行をなす走査線と信号線とがマトリ
クス状に配置されると共に、上記の走査線が、互いに平
行な主配線と主配線同士を短絡する短絡線とからなる梯
子形状をなし、かつ、隣接する上記主配線と隣接する上
記信号線とに囲まれる領域に絵素電極が形成され、該主
配線と該信号線の交差部毎に、主配線に印加される走査
電圧によりＯＮ／ＯＦＦして対応する絵素電極への上記
信号線を介しての信号電圧の印加をスイッチングするス
イッチング素子が配設されている構成である。The active matrix substrate according to the third aspect of the present invention constitutes a large-screen liquid crystal panel as described above. Scanning lines and signal lines which are parallel to each other are arranged in a matrix. The scanning line has a ladder shape including a main wiring parallel to each other and a short-circuit line for short-circuiting the main wiring, and a pixel electrode is formed in a region surrounded by the adjacent main wiring and the adjacent signal line. Is formed, and at each intersection of the main wiring and the signal line, the signal voltage is turned on / off by a scanning voltage applied to the main wiring and applied to the corresponding picture element electrode via the signal line. This is a configuration in which a switching element for switching is provided.

【００８５】それゆえ、大画面液晶パネルの構造上の特
徴を生かして、走査線を梯子形状に形成することによる
冗長設計と、画素分割方式の冗長設計とで、走査線の断
線不良による線欠陥不良の低減と共に、画素やスイッチ
ング素子の不良による点欠陥不良も効果的に低減でき
る。Therefore, by utilizing the structural characteristics of the large-screen liquid crystal panel, the redundant design by forming the scan lines in a ladder shape and the redundant design by the pixel division method can be used to detect line defects due to scan line disconnection defects. Along with the reduction of defects, it is also possible to effectively reduce point defect defects due to defective pixels or switching elements.

【００８６】その結果、このアクティブマトリクス基板
の構成を採用し、請求項７、８又は９に記載のように液
晶層を対向基板との間に挟装して液晶パネルを構成する
ことで、請求項１又は２に記載したアクティブマトリク
ス基板の構成を採用した場合よりもさらに製造工程にお
ける不良率が低く安価な大画面液晶パネルを提供できる
という効果を奏する。As a result, the structure of the active matrix substrate is adopted, and the liquid crystal panel is sandwiched between the liquid crystal layer and the opposing substrate to form a liquid crystal panel. There is an effect that it is possible to provide an inexpensive large-screen liquid crystal panel with a lower failure rate in the manufacturing process than when the configuration of the active matrix substrate described in the item 1 or 2 is adopted.

【００８７】本発明の請求項４記載のアクティブマトリ
クス基板では、上記請求項１、２又は３の構成におい
て、上記信号線が、幅広に設けられた絵素電極の間に
て、複数の経路をとり得るように分岐して形成されてい
る構成である。In the active matrix substrate according to a fourth aspect of the present invention, in the configuration of the first, second, or third aspect, the signal line is provided with a plurality of paths between picture element electrodes provided widely. This is a configuration that is branched so as to be possible.

【００８８】それゆえ、開口率を何ら低下させることな
く、走査線だけでなく信号線の配線の冗長性も高くな
り、信号線の断線不良発生率を大幅に低減させることが
できる。なお、複数の経路をとり得る分岐した配線仕様
としては、具体的には、請求項５記載のように、梯子形
状に形成すればよい。Therefore, without lowering the aperture ratio, the redundancy of not only the scanning lines but also the signal lines is increased, and the rate of occurrence of disconnection failures of the signal lines can be greatly reduced. In addition, as a branched wiring specification that can take a plurality of paths, specifically, it may be formed in a ladder shape.

【００８９】その結果、このアクティブマトリクス基板
の構成を採用し、請求項７、８又は９に記載のように液
晶層を対向基板との間に挟装して液晶パネルを構成する
ことで、請求項１、２又は３に記載したアクティブマト
リクス基板の構成を採用した場合よりもさらに製造工程
における不良率が低く安価な大画面液晶パネルを提供で
きるという効果を奏する。As a result, the structure of the active matrix substrate is adopted, and the liquid crystal panel is formed by sandwiching the liquid crystal layer between the substrate and the counter substrate as described in claim 7, 8 or 9. There is an effect that it is possible to provide an inexpensive large-screen liquid crystal panel with a lower failure rate in the manufacturing process than when the configuration of the active matrix substrate described in the item 1, 2 or 3 is adopted.

【００９０】本発明の請求項６記載のアクティブマトリ
クス基板では、上記請求項１、２又は３の構成におい
て、上記走査線あるいは信号線の少なくとも何れか一方
が、交差部において幅細化されている構成である。In the active matrix substrate according to a sixth aspect of the present invention, in the configuration of the first, second, or third aspect, at least one of the scanning line and the signal line is narrowed at an intersection. Configuration.

【００９１】それゆえ、走査線と信号線の交差部面積を
低減できるので、走査線と信号線とが短絡する不良や、
交差部で発生する寄生容量により信号遅延が発生するな
どの表示上の問題を起こり難くできる。Therefore, the area of the intersection between the scanning line and the signal line can be reduced.
Display problems such as signal delay caused by the parasitic capacitance generated at the intersection can be reduced.

【００９２】その結果、このアクティブマトリクス基板
の構成を採用し、請求項７、８又は９に記載のように液
晶層を対向基板との間に挟装して液晶パネルを構成する
ことで、請求項１、２又は３に記載したアクティブマト
リクス基板の構成を採用した場合よりも、さらに製造工
程における不良率を低く、安価な大画面液晶パネルを提
供できると共に、表示品位の低下を抑制して表示品位を
良好にできるという効果を奏する。As a result, by adopting the structure of the active matrix substrate, a liquid crystal panel is formed by sandwiching the liquid crystal layer between the liquid crystal layer and the opposing substrate as described in claim 7, 8 or 9. As compared with the case where the configuration of the active matrix substrate described in the item 1, 2 or 3, is adopted, the defective rate in the manufacturing process can be further reduced, an inexpensive large-screen liquid crystal panel can be provided, and the display quality can be suppressed while the display quality is reduced. This has the effect of improving quality.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の実施の一形態を示すもので、液晶パネ
ルを構成する分割パネルのＴＦＴ基板の配線パターンを
示す平面図である。FIG. 1, showing an embodiment of the present invention, is a plan view illustrating a wiring pattern of a TFT substrate of a divided panel constituting a liquid crystal panel.

【図２】図１の液晶パネルの構成を模式的に示す断面図
である。FIG. 2 is a cross-sectional view schematically showing a configuration of the liquid crystal panel of FIG.

【図３】２枚の分割パネルをつなぎ合わせて１枚のマル
チパネルとして液晶パネルを構成する際のつなぎ合わせ
方を示す説明図である。FIG. 3 is an explanatory diagram showing how to connect two divided panels together to form a liquid crystal panel as one multi-panel.

【図４】図１のＴＦＴ基板に対向配置されるカラーフィ
ルタ基板の平面図である。FIG. 4 is a plan view of a color filter substrate disposed to face the TFT substrate of FIG. 1;

【図５】図１のＴＦＴ基板に備えられたＴＦＴの構成を
模式的に示す断面図である。FIG. 5 is a cross-sectional view schematically showing a configuration of a TFT provided on the TFT substrate of FIG.

【図６】図１のＴＦＴ基板の等価回路図である。FIG. 6 is an equivalent circuit diagram of the TFT substrate of FIG.

【図７】ゲートバスラインを幅細化した交差部を示す説
明図である。FIG. 7 is an explanatory diagram showing an intersection where a gate bus line is narrowed;

【図８】図１の液晶パネルを構成する分割パネルのＴＦ
Ｔ基板の他の配線パターンを示す平面図である。FIG. 8 is a diagram showing a TF of a divided panel constituting the liquid crystal panel of FIG. 1;
It is a top view showing other wiring patterns of a T board.

【図９】本発明の実施の他の形態を示すもので、液晶パ
ネルを構成する１分割パネルのＴＦＴ基板の配線パター
ンを示す平面図である。FIG. 9 shows another embodiment of the present invention, and is a plan view showing a wiring pattern of a TFT substrate of a one-part panel constituting a liquid crystal panel.

【図１０】図９のＴＦＴ基板に対向配置されるカラーフ
ィルタ基板の平面図である。FIG. 10 is a plan view of a color filter substrate arranged to face the TFT substrate of FIG. 9;

【図１１】従来のつなぎ合わせ方式で用いられる分割パ
ネルを構成するカラーフィルタ基板の平面図である。FIG. 11 is a plan view of a color filter substrate constituting a divided panel used in a conventional joining method.

【図１２】図１１のＴＦＴ基板に対向配置されるカラー
フィルタ基板の平面図である。FIG. 12 is a plan view of a color filter substrate arranged to face the TFT substrate of FIG. 11;

【図１３】従来の画素分割方式による冗長設計の配線パ
ターンを示す配線図である。FIG. 13 is a wiring diagram showing a wiring pattern of a redundant design by a conventional pixel division method.

【符号の説明】[Explanation of symbols]

１ａ 分割パネル（液晶パネル） １ｂ 分割パネル（液晶パネル） ４ マルチパネル １０ カラーフィルタ基板 １０ａ カラーフィルタ １１ ＴＦＴ基板（アクティブマトリクス基板） １３ ＴＦＴ（スイッチング素子） １７ 絵素電極 １８ ゲートバスライン（走査線） １９ ソースバスライン（信号線） ２０ 色材膜 ２１ ブラックマトリクス 1a Divided panel (liquid crystal panel) 1b Divided panel (liquid crystal panel) 4 Multi panel 10 Color filter substrate 10a Color filter 11 TFT substrate (active matrix substrate) 13 TFT (switching element) 17 Pixel electrode 18 Gate bus line (scanning line) 19 Source bus line (signal line) 20 Color material film 21 Black matrix

Claims (9)

【特許請求の範囲】[Claims] 【請求項１】大画面液晶パネルを構成するもので、隣接
する絵素電極の間が、大画面に対応して幅広に形成さ
れ、この絵素電極の間に、互いに平行をなす走査線と信
号線とがマトリクス状に配置されると共に、該マトリク
スの交差部毎に、上記走査線に印加される走査電圧によ
りＯＮ／ＯＦＦして対応する絵素電極への上記信号線を
介しての信号電圧の印加をスイッチングするスイッチン
グ素子が配設されてなるアクティブマトリクス基板にお
いて、 上記走査線が、幅広に設けられた絵素電極の間にて、複
数の経路をとり得るように分岐して形成されていること
を特徴とするアクティブマトリクス基板。1. A large-screen liquid crystal panel is formed, wherein a space between adjacent picture element electrodes is formed to be wide corresponding to a large screen, and a scanning line parallel to each other is provided between the picture element electrodes. The signal lines and the signal lines are arranged in a matrix, and at each intersection of the matrix, the signal is turned on / off by a scanning voltage applied to the scanning line to a corresponding pixel electrode via the signal line. In an active matrix substrate provided with a switching element for switching the application of a voltage, the scanning line is formed by branching between picture element electrodes provided in a wide manner so as to take a plurality of paths. An active matrix substrate, comprising: 【請求項２】上記走査線が梯子形状であることを特徴と
する請求項１記載のアクティブマトリクス基板。2. The active matrix substrate according to claim 1, wherein said scanning line has a ladder shape. 【請求項３】大画面液晶パネルを構成するもので、互い
に平行をなす走査線と信号線とがマトリクス状に配置さ
れると共に、上記の走査線が、互いに平行な主配線と主
配線同士を短絡する短絡線とからなる梯子形状をなし、
かつ、隣接する上記主配線と隣接する上記信号線とに囲
まれる領域に絵素電極が形成され、該主配線と該信号線
の交差部毎に、主配線に印加される走査電圧によりＯＮ
／ＯＦＦして対応する絵素電極への上記信号線を介して
の信号電圧の印加をスイッチングするスイッチング素子
が配設されてなることを特徴とするアクティブマトリク
ス基板。3. A large screen liquid crystal panel, wherein scanning lines and signal lines which are parallel to each other are arranged in a matrix, and said scanning lines are formed by connecting main wirings which are parallel to each other. A ladder shape consisting of a short-circuit wire that short-circuits,
A pixel electrode is formed in a region surrounded by the adjacent main wiring and the adjacent signal line, and is turned on by a scanning voltage applied to the main wiring at each intersection of the main wiring and the signal line.
An active matrix substrate, comprising: a switching element for turning on / off the application of a signal voltage to a corresponding picture element electrode via the signal line. 【請求項４】上記信号線が、幅広に設けられた絵素電極
の間にて、複数の経路をとり得るように分岐して形成さ
れていることを特徴とする請求項１、２又は３記載のア
クティブマトリクス基板。4. The signal line according to claim 1, wherein the signal line is formed so as to be branched between picture element electrodes provided in a wide manner so as to take a plurality of paths. An active matrix substrate as described in the above. 【請求項５】上記信号線が梯子形状であることを特徴と
する請求項４記載のアクティブマトリクス基板。5. The active matrix substrate according to claim 4, wherein said signal line has a ladder shape. 【請求項６】上記走査線あるいは信号線の少なくとも何
れか一方が、交差部において幅細化されていることを特
徴とする請求項１ないし５の何れかに記載のアクティブ
マトリクス基板。6. The active matrix substrate according to claim 1, wherein at least one of the scanning line and the signal line is narrowed at an intersection. 【請求項７】上記請求項１ないし６の何れかに記載のア
クティブマトリクス基板と対向電極付の対向基板との間
に液晶層を挟装してなることを特徴とする液晶パネル。7. A liquid crystal panel comprising a liquid crystal layer sandwiched between the active matrix substrate according to claim 1 and a counter substrate provided with a counter electrode. 【請求項８】上記請求項７に記載の液晶パネルを複数
枚、同一平面上に並置してつなぎ合わせてなることを特
徴とする液晶パネル。8. A liquid crystal panel comprising a plurality of the liquid crystal panels according to claim 7 arranged side by side on the same plane and connected. 【請求項９】上記請求項１ないし６の何れかに記載のア
クティブマトリクス基板を複数枚同一平面上に並置して
つなぎ合わせてマルチ基板とし、このマルチ基板と対向
電極付の対向基板との間に液晶層を挟装してなることを
特徴とする液晶パネル。9. A multi-substrate comprising a plurality of active matrix substrates according to claim 1 arranged side by side on the same plane and connected to form a multi-substrate. A liquid crystal panel comprising a liquid crystal layer interposed therebetween.
JP24582297A 1997-09-10 1997-09-10 Active matrix substrate and liquid crystal panel using the same Pending JPH1184421A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24582297A JPH1184421A (en) 1997-09-10 1997-09-10 Active matrix substrate and liquid crystal panel using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24582297A JPH1184421A (en) 1997-09-10 1997-09-10 Active matrix substrate and liquid crystal panel using the same

Publications (1)

Publication Number Publication Date
JPH1184421A true JPH1184421A (en) 1999-03-26

Family

ID=17139378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24582297A Pending JPH1184421A (en) 1997-09-10 1997-09-10 Active matrix substrate and liquid crystal panel using the same

Country Status (1)

Country Link
JP (1) JPH1184421A (en)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005084216A (en) * 2003-09-05 2005-03-31 Sanyo Electric Co Ltd Display device
WO2005116745A1 (en) * 2004-05-27 2005-12-08 Sharp Kabushiki Kaisha Active matrix substrate, method for correcting a pixel deffect therein and manufacturing method thereof
WO2006100861A1 (en) * 2005-03-18 2006-09-28 Sharp Kabushiki Kaisha Active matrix substrate and pixel defect remedying method therefor
WO2007135893A1 (en) * 2006-05-19 2007-11-29 Sharp Kabushiki Kaisha Display device
WO2008007583A1 (en) * 2006-07-14 2008-01-17 Sharp Kabushiki Kaisha Liquid crystal display device
US7511301B2 (en) * 2003-12-01 2009-03-31 Nec Lcd Technologies, Ltd. Liquid crystal display unit
JP2011053721A (en) * 2005-06-09 2011-03-17 Sharp Corp Liquid crystal display device
US8064018B2 (en) 2006-04-24 2011-11-22 Sharp Kabushiki Kaisha Liquid crystal display device
US8319926B2 (en) 2006-12-05 2012-11-27 Sharp Kabushiki Kaisha Liquid crystal display device
US8334954B2 (en) 2006-04-04 2012-12-18 Sharp Kabushiki Kaisha Liquid crystal display device
KR20160063479A (en) * 2014-11-26 2016-06-07 삼성디스플레이 주식회사 Liquid crystal display
JP2018092167A (en) * 2016-11-30 2018-06-14 エルジー ディスプレイ カンパニー リミテッド Display device
US10042226B2 (en) 2016-02-02 2018-08-07 Japan Display Inc. Display device
CN110782795A (en) * 2019-04-24 2020-02-11 友达光电股份有限公司 Pixel array substrate

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005084216A (en) * 2003-09-05 2005-03-31 Sanyo Electric Co Ltd Display device
US7511301B2 (en) * 2003-12-01 2009-03-31 Nec Lcd Technologies, Ltd. Liquid crystal display unit
US7973871B2 (en) 2004-05-27 2011-07-05 Sharp Kabushiki Kaisha Active matrix substrate, method for correcting a pixel deffect therein and manufacturing method thereof
JP2008500562A (en) * 2004-05-27 2008-01-10 シャープ株式会社 Active matrix substrate, pixel defect correcting method and manufacturing method thereof
WO2005116745A1 (en) * 2004-05-27 2005-12-08 Sharp Kabushiki Kaisha Active matrix substrate, method for correcting a pixel deffect therein and manufacturing method thereof
WO2006100861A1 (en) * 2005-03-18 2006-09-28 Sharp Kabushiki Kaisha Active matrix substrate and pixel defect remedying method therefor
US7671932B2 (en) 2005-03-18 2010-03-02 Sharp Kabushiki Kaisha Active matrix substrate and pixel defect correcting method therefor
US9019455B2 (en) 2005-06-09 2015-04-28 Sharp Kabushiki Kaisha Liquid crystal display device
US8345197B2 (en) 2005-06-09 2013-01-01 Sharp Kabushiki Kaisha Liquid crystal display device
JP2011053721A (en) * 2005-06-09 2011-03-17 Sharp Corp Liquid crystal display device
US7995177B2 (en) 2005-06-09 2011-08-09 Sharp Kabushiki Kaisha Liquid crystal display device
JP4744518B2 (en) * 2005-06-09 2011-08-10 シャープ株式会社 Liquid crystal display
US8334954B2 (en) 2006-04-04 2012-12-18 Sharp Kabushiki Kaisha Liquid crystal display device
US8064018B2 (en) 2006-04-24 2011-11-22 Sharp Kabushiki Kaisha Liquid crystal display device
US8395744B2 (en) 2006-05-19 2013-03-12 Sharp Kabushiki Kaisha Display device including dummy pixel region
WO2007135893A1 (en) * 2006-05-19 2007-11-29 Sharp Kabushiki Kaisha Display device
WO2008007583A1 (en) * 2006-07-14 2008-01-17 Sharp Kabushiki Kaisha Liquid crystal display device
US8319926B2 (en) 2006-12-05 2012-11-27 Sharp Kabushiki Kaisha Liquid crystal display device
KR20160063479A (en) * 2014-11-26 2016-06-07 삼성디스플레이 주식회사 Liquid crystal display
US10042226B2 (en) 2016-02-02 2018-08-07 Japan Display Inc. Display device
JP2018092167A (en) * 2016-11-30 2018-06-14 エルジー ディスプレイ カンパニー リミテッド Display device
US10236335B2 (en) 2016-11-30 2019-03-19 Lg Display Co., Ltd. Display device
CN110782795A (en) * 2019-04-24 2020-02-11 友达光电股份有限公司 Pixel array substrate
CN110782795B (en) * 2019-04-24 2022-01-07 友达光电股份有限公司 Pixel array substrate

Similar Documents

Publication Publication Date Title
CN111180494B (en) Display panel and display device
JP3014291B2 (en) Liquid crystal display panel, liquid crystal display device, and method of manufacturing liquid crystal display panel
US20230096807A1 (en) Display device
US6992738B2 (en) Liquid crystal display device including an electrode constituting pixel electrode connected to another electrode through opening formed in color filter
JP3946547B2 (en) Active matrix substrate, display device and detection device
JPH0495930A (en) Liquid crystal display device and its manufacture
JP2003172944A (en) Display device
JP2003195330A (en) Liquid crystal display device
JPH1184421A (en) Active matrix substrate and liquid crystal panel using the same
CN108732830B (en) Display panel and display device
US6256004B1 (en) Liquid crystal display device and driving method thereof
KR100266887B1 (en) Liquid crystal display panel
WO2013037236A1 (en) Array substrate and liquid crystal display panel
WO2021227112A1 (en) Array substrate, display panel having same, and display device
JPH10142629A (en) Active matrix liquid crystal display device
JP2005301308A (en) Display apparatus and liquid crystal display device
US20240045250A1 (en) Display unit, splicing screen, and display device
JPH11311807A (en) Liquid crystal display device and manufacture of liquid crystal display device
KR101048710B1 (en) Liquid crystal display
JP3694007B2 (en) LCD panel
KR100989165B1 (en) In-Plane Switching Mode Liquid Crystal Display device and method for fabricating the same
JP3519275B2 (en) Active matrix type liquid crystal display
JPH11202364A (en) Liquid crystal display device
JP3359856B2 (en) Liquid crystal display
JP3658260B2 (en) Liquid crystal display