JPH118236A - 低誘電率膜の形成方法 - Google Patents
低誘電率膜の形成方法Info
- Publication number
- JPH118236A JPH118236A JP15703197A JP15703197A JPH118236A JP H118236 A JPH118236 A JP H118236A JP 15703197 A JP15703197 A JP 15703197A JP 15703197 A JP15703197 A JP 15703197A JP H118236 A JPH118236 A JP H118236A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric constant
- film
- low dielectric
- gas
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 比誘電率が極めて低い低誘電率膜を形成す
る。 【解決手段】 半導体基板２を減圧ＣＶＤ装置Ｂ内に導
入し、真空度を２００Ｐａ、拡散板１６の温度を１００
℃、載置台１８上の半導体基板２の温度を０℃に保つ。
原料ガスとして、ＳｉnＨ2n+2を流量５０sccm、Ｈ2Ｏ2
を流量２００sccm、（ＣnＨ2n+1Ｏ2）ＮＨを流量２００
sccmで夫々供給し気相成長を行う。これにより、（Ｃn
Ｈ2n+1Ｏ）2ＮＨの有機分子（ＣnＨ2n+1Ｏ）が微粒子と
なって残留したままのＳｉＯ2誘電体膜が半導体基板２
上に堆積する。更に、大気圧窒素雰囲気中において１５
０〜２００℃で加熱処理することにより、ＳｉＯ2誘電
体膜の重合が進み、且つ有機成分がＳｉＯ2誘電体膜の
外へ蒸発し、ナノメートルオーダーの気泡が膜中に残留
したままの状態となって、比誘電率の極めて低い低誘電
率膜８が形成される。
る。 【解決手段】 半導体基板２を減圧ＣＶＤ装置Ｂ内に導
入し、真空度を２００Ｐａ、拡散板１６の温度を１００
℃、載置台１８上の半導体基板２の温度を０℃に保つ。
原料ガスとして、ＳｉnＨ2n+2を流量５０sccm、Ｈ2Ｏ2
を流量２００sccm、（ＣnＨ2n+1Ｏ2）ＮＨを流量２００
sccmで夫々供給し気相成長を行う。これにより、（Ｃn
Ｈ2n+1Ｏ）2ＮＨの有機分子（ＣnＨ2n+1Ｏ）が微粒子と
なって残留したままのＳｉＯ2誘電体膜が半導体基板２
上に堆積する。更に、大気圧窒素雰囲気中において１５
０〜２００℃で加熱処理することにより、ＳｉＯ2誘電
体膜の重合が進み、且つ有機成分がＳｉＯ2誘電体膜の
外へ蒸発し、ナノメートルオーダーの気泡が膜中に残留
したままの状態となって、比誘電率の極めて低い低誘電
率膜８が形成される。
Description
【０００１】
【発明の属する技術分野】本発明は、低誘電率膜の形成
方法に関し、特に、気相成長法を用いて、気泡を含有す
る極めて比誘電率の低い低誘電率膜を形成する方法に関
するものである。
方法に関し、特に、気相成長法を用いて、気泡を含有す
る極めて比誘電率の低い低誘電率膜を形成する方法に関
するものである。
【０００２】
【従来の技術】半導体装置の微細化、低消費電力化及び
高速化等の要求に伴い、それらに応える手段として層間
絶縁膜の低誘電率化が検討されている。従来、炭素原子
又はフッ素原子を含有することで比誘電率を下げた誘電
体材料が用いられている。
高速化等の要求に伴い、それらに応える手段として層間
絶縁膜の低誘電率化が検討されている。従来、炭素原子
又はフッ素原子を含有することで比誘電率を下げた誘電
体材料が用いられている。
【０００３】炭素原子を含む誘電体材料として、有機Ｓ
ＯＧ、ポリイミド、パレリン（ポリパラキシリレン）等
が知られている。これらの誘電体材料は、アルキル基を
含むことで材料の密度を下げ、且つ分子自身の分極率が
低いことで、低誘電率になると解されている。
ＯＧ、ポリイミド、パレリン（ポリパラキシリレン）等
が知られている。これらの誘電体材料は、アルキル基を
含むことで材料の密度を下げ、且つ分子自身の分極率が
低いことで、低誘電率になると解されている。
【０００４】フッ素原子を含む誘電体材料として、Ｓｉ
ＯＦが知られている。この誘電体材料は、Ｓｉ−Ｏ−Ｓ
ｉボンドをフッ素原子により終端することで材料の密度
を下げ、且つフッ素自身の分極率が低い等の理由から、
低誘電率となっている。
ＯＦが知られている。この誘電体材料は、Ｓｉ−Ｏ−Ｓ
ｉボンドをフッ素原子により終端することで材料の密度
を下げ、且つフッ素自身の分極率が低い等の理由から、
低誘電率となっている。
【０００５】層間絶縁膜に必要とされる要件として、低
誘電率であることのみならず、配線間を埋め込むため
に、優れたギャップフィル能力とグローバル平坦化が重
要である。これらの要件を達成するための一手段とし
て、英国ＥＴＥ社が開発したＡＰＬ（Advanced Planari
zation Layer）技術が知られており、ギャップフィルと
ある程度のグローバル平坦化を可能にしている。
誘電率であることのみならず、配線間を埋め込むため
に、優れたギャップフィル能力とグローバル平坦化が重
要である。これらの要件を達成するための一手段とし
て、英国ＥＴＥ社が開発したＡＰＬ（Advanced Planari
zation Layer）技術が知られており、ギャップフィルと
ある程度のグローバル平坦化を可能にしている。
【０００６】このＡＰＬ技術では、原料ガスにＳｉＨ4
とＨ2Ｏ2を使用し、半導体基板を０℃前後の温度に冷却
してＣＶＤ（ＶＰＥ）を行うことにより、半導体基板の
表面にあたかも液体を垂らしたような形状のＳｉＯ2絶
縁膜が形成される。このＳｉＯ2絶縁膜のギャップフィ
ル能力については、アスペクト比４程度までが可能であ
り、グローバル平坦化については、１０μｍの空隙（ス
ペース）を平坦に埋め込むことが可能である。但し、半
導体基板の温度を１０℃以上に上げると、半導体基板上
での原料の流動性が失われて、グローバル平坦化の能力
が次第に低下するという特徴がある。
とＨ2Ｏ2を使用し、半導体基板を０℃前後の温度に冷却
してＣＶＤ（ＶＰＥ）を行うことにより、半導体基板の
表面にあたかも液体を垂らしたような形状のＳｉＯ2絶
縁膜が形成される。このＳｉＯ2絶縁膜のギャップフィ
ル能力については、アスペクト比４程度までが可能であ
り、グローバル平坦化については、１０μｍの空隙（ス
ペース）を平坦に埋め込むことが可能である。但し、半
導体基板の温度を１０℃以上に上げると、半導体基板上
での原料の流動性が失われて、グローバル平坦化の能力
が次第に低下するという特徴がある。
【０００７】
【発明が解決しようとする課題】しかし、このＡＰＬ技
術では、ギャップフィル能力とグローバル平坦化につい
ては良好な結果が得られるものの、低誘電率化に関して
は必ずしも十分な結果が得られていない。ＡＰＬ技術で
得られる層間絶縁膜の比誘電率は４〜５程度であり、従
来のＳＯＧ膜や、ソースガスにＴＥＯＳ（テトラエトキ
シシラン）を用いるＯ3−ＴＥＯＳ膜と同程度の比誘電
率に止まっている。また、この層間絶縁膜の主成分がそ
もそも酸化珪素（ＳｉＯ2）であるため、理想的なプロ
セス工程で比誘電率を下げても３．８程度が限界であ
る。また、層間絶縁膜中に含まれる水酸基（−ＯＨ）に
は比誘電率を上昇させる作用があるため、酸化珪素より
は比誘電率が高くなる傾向にある。
術では、ギャップフィル能力とグローバル平坦化につい
ては良好な結果が得られるものの、低誘電率化に関して
は必ずしも十分な結果が得られていない。ＡＰＬ技術で
得られる層間絶縁膜の比誘電率は４〜５程度であり、従
来のＳＯＧ膜や、ソースガスにＴＥＯＳ（テトラエトキ
シシラン）を用いるＯ3−ＴＥＯＳ膜と同程度の比誘電
率に止まっている。また、この層間絶縁膜の主成分がそ
もそも酸化珪素（ＳｉＯ2）であるため、理想的なプロ
セス工程で比誘電率を下げても３．８程度が限界であ
る。また、層間絶縁膜中に含まれる水酸基（−ＯＨ）に
は比誘電率を上昇させる作用があるため、酸化珪素より
は比誘電率が高くなる傾向にある。
【０００８】尚、原料ガスにフッ素原子に混合すること
により、比誘電率を３．５程度まで下げる技術も検討さ
れているが、半導体装置の更なる微細化等の要求に伴
い、３．０以下の比誘電率を実現する誘電体材料の必要
性が高まっている。
により、比誘電率を３．５程度まで下げる技術も検討さ
れているが、半導体装置の更なる微細化等の要求に伴
い、３．０以下の比誘電率を実現する誘電体材料の必要
性が高まっている。
【０００９】本発明は、このような従来技術の課題に鑑
みてなされたものであり、半導体装置を形成するに際し
て、ギャップフィル能力及びグローバル平坦化能力に優
れ、且つ極めて低い比誘電率を有する低誘電率膜を形成
する方法を提供することを目的とする。
みてなされたものであり、半導体装置を形成するに際し
て、ギャップフィル能力及びグローバル平坦化能力に優
れ、且つ極めて低い比誘電率を有する低誘電率膜を形成
する方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明の低誘電率膜の形
成方法は、少なくともＳｉnＨ2n+2、Ｈ2Ｏ2及び（ＣnＨ
2n+1Ｏ）xＮＨy（但し、ｘ＋ｙ＝３、ｘ≧１）を含む原
料ガスを用いて気相成長を行い、気相成長した誘電体膜
を熱処理する。
成方法は、少なくともＳｉnＨ2n+2、Ｈ2Ｏ2及び（ＣnＨ
2n+1Ｏ）xＮＨy（但し、ｘ＋ｙ＝３、ｘ≧１）を含む原
料ガスを用いて気相成長を行い、気相成長した誘電体膜
を熱処理する。
【００１１】また、少なくともＳｉnＨ2n+2、Ｈ2Ｏ2、
（Ｃ6Ｈ5Ｏ）xＮＨy（但し、ｘ＋ｙ＝３、ｘ≧１）を含
む原料ガスを用いて気相成長を行い、気相成長した誘電
体膜を熱処理する。
（Ｃ6Ｈ5Ｏ）xＮＨy（但し、ｘ＋ｙ＝３、ｘ≧１）を含
む原料ガスを用いて気相成長を行い、気相成長した誘電
体膜を熱処理する。
【００１２】また、これらの原料ガスに更に、少なくと
もポリフルオロエチレン、または、少なくとも有機シラ
ンガス、若しくは少なくともポリフルオロエチレン及び
有機シランガスを含める。
もポリフルオロエチレン、または、少なくとも有機シラ
ンガス、若しくは少なくともポリフルオロエチレン及び
有機シランガスを含める。
【００１３】
【作用】前記の少なくともＳｉnＨ2n+2、Ｈ2Ｏ2及び
（ＣnＨ2n+1Ｏ）xＮＨyを含む原料ガスを用いて気相成
長を行うと、ＳｉnＨ2n+2とＨ2Ｏ2との反応過程でシラ
ノール（Ｓｉ（ＯＨ）x）が形成され、更にこの反応過
程中に、（ＣnＨ2n+1Ｏ）xＮＨyの有機分子（ＣnＨ2n+1
Ｏ）が凝縮してナノメートルオーダーの微粒子となって
混入し、膜中に微粒子が残存した状態の誘電体膜が形成
される。この誘電体膜を熱処理すると微粒子の有機成分
が分離して、微細な気泡を有する低誘電率膜が形成され
る。
（ＣnＨ2n+1Ｏ）xＮＨyを含む原料ガスを用いて気相成
長を行うと、ＳｉnＨ2n+2とＨ2Ｏ2との反応過程でシラ
ノール（Ｓｉ（ＯＨ）x）が形成され、更にこの反応過
程中に、（ＣnＨ2n+1Ｏ）xＮＨyの有機分子（ＣnＨ2n+1
Ｏ）が凝縮してナノメートルオーダーの微粒子となって
混入し、膜中に微粒子が残存した状態の誘電体膜が形成
される。この誘電体膜を熱処理すると微粒子の有機成分
が分離して、微細な気泡を有する低誘電率膜が形成され
る。
【００１４】また、前記の少なくともＳｉnＨ2n+2、Ｈ2
Ｏ2、（Ｃ6Ｈ5Ｏ）xＮＨyを含む原料ガスを用いて気相
成長を行うと、ＳｉnＨ2n+2とＨ2Ｏ2との反応過程でシ
ラノール（Ｓｉ（ＯＨ）x）が形成され、更にこの反応
過程中に、（Ｃ6Ｈ5Ｏ）xＮＨyの有機分子（Ｃ6Ｈ5Ｏ）
が凝縮してナノメートルオーダーの微粒子となって混入
し、膜中に微粒子が残存した状態の誘電体膜が形成され
る。この誘電体膜を熱処理すると微粒子の有機成分が分
離して、微細な気泡を有する低誘電率膜が形成される。
Ｏ2、（Ｃ6Ｈ5Ｏ）xＮＨyを含む原料ガスを用いて気相
成長を行うと、ＳｉnＨ2n+2とＨ2Ｏ2との反応過程でシ
ラノール（Ｓｉ（ＯＨ）x）が形成され、更にこの反応
過程中に、（Ｃ6Ｈ5Ｏ）xＮＨyの有機分子（Ｃ6Ｈ5Ｏ）
が凝縮してナノメートルオーダーの微粒子となって混入
し、膜中に微粒子が残存した状態の誘電体膜が形成され
る。この誘電体膜を熱処理すると微粒子の有機成分が分
離して、微細な気泡を有する低誘電率膜が形成される。
【００１５】これらの原料ガスに更に、少なくともポリ
フルオロエチレン、または、少なくとも有機シランガ
ス、若しくは少なくともポリフルオロエチレン及び有機
シランガスを含めると、より比誘電率の低い低誘電率膜
が形成される。
フルオロエチレン、または、少なくとも有機シランガ
ス、若しくは少なくともポリフルオロエチレン及び有機
シランガスを含めると、より比誘電率の低い低誘電率膜
が形成される。
【００１６】
（第１の実施の形態）本発明の第１の実施の形態を図１
〜図３を参照して説明する。図１は、本発明の低誘電率
膜を用いた多層配線構造を模式的に示す縦断面図、図２
は、この多層配線構造を形成するためのプラズマＣＶＤ
装置の構造を模式的に示す縦断面図、図３は、低誘電率
膜を形成するための減圧ＣＶＤ装置の構造を模式的に示
す縦断面図である。
〜図３を参照して説明する。図１は、本発明の低誘電率
膜を用いた多層配線構造を模式的に示す縦断面図、図２
は、この多層配線構造を形成するためのプラズマＣＶＤ
装置の構造を模式的に示す縦断面図、図３は、低誘電率
膜を形成するための減圧ＣＶＤ装置の構造を模式的に示
す縦断面図である。
【００１７】図１に示す多層配線構造は、半導体素子が
形成された半導体基板２の表面に、メタル配線４，４’
と保護膜６，６’、本発明の低誘電率膜８，８’及び絶
縁膜１０，１０’が積層され、絶縁膜１０の一部分に形
成されたビアコンタクトＢＣを介してメタル配線４，
４’の一部分が電気的に接続された構造となっている。
形成された半導体基板２の表面に、メタル配線４，４’
と保護膜６，６’、本発明の低誘電率膜８，８’及び絶
縁膜１０，１０’が積層され、絶縁膜１０の一部分に形
成されたビアコンタクトＢＣを介してメタル配線４，
４’の一部分が電気的に接続された構造となっている。
【００１８】以下、低誘電率膜８，８’の形成方法を、
この多層配線構造の形成工程と共に説明する。第１の工
程では、半導体素子及びこれらを電気的に配線するメタ
ル配線４が形成された半導体基板２を、図２に示す容量
結合型のプラズマＣＶＤ装置Ａのチャンバー内に導入
し、メタル配線４上に保護膜６を形成する。この保護膜
６の形成時には、チャンバー内の真空度を例えば１００
Ｐａ、半導体基板２の温度を例えば３５０℃に保ち、上
部電極１２と下部電極１４の間に周波数１３．５６ＭＨ
ｚの高周波電力を例えば１．０Ｗ／ｃｍ2で印加する。
そして、シリコン原子を含むガスとしてＳｉＨ4等、酸
素原子を含むガスとしてＮ2Ｏ等、希釈（キャリア）ガ
スとしてＨｅ等を混合した原料ガスをチャンバー内に導
入することにより、下部電極１４に載置した半導体基板
２のメタル配線４上にＳｉＯ2絶縁膜から成る保護膜６
を形成する。
この多層配線構造の形成工程と共に説明する。第１の工
程では、半導体素子及びこれらを電気的に配線するメタ
ル配線４が形成された半導体基板２を、図２に示す容量
結合型のプラズマＣＶＤ装置Ａのチャンバー内に導入
し、メタル配線４上に保護膜６を形成する。この保護膜
６の形成時には、チャンバー内の真空度を例えば１００
Ｐａ、半導体基板２の温度を例えば３５０℃に保ち、上
部電極１２と下部電極１４の間に周波数１３．５６ＭＨ
ｚの高周波電力を例えば１．０Ｗ／ｃｍ2で印加する。
そして、シリコン原子を含むガスとしてＳｉＨ4等、酸
素原子を含むガスとしてＮ2Ｏ等、希釈（キャリア）ガ
スとしてＨｅ等を混合した原料ガスをチャンバー内に導
入することにより、下部電極１４に載置した半導体基板
２のメタル配線４上にＳｉＯ2絶縁膜から成る保護膜６
を形成する。
【００１９】次に、第２の工程では、保護膜６が形成さ
れた半導体基板２を、図３に示す減圧ＣＶＤ装置Ｂのチ
ャンバー内に導入し、例えば膜厚約８００nmの低誘電率
膜８を形成する。この低誘電率膜８の形成時には、チャ
ンバー内の真空度を例えば２００Ｐａ、拡散板１６の温
度を例えば１００℃、載置台１８に載せられた半導体基
板２の温度を０℃程度に保つ。更に、シリコン原子を含
むガスとして例えばＳｉnＨ2n+2を流量５０sccmで、シ
リコンを酸化するために例えばＨ2Ｏ2を流量２００sccm
で、有機分子を含むガスとして例えば（ＣnＨ2n+1Ｏ）2
ＮＨを流量２００sccmで、夫々別個の供給路を通して導
入し、これらの原料ガスを拡散板１６を介してチャンバ
ー内に供給する。
れた半導体基板２を、図３に示す減圧ＣＶＤ装置Ｂのチ
ャンバー内に導入し、例えば膜厚約８００nmの低誘電率
膜８を形成する。この低誘電率膜８の形成時には、チャ
ンバー内の真空度を例えば２００Ｐａ、拡散板１６の温
度を例えば１００℃、載置台１８に載せられた半導体基
板２の温度を０℃程度に保つ。更に、シリコン原子を含
むガスとして例えばＳｉnＨ2n+2を流量５０sccmで、シ
リコンを酸化するために例えばＨ2Ｏ2を流量２００sccm
で、有機分子を含むガスとして例えば（ＣnＨ2n+1Ｏ）2
ＮＨを流量２００sccmで、夫々別個の供給路を通して導
入し、これらの原料ガスを拡散板１６を介してチャンバ
ー内に供給する。
【００２０】そして、ＳｉnＨ2n+2とＨ2Ｏ2を導入し混
合することでシラノール（Ｓｉ（ＯＨ）x）を形成さ
せ、このシラノールの脱水縮合反応を進行させる。更
に、この脱水縮合反応の進行過程中に、（ＣnＨ
2n+1Ｏ2）ＮＨをシラノールに混合する。これにより、
（ＣnＨ2n+1Ｏ）2ＮＨの有機分子（ＣnＨ2n+1Ｏ）が凝
縮してナノメートルオーダーの微粒子となってシラノー
ル中に混入し、シラノールの脱水縮合反応の完了時に
は、有機分子の微粒子が膜中に一様分布で残留したまま
のＳｉＯ2誘電体膜が半導体基板２の保護膜６の表面上
に平坦に堆積する。
合することでシラノール（Ｓｉ（ＯＨ）x）を形成さ
せ、このシラノールの脱水縮合反応を進行させる。更
に、この脱水縮合反応の進行過程中に、（ＣnＨ
2n+1Ｏ2）ＮＨをシラノールに混合する。これにより、
（ＣnＨ2n+1Ｏ）2ＮＨの有機分子（ＣnＨ2n+1Ｏ）が凝
縮してナノメートルオーダーの微粒子となってシラノー
ル中に混入し、シラノールの脱水縮合反応の完了時に
は、有機分子の微粒子が膜中に一様分布で残留したまま
のＳｉＯ2誘電体膜が半導体基板２の保護膜６の表面上
に平坦に堆積する。
【００２１】次に、半導体基板２を大気圧窒素雰囲気中
において１５０〜２００℃の温度範囲内で加熱処理す
る。この熱処理により、前記ＳｉＯ2誘電体膜の重合が
進み、且つ残留していた微粒子の有機成分が分離・気化
してＳｉＯ2誘電体膜の外へ蒸発し、ナノメートルオー
ダーの気泡が膜中に残留したままの状態の低誘電率膜８
が形成される。
において１５０〜２００℃の温度範囲内で加熱処理す
る。この熱処理により、前記ＳｉＯ2誘電体膜の重合が
進み、且つ残留していた微粒子の有機成分が分離・気化
してＳｉＯ2誘電体膜の外へ蒸発し、ナノメートルオー
ダーの気泡が膜中に残留したままの状態の低誘電率膜８
が形成される。
【００２２】尚、有機分子を含むガスとして（ＣnＨ
2n+1Ｏ）2ＮＨを用いる場合を説明したが、代わりに
（ＣnＨ2n+1Ｏ）3Ｎや（ＣnＨ2n+1Ｏ）ＮＨ2を用いても
よい。（ＣnＨ2n+1Ｏ）3Ｎを用いると、（ＣnＨ
2n+1Ｏ）2ＮＨよりもＳｉＯ2誘電体膜中の有機分子の含
有割合が多くなり、熱処理後に気泡の含有割合の多い低
誘電率膜８を形成することができる。一方、（ＣnＨ
2n+1Ｏ）ＮＨ2を用いると、（ＣnＨ2n+ 1Ｏ）2ＮＨより
もＳｉＯ2誘電体膜中の有機分子の含有割合が少なくな
り、熱処理後に気泡の含有割合の少ない低誘電率膜８を
形成することができる。また、（Ｃ6Ｈ5Ｏ）などの芳香
族を含むガスを用いても気泡を含有する低誘電率膜８を
形成することができる。
2n+1Ｏ）2ＮＨを用いる場合を説明したが、代わりに
（ＣnＨ2n+1Ｏ）3Ｎや（ＣnＨ2n+1Ｏ）ＮＨ2を用いても
よい。（ＣnＨ2n+1Ｏ）3Ｎを用いると、（ＣnＨ
2n+1Ｏ）2ＮＨよりもＳｉＯ2誘電体膜中の有機分子の含
有割合が多くなり、熱処理後に気泡の含有割合の多い低
誘電率膜８を形成することができる。一方、（ＣnＨ
2n+1Ｏ）ＮＨ2を用いると、（ＣnＨ2n+ 1Ｏ）2ＮＨより
もＳｉＯ2誘電体膜中の有機分子の含有割合が少なくな
り、熱処理後に気泡の含有割合の少ない低誘電率膜８を
形成することができる。また、（Ｃ6Ｈ5Ｏ）などの芳香
族を含むガスを用いても気泡を含有する低誘電率膜８を
形成することができる。
【００２３】このように形成した低誘電率膜８は、比誘
電率が１．３〜２．０の範囲内の極めて小さな値とな
り、ギャップフィル能力についてはアスペクト比４まで
可能で、グローバル平坦化能力については配線間隔１０
μｍまでほぼ平坦な形状となり、更に、約４００℃以上
の耐熱性を有し、層間絶縁膜として優れた特性を示す。
電率が１．３〜２．０の範囲内の極めて小さな値とな
り、ギャップフィル能力についてはアスペクト比４まで
可能で、グローバル平坦化能力については配線間隔１０
μｍまでほぼ平坦な形状となり、更に、約４００℃以上
の耐熱性を有し、層間絶縁膜として優れた特性を示す。
【００２４】次に、第３の工程では、第１の工程と同様
のＣＶＤ法や、スパッタリング法、あるいはスピンオン
法等により、低誘電率膜８上に、ＳｉＯ2絶縁膜から成
る膜厚約０．３μｍの絶縁膜１０を形成する。更に、絶
縁膜１０の形成後にアニール処理を施し、第２の工程で
形成された低誘電率膜８中に残存する水分を除去する。
この処理では、一般的な拡散炉を用いて、温度約４００
℃の窒素雰囲気中で３０分程度のアニールを行う。
のＣＶＤ法や、スパッタリング法、あるいはスピンオン
法等により、低誘電率膜８上に、ＳｉＯ2絶縁膜から成
る膜厚約０．３μｍの絶縁膜１０を形成する。更に、絶
縁膜１０の形成後にアニール処理を施し、第２の工程で
形成された低誘電率膜８中に残存する水分を除去する。
この処理では、一般的な拡散炉を用いて、温度約４００
℃の窒素雰囲気中で３０分程度のアニールを行う。
【００２５】次に、絶縁膜１０に対してレジストパター
ニングし、エッチング処理を施すことにより、所定部分
にビアコンタクト用の穴を形成する。
ニングし、エッチング処理を施すことにより、所定部分
にビアコンタクト用の穴を形成する。
【００２６】そして、第１〜第３の工程と同様の処理を
繰り返すことにより、絶縁膜１０上に、メタル配線４’
とビアコンタクト、保護膜６’、低誘電率膜８’及び絶
縁膜１０’を順次に成膜し、図１に示す多層配線構造を
実現する。
繰り返すことにより、絶縁膜１０上に、メタル配線４’
とビアコンタクト、保護膜６’、低誘電率膜８’及び絶
縁膜１０’を順次に成膜し、図１に示す多層配線構造を
実現する。
【００２７】以上、この実施の形態で述べたように、膜
中に気泡を含有させたことで比誘電率の極めて低い低誘
電率膜を形成することができる。また、低誘電率膜を、
保護膜及び絶縁膜と同じＣＶＤ法を用いて形成するの
で、これらの保護膜と絶縁膜との間に低誘電率膜を挟む
サンドイッチ構造の層間絶縁膜を連続して形成すること
ができて、プロセス工程の簡素化等が可能になる。ま
た、気泡を含有する低誘電率膜は保護膜及び絶縁膜に対
して高い吸着性を有することから、密着性の良い層間絶
縁膜を形成することができる。
中に気泡を含有させたことで比誘電率の極めて低い低誘
電率膜を形成することができる。また、低誘電率膜を、
保護膜及び絶縁膜と同じＣＶＤ法を用いて形成するの
で、これらの保護膜と絶縁膜との間に低誘電率膜を挟む
サンドイッチ構造の層間絶縁膜を連続して形成すること
ができて、プロセス工程の簡素化等が可能になる。ま
た、気泡を含有する低誘電率膜は保護膜及び絶縁膜に対
して高い吸着性を有することから、密着性の良い層間絶
縁膜を形成することができる。
【００２８】（第２の実施の形態）本発明の第２の実施
の形態を図１〜図３を援用して説明する。この実施の形
態は、低誘電率膜８，８’の他の形成方法に関するもの
である。
の形態を図１〜図３を援用して説明する。この実施の形
態は、低誘電率膜８，８’の他の形成方法に関するもの
である。
【００２９】図１に示す多層配線構造の形成工程と共
に、低誘電率膜８，８’の形成方法を説明する。第１の
工程では、半導体素子及びこれらを電気的に配線するメ
タル配線４が形成された半導体基板２を、図２に示す容
量結合型のプラズマＣＶＤ装置のチャンバー内に導入
し、第１の実施の形態における第１の工程と同様のプロ
セス条件下で、メタル配線４上に保護膜６を形成する。
に、低誘電率膜８，８’の形成方法を説明する。第１の
工程では、半導体素子及びこれらを電気的に配線するメ
タル配線４が形成された半導体基板２を、図２に示す容
量結合型のプラズマＣＶＤ装置のチャンバー内に導入
し、第１の実施の形態における第１の工程と同様のプロ
セス条件下で、メタル配線４上に保護膜６を形成する。
【００３０】即ち、プラズマＣＶＤ装置Ａのチャンバー
内の真空度を例えば１００Ｐａ、半導体基板２の温度を
例えば３５０℃に保ち、上部電極１２と下部電極１４の
間に周波数１３．５６ＭＨｚの高周波電力を例えば１．
０Ｗ／ｃｍ2で印加する。そして、シリコン原子を含む
ガスとしてＳｉＨ4等、酸素原子を含むガスとしてＮ2Ｏ
等、希釈（キャリア）ガスとしてＨｅ等を混合した原料
ガスをチャンバー内に導入することにより、下部電極１
４に載置した半導体基板２のメタル配線４上にＳｉＯ2
絶縁膜から成る保護膜６を形成する。
内の真空度を例えば１００Ｐａ、半導体基板２の温度を
例えば３５０℃に保ち、上部電極１２と下部電極１４の
間に周波数１３．５６ＭＨｚの高周波電力を例えば１．
０Ｗ／ｃｍ2で印加する。そして、シリコン原子を含む
ガスとしてＳｉＨ4等、酸素原子を含むガスとしてＮ2Ｏ
等、希釈（キャリア）ガスとしてＨｅ等を混合した原料
ガスをチャンバー内に導入することにより、下部電極１
４に載置した半導体基板２のメタル配線４上にＳｉＯ2
絶縁膜から成る保護膜６を形成する。
【００３１】次に、第２の工程では、保護膜６が形成さ
れた半導体基板２を、図３に示す減圧ＣＶＤ装置Ｂのチ
ャンバー内に導入し、例えば膜厚約８００nmの低誘電率
膜８を形成する。この低誘電率膜８の形成時には、チャ
ンバー内の真空度を例えば２００Ｐａ、拡散板１６の温
度を例えば２００℃、載置台１８に載せられた半導体基
板２の温度を０℃程度に保つ。ここで、拡散板１６の温
度を例えば２００℃とするのは、後述するポリフルオロ
エチレン及び、（ＣnＨ2n+1Ｏ）2ＮＨを拡散板１６に吸
着することなくチャンバー内に供給するためである。
れた半導体基板２を、図３に示す減圧ＣＶＤ装置Ｂのチ
ャンバー内に導入し、例えば膜厚約８００nmの低誘電率
膜８を形成する。この低誘電率膜８の形成時には、チャ
ンバー内の真空度を例えば２００Ｐａ、拡散板１６の温
度を例えば２００℃、載置台１８に載せられた半導体基
板２の温度を０℃程度に保つ。ここで、拡散板１６の温
度を例えば２００℃とするのは、後述するポリフルオロ
エチレン及び、（ＣnＨ2n+1Ｏ）2ＮＨを拡散板１６に吸
着することなくチャンバー内に供給するためである。
【００３２】更に、シリコン原子を含むガスとして例え
ばＳｉnＨ2n+2を流量５０sccmで、酸化ガスとして例え
ばＨ2Ｏ2を流量２００sccmで、有機分子を含むガスとし
て例えばポリフルオロエチレン、（ＣnＨ2n+1Ｏ）2ＮＨ
を流量２００sccmで、夫々別個の供給路を通して導入す
る。更に、フルオロカーボンソースとして例えばＣＦ3
ＣnＦ2nＣＦ3を用い、このフルオロカーボンソースをキ
ャリアガス（例えば窒素ガス）と共に導入する。キャリ
アガスのガス流量は例えば５００sccmとする。
ばＳｉnＨ2n+2を流量５０sccmで、酸化ガスとして例え
ばＨ2Ｏ2を流量２００sccmで、有機分子を含むガスとし
て例えばポリフルオロエチレン、（ＣnＨ2n+1Ｏ）2ＮＨ
を流量２００sccmで、夫々別個の供給路を通して導入す
る。更に、フルオロカーボンソースとして例えばＣＦ3
ＣnＦ2nＣＦ3を用い、このフルオロカーボンソースをキ
ャリアガス（例えば窒素ガス）と共に導入する。キャリ
アガスのガス流量は例えば５００sccmとする。
【００３３】尚、ＣＦ3ＣnＦ2nＣＦ3は個体ソースであ
るため、フロリーナ溶媒に溶解した後、図示していない
液体供給装置でチャンバー内に導入する。あるいは、別
の供給手段として、固体のＣＦ3ＣnＦ2nＣＦ3をチャン
バー内に配置し、レーザー等の高エネルギー光を照射す
ることで気化させて供給しても良い。また、フルオロカ
ーボンソースとして、溶解度の高い、アモルファステフ
ロンを用いても良い。
るため、フロリーナ溶媒に溶解した後、図示していない
液体供給装置でチャンバー内に導入する。あるいは、別
の供給手段として、固体のＣＦ3ＣnＦ2nＣＦ3をチャン
バー内に配置し、レーザー等の高エネルギー光を照射す
ることで気化させて供給しても良い。また、フルオロカ
ーボンソースとして、溶解度の高い、アモルファステフ
ロンを用いても良い。
【００３４】そして、ＳｉnＨ2n+2とＨ2Ｏ2を導入し混
合することでシラノール（Ｓｉ（ＯＨ）x）を形成さ
せ、このシラノールの脱水縮合反応を進行させる。更
に、この脱水縮合反応の進行過程中に、（ＣnＨ
2n+1Ｏ）2ＮＨ及びＣＦ3ＣnＦ2nＣＦ3をシラノールに混
合する。これにより、（ＣnＨ2n+1Ｏ）2ＮＨの有機分子
（ＣnＨ2 n+1Ｏ）が凝縮してナノメートルオーダーの微
粒子となってシラノール中に混入し、シラノールの脱水
縮合反応の完了時には、有機分子の微粒子が膜中に一様
分布で残留したままのＳｉＯ2誘電体膜が半導体基板２
の保護膜６の表面上に平坦に堆積する。
合することでシラノール（Ｓｉ（ＯＨ）x）を形成さ
せ、このシラノールの脱水縮合反応を進行させる。更
に、この脱水縮合反応の進行過程中に、（ＣnＨ
2n+1Ｏ）2ＮＨ及びＣＦ3ＣnＦ2nＣＦ3をシラノールに混
合する。これにより、（ＣnＨ2n+1Ｏ）2ＮＨの有機分子
（ＣnＨ2 n+1Ｏ）が凝縮してナノメートルオーダーの微
粒子となってシラノール中に混入し、シラノールの脱水
縮合反応の完了時には、有機分子の微粒子が膜中に一様
分布で残留したままのＳｉＯ2誘電体膜が半導体基板２
の保護膜６の表面上に平坦に堆積する。
【００３５】次に、半導体基板２を大気圧窒素雰囲気中
において１５０〜２００℃の温度範囲内で加熱処理す
る。この熱処理により、前記ＳｉＯ2誘電体膜の重合が
進み、且つ残留していた微粒子の有機成分が分離・気化
してＳｉＯ2誘電体膜の外へ蒸発し、ナノメートルオー
ダーの気泡が膜中に残留したままの状態の低誘電率膜８
が形成される。
において１５０〜２００℃の温度範囲内で加熱処理す
る。この熱処理により、前記ＳｉＯ2誘電体膜の重合が
進み、且つ残留していた微粒子の有機成分が分離・気化
してＳｉＯ2誘電体膜の外へ蒸発し、ナノメートルオー
ダーの気泡が膜中に残留したままの状態の低誘電率膜８
が形成される。
【００３６】このようにして形成した低誘電率膜８は、
比誘電率が２．０〜２．５の範囲内の値となる。ギャッ
プフィル能力については、アスペクト比４まで、グロー
バル平坦化度は配線間隔１０μｍまでは平坦な形状が保
たれた。
比誘電率が２．０〜２．５の範囲内の値となる。ギャッ
プフィル能力については、アスペクト比４まで、グロー
バル平坦化度は配線間隔１０μｍまでは平坦な形状が保
たれた。
【００３７】次に、第３の工程では、第１の工程と同様
のＣＶＤ法や、スパッタリング法、あるいはスピンオン
法等により、低誘電率膜８上に、ＳｉＯ2絶縁膜から成
る膜厚約０．３μｍの絶縁膜１０を形成する。更に、絶
縁膜１０の形成後にアニール処理を施し、第２の工程で
形成された低誘電率膜８中に残存する水分を除去する。
この処理では、一般的な拡散炉を用いて、温度約４００
℃の窒素雰囲気中で３０分程度のアニールを行う。
のＣＶＤ法や、スパッタリング法、あるいはスピンオン
法等により、低誘電率膜８上に、ＳｉＯ2絶縁膜から成
る膜厚約０．３μｍの絶縁膜１０を形成する。更に、絶
縁膜１０の形成後にアニール処理を施し、第２の工程で
形成された低誘電率膜８中に残存する水分を除去する。
この処理では、一般的な拡散炉を用いて、温度約４００
℃の窒素雰囲気中で３０分程度のアニールを行う。
【００３８】次に、絶縁膜１０に対してレジストパター
ニングし、エッチング処理を施すことにより、所定部分
にビアコンタクト用の穴を形成する。
ニングし、エッチング処理を施すことにより、所定部分
にビアコンタクト用の穴を形成する。
【００３９】そして、第１〜第３の工程と同様の処理を
繰り返すことにより、絶縁膜１０上に、メタル配線４’
とビアコンタクト、保護膜６’、低誘電率膜８’及び絶
縁膜１０’を順次に成膜し、図１に示す多層配線構造を
実現する。
繰り返すことにより、絶縁膜１０上に、メタル配線４’
とビアコンタクト、保護膜６’、低誘電率膜８’及び絶
縁膜１０’を順次に成膜し、図１に示す多層配線構造を
実現する。
【００４０】このように、本実施の形態による低誘電率
膜も比誘電率が３．０以下となり、更に、ギャップフィ
ル能力とグローバル平坦能力及び耐熱性に優れることか
ら、微細加工技術の進展に対して、優れた層間絶縁膜を
実現することができる。
膜も比誘電率が３．０以下となり、更に、ギャップフィ
ル能力とグローバル平坦能力及び耐熱性に優れることか
ら、微細加工技術の進展に対して、優れた層間絶縁膜を
実現することができる。
【００４１】（第３の実施の形態）本発明の第３の実施
の形態を図１〜図３を援用して説明する。本実施の形態
は、低誘電率膜８，８’の更に他の形成方法に関するも
のである。
の形態を図１〜図３を援用して説明する。本実施の形態
は、低誘電率膜８，８’の更に他の形成方法に関するも
のである。
【００４２】図１に示す多層配線構造の形成工程と共
に、低誘電率膜８，８’の形成方法を説明する。第１の
工程では、半導体素子及びこれらを電気的に配線するメ
タル配線４が形成された半導体基板２を、図２に示す容
量結合型のプラズマＣＶＤ装置Ａのチャンバー内に導入
し、第１の実施の形態における第１の工程と同様のプロ
セス条件下で、メタル配線４上に保護膜６を形成する。
に、低誘電率膜８，８’の形成方法を説明する。第１の
工程では、半導体素子及びこれらを電気的に配線するメ
タル配線４が形成された半導体基板２を、図２に示す容
量結合型のプラズマＣＶＤ装置Ａのチャンバー内に導入
し、第１の実施の形態における第１の工程と同様のプロ
セス条件下で、メタル配線４上に保護膜６を形成する。
【００４３】即ち、プラズマＣＶＤ装置のチャンバー内
の真空度を例えば１００Ｐａ、半導体基板２の温度を例
えば３５０℃に保ち、上部電極１２と下部電極１４の間
に周波数１３．５６ＭＨｚの高周波電力を例えば１．０
Ｗ／ｃｍ2で印加する。そして、シリコン原子を含むガ
スとしてＳｉＨ4等、酸素原子を含むガスとしてＮ2Ｏ
等、希釈（キャリア）ガスとしてＨｅ等を混合した原料
ガスをチャンバー内に導入することにより、下部電極１
４に載置した半導体基板２のメタル配線４上にＳｉＯ2
絶縁膜から成る保護膜６を形成する。
の真空度を例えば１００Ｐａ、半導体基板２の温度を例
えば３５０℃に保ち、上部電極１２と下部電極１４の間
に周波数１３．５６ＭＨｚの高周波電力を例えば１．０
Ｗ／ｃｍ2で印加する。そして、シリコン原子を含むガ
スとしてＳｉＨ4等、酸素原子を含むガスとしてＮ2Ｏ
等、希釈（キャリア）ガスとしてＨｅ等を混合した原料
ガスをチャンバー内に導入することにより、下部電極１
４に載置した半導体基板２のメタル配線４上にＳｉＯ2
絶縁膜から成る保護膜６を形成する。
【００４４】次に、第２の工程では、保護膜６が形成さ
れた半導体基板２を、図３に示す減圧ＣＶＤ装置Ｂのチ
ャンバー内に導入し、例えば膜厚約８００nmの低誘電率
膜８を形成する。この低誘電率膜８の形成時には、チャ
ンバー内の真空度を例えば２００Ｐａ、拡散板１６の温
度を例えば１００℃、載置台１８に載せられた半導体基
板２の温度を０℃程度に保つ。
れた半導体基板２を、図３に示す減圧ＣＶＤ装置Ｂのチ
ャンバー内に導入し、例えば膜厚約８００nmの低誘電率
膜８を形成する。この低誘電率膜８の形成時には、チャ
ンバー内の真空度を例えば２００Ｐａ、拡散板１６の温
度を例えば１００℃、載置台１８に載せられた半導体基
板２の温度を０℃程度に保つ。
【００４５】更に、シリコン原子を含むガスとしてジメ
チルシラン（ＣＨ3）2ＳｉＨ2やモノメチルシラン（Ｃ
Ｈ3）ＳｉＨ3、水素を酸化するために例えばＨ2Ｏ2、有
機分子を含むガスとして例えば（ＣnＨ2n+1Ｏ）2ＮＨ、
フルオロカーボンソースとして例えばＣＦ3ＣnＦ2nＣＦ
3を用い、ＣＦ3ＣnＦ2nＣＦ3のキャリアガスとして窒
素、アルゴン、水素又はヘリウム等を用いる。これらの
原料ガスの供給流量については、（ＣＨ3）2ＳｉＨ2又
は（ＣＨ3）ＳｉＨ3を５０sccm、Ｈ2Ｏ2を２００sccm、
（ＣnＨ2n+1Ｏ）2ＮＨ（気体）を２００sccm、フルオロ
カーボンのキャリアガスを５００sccmで導入する。
チルシラン（ＣＨ3）2ＳｉＨ2やモノメチルシラン（Ｃ
Ｈ3）ＳｉＨ3、水素を酸化するために例えばＨ2Ｏ2、有
機分子を含むガスとして例えば（ＣnＨ2n+1Ｏ）2ＮＨ、
フルオロカーボンソースとして例えばＣＦ3ＣnＦ2nＣＦ
3を用い、ＣＦ3ＣnＦ2nＣＦ3のキャリアガスとして窒
素、アルゴン、水素又はヘリウム等を用いる。これらの
原料ガスの供給流量については、（ＣＨ3）2ＳｉＨ2又
は（ＣＨ3）ＳｉＨ3を５０sccm、Ｈ2Ｏ2を２００sccm、
（ＣnＨ2n+1Ｏ）2ＮＨ（気体）を２００sccm、フルオロ
カーボンのキャリアガスを５００sccmで導入する。
【００４６】そして、（ＣＨ3）2ＳｉＨ2又は（ＣＨ3）
ＳｉＨ3とＨ2Ｏ2を導入し混合することでシラノール
（Ｓｉ（ＯＨ）x）を形成させ、このシラノールの脱水
縮合反応を進行させる。更に、この脱水縮合反応の進行
過程中に、（ＣnＨ2n+1Ｏ）2ＮＨ及びＣＦ3ＣnＦ2nＣＦ
3をシラノールに混合する。これにより、（ＣnＨ
2n+1Ｏ）2ＮＨの有機分子（ＣnＨ2n+1Ｏ）が凝縮してナ
ノメートルオーダーの微粒子となってシラノール中に混
入し、シラノールの脱水縮合反応の完了時には、有機分
子の微粒子が膜中に一様分布で残留したままのＳｉＯ2
誘電体膜が半導体基板２の保護膜６の表面上に平坦に堆
積する。
ＳｉＨ3とＨ2Ｏ2を導入し混合することでシラノール
（Ｓｉ（ＯＨ）x）を形成させ、このシラノールの脱水
縮合反応を進行させる。更に、この脱水縮合反応の進行
過程中に、（ＣnＨ2n+1Ｏ）2ＮＨ及びＣＦ3ＣnＦ2nＣＦ
3をシラノールに混合する。これにより、（ＣnＨ
2n+1Ｏ）2ＮＨの有機分子（ＣnＨ2n+1Ｏ）が凝縮してナ
ノメートルオーダーの微粒子となってシラノール中に混
入し、シラノールの脱水縮合反応の完了時には、有機分
子の微粒子が膜中に一様分布で残留したままのＳｉＯ2
誘電体膜が半導体基板２の保護膜６の表面上に平坦に堆
積する。
【００４７】次に、半導体基板２を大気圧窒素雰囲気中
において１５０〜２００℃の温度範囲内で加熱処理す
る。この熱処理により、前記ＳｉＯ2誘電体膜の重合が
進み、且つ残留していた微粒子の有機成分が分離・気化
してＳｉＯ2誘電体膜の外へ蒸発し、ナノメートルオー
ダーの気泡が膜中に残留したままの状態の低誘電率膜８
が形成される。
において１５０〜２００℃の温度範囲内で加熱処理す
る。この熱処理により、前記ＳｉＯ2誘電体膜の重合が
進み、且つ残留していた微粒子の有機成分が分離・気化
してＳｉＯ2誘電体膜の外へ蒸発し、ナノメートルオー
ダーの気泡が膜中に残留したままの状態の低誘電率膜８
が形成される。
【００４８】このようにして形成した低誘電率膜８は、
比誘電率が１．２〜２．０の範囲内の値となる。ギャッ
プフィル能力については、アスペクト比４まで、グロー
バル平坦化度は配線間隔１０μｍまでは平坦な形状が保
たれた。また、シリコン原子を含むガスとして（Ｃ
Ｈ3）2ＳｉＨ2や（ＣＨ3）ＳｉＨ3等のメチル基を含む
ガスを用いるので、低誘電率膜が得られやすい。但し、
耐熱性が低くなる傾向があるため、用途に応じて適宜に
使用することが望ましい。
比誘電率が１．２〜２．０の範囲内の値となる。ギャッ
プフィル能力については、アスペクト比４まで、グロー
バル平坦化度は配線間隔１０μｍまでは平坦な形状が保
たれた。また、シリコン原子を含むガスとして（Ｃ
Ｈ3）2ＳｉＨ2や（ＣＨ3）ＳｉＨ3等のメチル基を含む
ガスを用いるので、低誘電率膜が得られやすい。但し、
耐熱性が低くなる傾向があるため、用途に応じて適宜に
使用することが望ましい。
【００４９】次に、第３の工程では、第１の工程と同様
のＣＶＤ法や、スパッタリング法、あるいはスピンオン
法等により、低誘電率膜８上に、ＳｉＯ2絶縁膜から成
る膜厚約０．３μｍの絶縁膜１０を形成する。更に、絶
縁膜１０の形成後にアニール処理を施し、第２の工程で
形成された低誘電率膜８中に残存する水分を除去する。
この処理では、一般的な拡散炉を用いて、温度約４００
℃の窒素雰囲気中で１５分程度のアニールを行う。
のＣＶＤ法や、スパッタリング法、あるいはスピンオン
法等により、低誘電率膜８上に、ＳｉＯ2絶縁膜から成
る膜厚約０．３μｍの絶縁膜１０を形成する。更に、絶
縁膜１０の形成後にアニール処理を施し、第２の工程で
形成された低誘電率膜８中に残存する水分を除去する。
この処理では、一般的な拡散炉を用いて、温度約４００
℃の窒素雰囲気中で１５分程度のアニールを行う。
【００５０】次に、絶縁膜１０に対してレジストパター
ニングし、エッチング処理を施すことにより、所定部分
にビアコンタクト用の穴を形成し、第１〜第３の工程と
同様の処理を繰り返すことにより、絶縁膜１０上に、メ
タル配線４’とビアコンタクト、保護膜６’、低誘電率
膜８’及び絶縁膜１０’を順次に成膜し、図１に示す多
層配線構造を実現する。
ニングし、エッチング処理を施すことにより、所定部分
にビアコンタクト用の穴を形成し、第１〜第３の工程と
同様の処理を繰り返すことにより、絶縁膜１０上に、メ
タル配線４’とビアコンタクト、保護膜６’、低誘電率
膜８’及び絶縁膜１０’を順次に成膜し、図１に示す多
層配線構造を実現する。
【００５１】このように、本実施の形態による低誘電率
膜も比誘電率が３．０以下となり、更に、ギャップフィ
ル能力とグローバル平坦能力に優れることから、微細加
工技術の進展に対して、優れた層間絶縁膜を実現するこ
とができる。
膜も比誘電率が３．０以下となり、更に、ギャップフィ
ル能力とグローバル平坦能力に優れることから、微細加
工技術の進展に対して、優れた層間絶縁膜を実現するこ
とができる。
【００５２】尚、第１〜第３の実施の形態では、保護膜
４，４’と絶縁膜１０，１０’をシリコン酸化膜で形成
したが、シリコン窒化膜で形成してもよく、ギャップフ
ィル能力とグローバル平坦化能力に優れ、且つ低誘電率
の層間絶縁膜を実現することができる。
４，４’と絶縁膜１０，１０’をシリコン酸化膜で形成
したが、シリコン窒化膜で形成してもよく、ギャップフ
ィル能力とグローバル平坦化能力に優れ、且つ低誘電率
の層間絶縁膜を実現することができる。
【００５３】
【発明の効果】以上に説明したように、本発明の低誘電
率膜の形成方法によれば、ＣＶＤ法を用いて気泡を有す
る低誘電率膜を形成するので、従来のＣＶＤ法により形
成される層間絶縁膜と較べて、ギャップフィル能力、グ
ローバル平坦化能力に優れ、且つ比誘電率の極めて低い
層間絶縁膜を実現することができる。この結果、層間絶
縁膜の埋め込み能力の不良に起因する歩留まりの低下を
招来することがなく、更に配線間の寄生容量を小さくす
ることができる。ひいては、歩留まり及び信頼性が高
く、更に、動作速度が高く且つ消費電力の少ない半導体
装置を形成することができる。
率膜の形成方法によれば、ＣＶＤ法を用いて気泡を有す
る低誘電率膜を形成するので、従来のＣＶＤ法により形
成される層間絶縁膜と較べて、ギャップフィル能力、グ
ローバル平坦化能力に優れ、且つ比誘電率の極めて低い
層間絶縁膜を実現することができる。この結果、層間絶
縁膜の埋め込み能力の不良に起因する歩留まりの低下を
招来することがなく、更に配線間の寄生容量を小さくす
ることができる。ひいては、歩留まり及び信頼性が高
く、更に、動作速度が高く且つ消費電力の少ない半導体
装置を形成することができる。
【図１】本発明の低誘電率膜を用いた多層配線構造を模
式的に示す縦断面図である。
式的に示す縦断面図である。
【図２】図１の多層配線構造を形成するためのプラズマ
ＣＶＤ装置の構造を模式的に示す縦断面図である。
ＣＶＤ装置の構造を模式的に示す縦断面図である。
【図３】本発明の低誘電率膜を形成するための減圧ＣＶ
Ｄ装置の構造を模式的に示す縦断面図である。
Ｄ装置の構造を模式的に示す縦断面図である。
２…半導体基板、４，４’…メタル配線、６，６’…保
護膜、８，８’…低誘電率膜、１０，１０’…絶縁膜、
Ａ…プラズマＣＶＤ装置、Ｂ…減圧ＣＶＤ装置。
護膜、８，８’…低誘電率膜、１０，１０’…絶縁膜、
Ａ…プラズマＣＶＤ装置、Ｂ…減圧ＣＶＤ装置。
Claims (4)
- 【請求項１】 少なくともＳｉnＨ2n+2、Ｈ2Ｏ2及び
（ＣnＨ2n+1Ｏ）xＮＨy（但し、ｘ＋ｙ＝３、ｘ≧１）
を含む原料ガスを用いて気相成長を行い、気相成長した
誘電体膜を熱処理することを特徴とする低誘電率膜の形
成方法。 - 【請求項２】 少なくともＳｉnＨ2n+2、Ｈ2Ｏ2、（Ｃ6
Ｈ5Ｏ）xＮＨy（但し、ｘ＋ｙ＝３、ｘ≧１）を含む原
料ガスを用いて気相成長を行い、気相成長した誘電体膜
を熱処理することを特徴とする低誘電率膜の形成方法。 - 【請求項３】 前記原料ガスに更に、少なくともポリフ
ルオロエチレンを含むことを特徴とする請求項１または
請求項２のいずれか１項に記載の低誘電率膜の形成方
法。 - 【請求項４】 前記原料ガスに更に、少なくとも有機シ
ランガスを含むことを特徴とする請求項１〜３のいずれ
か１項に記載の低誘電率膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15703197A JPH118236A (ja) | 1997-06-13 | 1997-06-13 | 低誘電率膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15703197A JPH118236A (ja) | 1997-06-13 | 1997-06-13 | 低誘電率膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH118236A true JPH118236A (ja) | 1999-01-12 |
Family
ID=15640683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15703197A Pending JPH118236A (ja) | 1997-06-13 | 1997-06-13 | 低誘電率膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH118236A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020001532A (ko) * | 2000-06-22 | 2002-01-09 | 무라세 하루오 | 성막 방법, 반도체 장치 및 그 제조 방법 |
| KR100486333B1 (ko) * | 2000-07-21 | 2005-04-29 | 가부시끼가이샤 한도따이 프로세스 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| US9633836B2 (en) | 2013-06-13 | 2017-04-25 | Samsung Electronics Co., Ltd. | Methods of forming semiconductor devices including low-k dielectric layer |
-
1997
- 1997-06-13 JP JP15703197A patent/JPH118236A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020001532A (ko) * | 2000-06-22 | 2002-01-09 | 무라세 하루오 | 성막 방법, 반도체 장치 및 그 제조 방법 |
| KR100486333B1 (ko) * | 2000-07-21 | 2005-04-29 | 가부시끼가이샤 한도따이 프로세스 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| US9633836B2 (en) | 2013-06-13 | 2017-04-25 | Samsung Electronics Co., Ltd. | Methods of forming semiconductor devices including low-k dielectric layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2697315B2 (ja) | フッ素含有シリコン酸化膜の形成方法 | |
| US6541398B2 (en) | Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device containing the same | |
| US6340843B1 (en) | Plasma CVD dielectric film and process for forming the same | |
| US6756323B2 (en) | Method for fabricating an ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device | |
| US7718553B2 (en) | Method for forming insulation film having high density | |
| US6770573B2 (en) | Method for fabricating an ultralow dielectric constant material | |
| US20060110937A1 (en) | Method for fabricating an ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made | |
| US6699784B2 (en) | Method for depositing a low k dielectric film (K>3.5) for hard mask application | |
| US6559520B2 (en) | Siloxan polymer film on semiconductor substrate | |
| US6410462B1 (en) | Method of making low-K carbon doped silicon oxide | |
| US6768200B2 (en) | Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device | |
| US6724086B1 (en) | Hydrogenated oxidized silicon carbon material | |
| US6479110B2 (en) | Multiphase low dielectric constant material and method of deposition | |
| US20020164429A1 (en) | Methods for forming a low dielectric constant carbon-containing film, and films produced thereby | |
| US6790789B2 (en) | Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made | |
| US7622400B1 (en) | Method for improving mechanical properties of low dielectric constant materials | |
| JPH098032A (ja) | 絶縁膜形成方法 | |
| JP2003503849A (ja) | 基材上にフィルムを形成する方法及び装置 | |
| US20070237970A1 (en) | Diffusion barrier with low dielectric constant and semiconductor device containing same | |
| JP3666106B2 (ja) | 半導体装置の製造方法 | |
| KR20000076868A (ko) | 층간 절연막 형성 방법 및 반도체 장치 | |
| JPH118236A (ja) | 低誘電率膜の形成方法 | |
| JP2004296476A (ja) | 半導体装置の製造方法 | |
| JP5260586B2 (ja) | 半導体装置用絶縁膜の製造方法、半導体装置の製造方法 | |
| JP4117768B2 (ja) | 半導体基板上のシロキサン重合体膜及びその製造方法 |